CN105159852A - 双接口nfc标签电路及其数据传输方法 - Google Patents

双接口nfc标签电路及其数据传输方法 Download PDF

Info

Publication number
CN105159852A
CN105159852A CN201510509452.7A CN201510509452A CN105159852A CN 105159852 A CN105159852 A CN 105159852A CN 201510509452 A CN201510509452 A CN 201510509452A CN 105159852 A CN105159852 A CN 105159852A
Authority
CN
China
Prior art keywords
data
sram
interface
buffer storage
storage register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510509452.7A
Other languages
English (en)
Other versions
CN105159852B (zh
Inventor
赵旺
许登科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Amicro Semiconductor Co Ltd
Original Assignee
Zhuhai Amicro Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Amicro Semiconductor Co Ltd filed Critical Zhuhai Amicro Semiconductor Co Ltd
Priority to CN201510509452.7A priority Critical patent/CN105159852B/zh
Publication of CN105159852A publication Critical patent/CN105159852A/zh
Application granted granted Critical
Publication of CN105159852B publication Critical patent/CN105159852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种双接口NFC标签电路及其数据传输方法，其中的双接口NFC标签电路包括的RF接口，SDA引脚，SCL引脚，VCC引脚，SRAM，仲裁控制器，RF数据缓存寄存器及I2C数据缓存寄存器；SRAM，仲裁控制器，RF数据缓存寄存器及I2C数据缓存寄存器通过内部总线连接；所述SDA引脚和SCL引脚被定义为I2C接口，SDA引脚用于传送数据和地址，SCL引脚用于传送时钟信号，时钟信号用于确定I2C接口的传输速度。本发明通过仲裁控制器对SRAM的访问进行控制，可以将数据从双接口标签的RF接口通信设备传输到与I2C接口的通信设备。特别是，RF接口和I2C接口各提供两个数据缓存寄存器，防止了数据丢失，在传输数据时两个接口可以同时工作，保证了较高的数据传输效率。

Description

双接口NFC标签电路及其数据传输方法
技术领域
本发明涉及NFC(NearFieldCommunication，近场通信)技术领域，特别涉及双接口NFC标签电路及其数据传输方法。
背景技术
NFC(NearFieldCommunication，近场通信)是由RFID(射频识别)及互联互通技术整合演变而来，在单一芯片上结合感应式读卡器、感应式卡片和点对点的功能，能在短距离内与兼容设备进行识别和数据交换。工作于13.56MHz频率范围，作用距离10厘米左右，它使得两台兼容NFC的设备之间可以直观、快速、安全的通信。
根据ISO18092标准，NFC可以工作在主动模式和被动模式，目前有106Kbps、212Kbps、424Kbps、848Kbps四种数据传输速率。NFC具有三种工作模式：卡模拟模式、读写模式和点对点通信模式。基于以上三种工作模式，NFC被广泛地应用在门禁、公交、移动支付、智能海报、数据传输等领域。
为了推动NFC的发展和普及，飞利浦、索尼和诺基亚创建了一个非赢利性的行业协会(NFC论坛)，促进NFC技术的实施和标准化，确保设备和服务之间协同合作。NFC论坛提供了许多定义NFC设备的操作技术规范。NFC论坛已经定义了四种类型的标签规范，被称为NFC论坛标签。
申请公开号为CN103678189A的发明专利公开了一种SRAM握手机制，然而，该仲裁机制使得RF接口和I2C接口在访问SRAM时引入了不必要的等待，在其中一个通信接口传输数据时，另一个通信接口要停止工作，使得两个通信接口不能同时传输数据，从而影响通信效率。本发明采用的数据传输与总线仲裁机制可以保证内部总线在访问SRAM时，RF接口和I2C接口还可以同时进行数据的发送或接收。这样，提高了传输效率，在进行大数据交换传输时优势明显。
发明内容
本发明的目的是提供一种带有RF接口和I2C接口的NFC标签电路及其数据传输方法，使通信设备间能够更快速有效的进行数据传输。本发明的目的由以下技术方案实现：
一种双接口NFC标签电路，其特征在于，包括的RF接口，SDA引脚，SCL引脚，VCC引脚，SRAM，仲裁控制器，RF数据缓存寄存器及I2C数据缓存寄存器；SRAM，仲裁控制器，RF数据缓存寄存器及I2C数据缓存寄存器通过内部总线连接；所述SDA引脚和SCL引脚被定义为I2C接口，SDA引脚用于传送数据和地址，SCL引脚用于传送时钟信号，时钟信号可以确定I2C接口的传输速度；VCC引脚用于为双接口标签电路供电。
作为具体的技术方案，所述RF数据缓存寄存器包括RF数据缓存寄存器1与RF数据缓存寄存器2；所述I2C数据缓存寄存器包括I2C数据缓存寄存器1与I2C数据缓存寄存器2。
作为进一步的技术方案，所述双接口NFC标签电路还包括计数寄存器，连接于所述内部总线，用于标志SRAM空满状态；当数据写入SRAM时，计数寄存器加1，当数据读出SRAM时，计数寄存器减1；计数寄存器可以被RF接口和I2C接口读取；根据读取到的计数值，在通过其中一个接口写入时判断SRAM中剩余多少空间，在通过其中一个接口读出时判断SRAM中剩余多少数据未读取。
一种基于上述双接口NFC标签电路的数据传输方法，其特征在于，包括：
(1)开始，双接口NFC标签电路准备进行数据传输；
(2)RF接口或I2C接口，有读请求或写请求，请求占用总线访问SRAM；
(3)判断总线是否处于空闲状态，如果在空闲状态则到步骤(4)，否则回到步骤(2)；
(4)判断是读请求还是写请求，如果为读SRAM请求则到步骤(5A)，如果为写SRAM请求则到步骤(5B)；
(5A)判断是RF接口有读请求还是I2C接口有读请求，如果是RF接口有读请求则到步骤(7)，如果是I2C接口有读请求则到步骤(8)；
(5A1)SRAM中数据写到RF数据缓存寄存器，数据读完后释放总线；
(5A2)SRAM中数据写到I2C数据缓存寄存器，数据读完后释放总线；
(5B)判断是RF接口有写请求还是I2C接口有写请求，如果是RF接口有写请求则到步骤(5B1)，如果是I2C接口有写请求则到步骤(5B2)；
(5B1)RF数据缓存寄存器中数据写到SRAM，数据写完后释放总线；
(5B2)I2C数据缓存寄存器中数据写到SRAM，数据写完后释放总线；
(6)结束一次仲裁过程。
作为进一步的技术方案，所述RF数据缓存寄存器包括RF数据缓存寄存器1与RF数据缓存寄存器2；所述I2C数据缓存寄存器包括I2C数据缓存寄存器1与I2C数据缓存寄存器2，RF数据缓存寄存器1和RF数据缓存寄存器2轮流交替接收RF接口的数据，然后写到SRAM中去；I2C数据缓存寄存器1和I2C数据缓存寄存器2轮流交替接收I2C接口的数据，然后写到SRAM中去。
作为进一步的技术方案，在步骤(5B)之前还包括以下步骤：判断SRAM是否已经被写满，如果SRAM已经被写满，则对SRAM的一次访问完成，释放总线；否则进入步骤(5B)。
作为具体的技术方案，判断SRAM是否已经被写满的方法为：设置一计数寄存器，当数据写入SRAM时，计数寄存器加1，当数据读出SRAM时，计数寄存器减1，通过计数寄存器的值及SRAM的空间大小判断SRAM是否已经写满。
本发明提供的双接口NFC标签电路及其数据传输方法，通过仲裁机制对SRAM的访问控制，可以将数据从双接口标签的RF接口通信设备传输到与I2C接口的通信设备。特别是，RF接口和I2C接口各提供两个数据缓存寄存器，防止了数据丢失，在传输数据时两个接口可以同时工作，保证了较高的数据传输效率。
附图说明
图1为本发明实施例提供的双接口NFC标签电路构成框图。
图2为本发明实施例提供的双接口NFC标签电路在读写数据时的状态转换图。
图3为本发明实施例提供的双接口NFC标签电路进行数据传输的流程图。
具体实施方式
下面结合附图对本发明进行详细阐述。
如图1所示，本实施例提供的双接口NFC标签电路，包括：RF接口、SDA引脚、SCL引脚、VCC引脚、SRAM、仲裁控制器、RF数据缓存寄存器、I2C数据缓存寄存器及计数寄存器(图1中未示)。SRAM，仲裁控制器，RF数据缓存寄存器、I2C数据缓存寄存器及计数寄存器通过内部总线连接。SDA引脚和SCL引脚被定义为I2C接口，SDA引脚用于传送数据和地址，SCL引脚用于传送时钟信号，时钟信号可以确定I2C接口的传输速度；VCC引脚用于为双接口标签电路供电；RF数据缓存寄存器包括RF数据缓存寄存器1与RF数据缓存寄存器2；I2C数据缓存寄存器包括I2C数据缓存寄存器1与I2C数据缓存寄存器2。
具体地，本实施例中的SRAM大小为64字节(64个地址空间，每个地址空间1字节)。RF数据缓存寄存器1与RF数据缓存寄存器2、I2C数据缓存寄存器1与I2C数据缓存寄存器2的大小均为16字节，工作时每个接口的两个数据缓存寄存器轮流交替使用。RF接口的传输速率可选标准规定的106Kbps、212Kbps、424Kbps、848Kbps四种中任意一种；I2C接口的传输速率可选标准规定的100Kbps、400Kbps、3.4Mbps三种中任意一种。其中，内部总线的时钟频率为1.69MHz，SRAM接口位宽8bit，所以SRAM的传输速率为1.69*8Mbps＝13.52Mbps；这样内部总线的传输速率远大于外部接口的传输速率，同时，RF接口和I2C接口各提供两个数据缓存寄存器，保证了数据在传输过程中不会丢失。
仲裁控制器用于防止RF接口和I2C接口对SRAM的访问冲突，保证数据传输快速有效进行，仲裁控制器被配置为根据第一指示信号、第二指示信号、第三指示信号、第四指示信号和计数寄存器来锁定RF接口和I2C接口两个中的一个占用总线(下文详述)。计数寄存器用于标志SRAM空满状态；当数据写入SRAM时，计数寄存器加1，当数据读出SRAM时，计数寄存器减1；计数寄存器可以被RF接口和I2C接口读取；根据读取到的计数值，在通过其中一个接口写入时判断SRAM中剩余多少空间，在通过其中一个接口读出时判断SRAM中剩余多少数据未读取。
如图1所示，RF接口符合NFC论坛的规范，包括用于通过射频信号发送和接收数据的硬件。双接口NFC标签电路以外的NFC设备可以使用RF接口来读取SRAM中的数据或将数据写入到SRAM中。双接口NFC标签电路以外的主机可以使用I2C接口来读取SRAM中的数据或将数据写入到SRAM中。其中，主机可以是任何带有I2C总线的设备。
如图1所示，本本实施例的NFC标签电路可作为数据传输设备，数据会从一个接口流向另一个接口。当RF接口接收数据时，通过I2C接口发送数据；当I2C接口接收数据时，通过RF接口发送数据。
如图1所示，在RF接口发送数据时，接收到发送指令后，标志第一指示信号(rf_rd_req)对SRAM总线进行读请求；仲裁控制器在响应RF接口读请求后，把数据从SRAM写到RF数据缓存寄存器1，数据写完后释放总线；数据缓存寄存器1中的数据通过RF接口发送出去。
如图1所示，在RF接口接收数据时，接收到的数据首先存放到RF数据缓存寄存器1，然后标志第二指示信号(rf_wr_req)对SRAM总线进行写请求；仲裁控制器在响应RF接口写请求后，把RF数据缓存寄存器1中的数据写到SRAM，数据写完后释放总线；同时，RF接口还可以继续接收新数据，接收到的数据放到RF数据缓存寄存器2，然后标志第二指示信号(rf_wr_req)对SRAM总线进行写请求；仲裁控制器在响应RF接口写请求后，把RF数据缓存寄存器2中的数据写到SRAM，数据写完后释放总线；这样，RF数据缓存寄存器1和RF数据缓存寄存器2轮流交替接收RF接口的数据，然后写到SRAM中去。
如图1所示，在I2C接口发送数据时，接收到发送指令后，标志第三指示信号(i2c_rd_req)对SRAM总线进行读请求；仲裁控制器在响应I2C接口读请求后，把数据从SRAM写到I2C数据缓存寄存器1，数据写完后释放总线；数据缓存寄存器1中的数据通过I2C接口发送出去。
如图1所示，在I2C接口接收数据时，接收到的数据首先存放到I2C数据缓存寄存器1，然后标志第四指示信号(i2c_wr_req)对SRAM总线进行写请求；仲裁控制器在响应I2C接口写请求后，把I2C数据缓存寄存器1中的数据写到SRAM，数据写完后释放总线；同时，I2C接口还可以继续接收新数据，接收到的数据放到I2C数据缓存寄存器2，然后标志第四指示信号(i2c_wr_req)对SRAM总线进行写请求；仲裁控制器在响应I2C接口写请求后，把I2C数据缓存寄存器2中的数据写到SRAM，数据写完后释放总线；这样，I2C数据缓存寄存器1和I2C数据缓存寄存器2轮流交替接收I2C接口的数据，然后写到SRAM中去。
图2为本实施例提供的双接口NFC标签电路在读写数据时的状态转换图，具体转换条件包括：
S01，在IDLE状态时，第一指示信号(rf_rd_req)对SRAM总线进行读请求，总线空闲时，仲裁控制器响应请求，进入RF_RD_SRAM状态；
S02，在RF_RD_SRAM状态时，SRAM中数据写入RF缓存寄存器后，进入IDLE状态；
S03，在IDLE状态时，第二指示信号(rf_wr_req)对SRAM总线进行写请求，在总线空闲、没有读请求且SRAM没有被写满时，仲裁控制器响应请求，进入RF_WR_SRAM状态；
S04，在RF_WR_SRAM状态时，RF缓存寄存器中数据写入SRAM后，进入IDLE状态；
S05，在IDLE状态时，第三指示信号(i2c_rd_req)对SRAM总线进行读请求，总线空闲时，仲裁控制器响应请求，进入I2C_RD_SRAM状态；
S06，在I2C_RD_SRAM状态时，SRAM中数据写入I2C缓存寄存器后，进入IDLE状态；
S07，在IDLE状态时，第四指示信号(i2c_wr_req)对SRAM总线进行写请求，在总线空闲、没有读请求且SRAM没有被写满时，仲裁控制器响应请求，进入I2C_WR_SRAM状态；
S08，在I2C_WR_SRAM状态时，I2C缓存寄存器中数据写入SRAM后，进入IDLE状态。
如图3所示，本实施例提供的双接口NFC标签电路的数据传输方法从步骤S001开始并进行到步骤S014结束，具体步骤包括：
S001，开始，标签准备进行数据传输；
S002，RF接口或I2C接口，有读请求或写请求，请求占用总线访问SRAM；
S003，判断总线是否处于空闲状态，如果在空闲状态则到步骤S004，否则回到步骤S002；
S004，判断是否有读SRAM的请求，如果为读SRAM请求则到步骤S006，否则到步骤S005；
S005，RF接口或I2C接口收到数据，对SRAM有写请求；
S006，判断是RF接口有读请求还是I2C接口有读请求，如果是RF接口有读请求则到步骤S007，如果是I2C接口有读请求则到步骤S008；
S007，SRAM中数据写到RF数据缓存寄存器，数据读完后释放总线；
S008，SRAM中数据写到I2C数据缓存寄存器，数据读完后释放总线；
S009，判断SRAM是否已经被写满(当数据写入SRAM时，计数寄存器加1，当数据读出SRAM时，计数寄存器减1，通过计数寄存器的值及SRAM的空间大小，就可判断SRAM是否已经写满；当计数寄存器值等于64时，表明SRAM已经写满，当计数寄存器值小于64时，表明SRAM未被写满)，如果SRAM已经被写满，则到状态S013，否则到状态S010；
S010，判断是RF接口有写请求还是I2C接口有写请求，如果是RF接口有写请求则到步骤S011，如果是I2C接口有写请求则到步骤S012；
S011，RF数据缓存寄存器中数据写到SRAM，数据写完后释放总线；
S012，I2C数据缓存寄存器中数据写到SRAM，数据写完后释放总线；
S013，对SRAM的一次访问完成，释放总线；
S014，结束一次仲裁过程。
如上所述，根据本发明的具体示例性实施，提供了双接口NFC标签电路以及利用双接口标签电路在设备之间传输数据的方法。特别是，通过仲裁控制对SRAM的访问，可以将数据从双接口标签的RF接口设备传输到双接口标签的I2C接口设备。
以上实施例仅为本发明较佳实施例而已，不能以此来限定本发明的权利范围，凡是依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (7)

1.一种双接口NFC标签电路，其特征在于，包括的RF接口，SDA引脚，SCL引脚，VCC引脚，SRAM，仲裁控制器，RF数据缓存寄存器及I2C数据缓存寄存器；SRAM，仲裁控制器，RF数据缓存寄存器及I2C数据缓存寄存器通过内部总线连接；所述SDA引脚和SCL引脚被定义为I2C接口，SDA引脚用于传送数据和地址，SCL引脚用于传送时钟信号，时钟信号可以确定I2C接口的传输速度；VCC引脚用于为双接口标签电路供电。
2.根据权利要求1所述的双接口NFC标签电路，其特征在于，所述RF数据缓存寄存器包括RF数据缓存寄存器1与RF数据缓存寄存器2；所述I2C数据缓存寄存器包括I2C数据缓存寄存器1与I2C数据缓存寄存器2。
3.根据权利要求1或2所述的双接口NFC标签电路，其特征在于，所述双接口NFC标签电路还包括计数寄存器，连接于所述内部总线，用于标志SRAM空满状态；当数据写入SRAM时，计数寄存器加1，当数据读出SRAM时，计数寄存器减1；计数寄存器可以被RF接口和I2C接口读取；根据读取到的计数值，在通过其中一个接口写入时判断SRAM中剩余多少空间，在通过其中一个接口读出时判断SRAM中剩余多少数据未读取。
4.一种基于权利要求1所述的双接口NFC标签电路的数据传输方法，其特征在于，包括：
(1)开始，双接口NFC标签电路准备进行数据传输；
(2)RF接口或I2C接口，有读请求或写请求，请求占用总线访问SRAM；
(3)判断总线是否处于空闲状态，如果在空闲状态则到步骤(4)，否则回到步骤(2)；
(4)判断是读请求还是写请求，如果为读SRAM请求则到步骤(5A)，如果为写SRAM请求则到步骤(5B)；
(5A)判断是RF接口有读请求还是I2C接口有读请求，如果是RF接口有读请求则到步骤(7)，如果是I2C接口有读请求则到步骤(8)；
(5A1)SRAM中数据写到RF数据缓存寄存器，数据读完后释放总线；
(5A2)SRAM中数据写到I2C数据缓存寄存器，数据读完后释放总线；
(5B)判断是RF接口有写请求还是I2C接口有写请求，如果是RF接口有写请求则到步骤(5B1)，如果是I2C接口有写请求则到步骤(5B2)；
(5B1)RF数据缓存寄存器中数据写到SRAM，数据写完后释放总线；
(5B2)I2C数据缓存寄存器中数据写到SRAM，数据写完后释放总线；
(6)结束一次仲裁过程。
5.根据权利要求4所述的双接口NFC标签电路的数据传输方法，其特征在于，所述RF数据缓存寄存器包括RF数据缓存寄存器1与RF数据缓存寄存器2；所述I2C数据缓存寄存器包括I2C数据缓存寄存器1与I2C数据缓存寄存器2，RF数据缓存寄存器1和RF数据缓存寄存器2轮流交替接收RF接口的数据，然后写到SRAM中去；I2C数据缓存寄存器1和I2C数据缓存寄存器2轮流交替接收I2C接口的数据，然后写到SRAM中去。
6.根据权利要求4所述的双接口NFC标签电路的数据传输方法，其特征在于，在步骤(5B)之前还包括以下步骤：判断SRAM是否已经被写满，如果SRAM已经被写满，则对SRAM的一次访问完成，释放总线；否则进入步骤(5B)。
7.根据权利要求6所述的双接口NFC标签电路的数据传输方法，其特征在于，判断SRAM是否已经被写满的方法为：设置一计数寄存器，当数据写入SRAM时，计数寄存器加1，当数据读出SRAM时，计数寄存器减1，通过计数寄存器的值及SRAM的空间大小判断SRAM是否已经写满。
CN201510509452.7A 2015-08-18 2015-08-18 双接口nfc标签电路及其数据传输方法 Active CN105159852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510509452.7A CN105159852B (zh) 2015-08-18 2015-08-18 双接口nfc标签电路及其数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510509452.7A CN105159852B (zh) 2015-08-18 2015-08-18 双接口nfc标签电路及其数据传输方法

Publications (2)

Publication Number Publication Date
CN105159852A true CN105159852A (zh) 2015-12-16
CN105159852B CN105159852B (zh) 2018-05-15

Family

ID=54800713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510509452.7A Active CN105159852B (zh) 2015-08-18 2015-08-18 双接口nfc标签电路及其数据传输方法

Country Status (1)

Country Link
CN (1) CN105159852B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107767897A (zh) * 2016-08-18 2018-03-06 爱思开海力士有限公司 存储器系统及其操作方法
CN113875162A (zh) * 2019-05-20 2021-12-31 意法半导体(格勒诺布尔2)公司 Nfc读取器与双nfc接口应答器之间的数据交换
CN113988094A (zh) * 2020-07-27 2022-01-28 意法半导体(格勒诺布尔2)公司 非接触式应答器和方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101196856A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问单一动态存储器的接口
CN101584178A (zh) * 2006-08-15 2009-11-18 Nxp股份有限公司 具有带近场通信接口和第二接口两个接口的eeprom的设备
US20130097390A1 (en) * 2011-10-14 2013-04-18 Renesas Mobile Corporation Memory controller and methods
CN103226529A (zh) * 2012-01-31 2013-07-31 上海华虹集成电路有限责任公司 基于Nandflash的双端口存储器电路
CN103678189A (zh) * 2012-08-31 2014-03-26 Nxp股份有限公司 Sram握手
US20140240326A1 (en) * 2013-02-28 2014-08-28 Daniel F. Cutter Method, Apparatus, System For Representing, Specifying And Using Deadlines
CN204926071U (zh) * 2015-08-18 2015-12-30 珠海市一微半导体有限公司 双接口nfc标签

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101584178A (zh) * 2006-08-15 2009-11-18 Nxp股份有限公司 具有带近场通信接口和第二接口两个接口的eeprom的设备
CN101196856A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问单一动态存储器的接口
US20130097390A1 (en) * 2011-10-14 2013-04-18 Renesas Mobile Corporation Memory controller and methods
CN103226529A (zh) * 2012-01-31 2013-07-31 上海华虹集成电路有限责任公司 基于Nandflash的双端口存储器电路
CN103678189A (zh) * 2012-08-31 2014-03-26 Nxp股份有限公司 Sram握手
US20140240326A1 (en) * 2013-02-28 2014-08-28 Daniel F. Cutter Method, Apparatus, System For Representing, Specifying And Using Deadlines
CN204926071U (zh) * 2015-08-18 2015-12-30 珠海市一微半导体有限公司 双接口nfc标签

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107767897A (zh) * 2016-08-18 2018-03-06 爱思开海力士有限公司 存储器系统及其操作方法
CN107767897B (zh) * 2016-08-18 2021-04-13 爱思开海力士有限公司 存储器系统及其操作方法
CN113875162A (zh) * 2019-05-20 2021-12-31 意法半导体(格勒诺布尔2)公司 Nfc读取器与双nfc接口应答器之间的数据交换
CN113875162B (zh) * 2019-05-20 2023-02-17 意法半导体(格勒诺布尔2)公司 Nfc读取器与双nfc接口应答器之间的数据交换装置
CN113988094A (zh) * 2020-07-27 2022-01-28 意法半导体(格勒诺布尔2)公司 非接触式应答器和方法

Also Published As

Publication number Publication date
CN105159852B (zh) 2018-05-15

Similar Documents

Publication Publication Date Title
JP5621038B2 (ja) Ｎｆｃコントローラを用いた通信の管理方法
US6463542B1 (en) Power management indication mechanism for supporting power saving mode in computer system
TWI699704B (zh) 多頻率轉頻器及用於安排成在根據第一通訊協定之第一頻率及根據第二通訊協定之第二頻率通訊的多頻率轉頻器之記憶體存取方法
EP2377291B1 (en) Portable mobile communication device and method of controlling near field communication
EP2704021B1 (en) SRAM handshake
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
JP7477648B2 (ja) 近距離無線通信ｎｆｃ通信方法、装置及び電子機器
CN109218030A (zh) 近场通信（nfc）控制器与安全元件之间的接口
US20110252172A1 (en) System and method for concurrent operation of dual interfaces between uicc and mobile device
US9514067B2 (en) Interface arbitration for a wired tag
CN105159852A (zh) 双接口nfc标签电路及其数据传输方法
CN106372898B (zh) 移动通信装置及云计算机系统
CN104798010A (zh) 至少部分的串行存储协议兼容帧转换
KR20170133236A (ko) PCIe 장치들에서의 고속 입출력을 위한 스토리지 시스템, 방법 및 장치
CN204926071U (zh) 双接口nfc标签
CN201757908U (zh) 具有路由功能的射频识别读写器以及含有该读写器的射频识别系统
CN105612531A (zh) 一种接入网络的方法、rfid标签、电子设备以及控制系统
JP3655597B2 (ja) 電子機器、電子カード、及びカード識別方法
CN103489016B (zh) Rfid防冲突读写装置及其控制方法
CN113875162B (zh) Nfc读取器与双nfc接口应答器之间的数据交换装置
WO2012055094A1 (zh) 数据传输方法及装置
CN104679693B (zh) 一种1553b总线协议ip核的多接口模式实现方法
CN103516398B (zh) 一种射频通讯方法、转接装置及射频通讯系统
KR20100084303A (ko) Ｒｆｉｄ 데이터 전송을 이용한 사용자 단말기 전원제어시스템 및 전원제어방법
CN101149724A (zh) 一种存储卡数据处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant