CN105159195A - 冗余dcs系统及用于降低冗余dcs系统的核级cpu负荷的方法 - Google Patents

冗余dcs系统及用于降低冗余dcs系统的核级cpu负荷的方法 Download PDF

Info

Publication number
CN105159195A
CN105159195A CN201510540581.2A CN201510540581A CN105159195A CN 105159195 A CN105159195 A CN 105159195A CN 201510540581 A CN201510540581 A CN 201510540581A CN 105159195 A CN105159195 A CN 105159195A
Authority
CN
China
Prior art keywords
dcs system
dcs
data
redundant
tracking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510540581.2A
Other languages
English (en)
Other versions
CN105159195B (zh
Inventor
董伟鹤
张岚
熊科
汪富强
刘琢
王群峰
张黎明
张睿琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China General Nuclear Power Corp
China Nuclear Power Engineering Co Ltd
Original Assignee
China General Nuclear Power Corp
China Nuclear Power Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China General Nuclear Power Corp, China Nuclear Power Engineering Co Ltd filed Critical China General Nuclear Power Corp
Priority to CN201510540581.2A priority Critical patent/CN105159195B/zh
Publication of CN105159195A publication Critical patent/CN105159195A/zh
Application granted granted Critical
Publication of CN105159195B publication Critical patent/CN105159195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G05B19/0425—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25232—DCS, distributed control system, decentralised control unit

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Hardware Redundancy (AREA)

Abstract

一种冗余DCS系统及用于降低冗余DCS系统的核级CPU负荷的方法，冗余DCS系统包括通讯连接的至少两系DCS系统，每系DCS系统包括一CPU系统，所述CPU系统用于进行周期性的数据处理，所述周期性的数据处理包括冗余系统数据跟踪，且所述冗余系统数据跟踪所占用的时间不属于DCS机柜响应时间，方法包括：S1、根据DCS系统的冗余模式和DCS系统的IO模块的实际使用情况，改变CPU系统内存储的跟踪内容；S2、基于改变后的跟踪内容，执行所述冗余系统数据跟踪以减小所述冗余系统数据跟踪所占用的CPU资源。本发明对冗余系统数据跟踪进行改进，可以减小冗余系统数据跟踪所占用的CPU资源，CPU负荷备用率得到保证，同时可以避免增加DCS响应时间。

Description

冗余DCS系统及用于降低冗余DCS系统的核级CPU负荷的方法
技术领域
本发明涉及核电站DCS领域，尤其涉及一种冗余DCS系统及用于降低冗余DCS系统的核级CPU负荷的方法。
背景技术
数字化控制系统(Digitalcontrolsystem，简称DCS)是核电站的常见控制系统。例如中国广核集团CPR1000电厂采用不同DCS平台来实现全厂数字化仪控功能，岭澳二期核电厂核级DCS采用法国阿海珐TXS平台，红沿河、宁德等新项目核电厂核级DCS采用日本三菱MELTAC平台。CPU负荷是DCS众多性能指标中的一个关键技术指标，各核电DCS厂家都对这项指标有相应的技术要求，国内核电厂核级DCSCPU负荷要求都是低于70％。
现有技术中，降低CPU负荷的方法都是通过增加机柜数量的方式，将CPU负荷分配到新增机柜中，达到降低单个CPU的负荷的目的，但带来较大的成本负担。对于目前的CPR1000堆型的厂房布置，增加机柜难度较大，需对通风、厂房结构做较大的改造。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种冗余DCS系统及用于降低冗余DCS系统的核级CPU负荷的方法。
本发明解决其技术问题所采用的技术方案是：构造一种用于降低冗余DCS系统的核级CPU负荷的方法，冗余DCS系统包括通讯连接的至少两系DCS系统以及分别与每系DCS系统连接的公共输入输出模块，每系DCS系统包括一CPU系统，所述CPU系统用于进行周期性的数据处理，所述周期性的数据处理包括冗余系统数据跟踪，且所述冗余系统数据跟踪所占用的时间不属于DCS机柜响应时间，所述方法包括：
S1、根据DCS系统的冗余模式和DCS系统的IO模块的实际使用情况，改变CPU系统内存储的跟踪内容；
S2、基于改变后的跟踪内容，执行所述冗余系统数据跟踪以减小所述冗余系统数据跟踪所占用的CPU资源。
在本发明所述的用于降低冗余DCS系统的核级CPU负荷的方法中，所述跟踪内容包括：应用软件组态逻辑块数值、IO点状态、校验和值；所述步骤S1包括：
S10、获取分析两系DCS系统的冗余模式以及DCS系统的IO模块的实际使用情况，如果两系DCS系统的冗余模式为平行冗余，则转步骤S11，如果两系DCS系统的冗余模式为主备冗余，则转步骤S12；
S11、将应用软件组态逻辑块数值的跟踪内容进行部分删减，转步骤S2；
S12、将未投入使用的IO模块所对应的IO点状态的跟踪内容进行删减，转步骤S2。
在本发明所述的用于降低冗余DCS系统的核级CPU负荷的方法中，所述应用软件组态逻辑块数值根据数据类型分为：中间运算数据、通信IO数据、硬件IO数据；所述步骤S11中删减的跟踪内容为所述通信IO数据和硬件IO数据。
在本发明所述的用于降低冗余DCS系统的核级CPU负荷的方法中，所述公共输入输出模块包括多个IO模块以及网络通信部件，每系DCS系统还包括连接所述CPU系统和公共输入输出模块的多个总线管理模块；
平行冗余时，两系DCS系统分别通过同一个公共输入输出模块输出/输入数据；主备冗余时，主系DCS系统通过公共输入输出模块输出/输入数据，备系DCS系统基于所述冗余系统数据跟踪获取主系DCS系统内的输出/输入数据。
本发明还公开了一种冗余DCS系统，包括通讯连接的至少两系DCS系统以及分别与每系DCS系统连接的公共输入输出模块，每系DCS系统包括一CPU系统，所述CPU系统用于进行周期性的数据处理，所述周期性的数据处理包括冗余系统数据跟踪，且所述冗余系统数据跟踪所占用的时间不属于DCS机柜响应时间，所述CPU系统还用于根据DCS系统的冗余模式和DCS系统的IO模块的实际使用情况，改变CPU系统内存储的跟踪内容，并基于改变的跟踪内容，执行所述冗余系统数据跟踪以减小所述冗余系统数据跟踪所占用的CPU资源。
在本发明所述的冗余DCS系统中，所述跟踪内容包括：应用软件组态逻辑块数值、IO点状态、校验和值；
所述CPU系统包括一个CPU模块和一个系统管理模块，两个DCS系统之间通过系统管理模块通讯连接，所述CPU模块包括主处理单元、用于对所述应用软件组态逻辑块数值进行跟踪的第一跟踪单元、用于对所述IO点状态进行跟踪的第二跟踪单元、用于对所述校验和值进行跟踪的第三跟踪单元；
所述主处理单元用于在所述DCS系统的冗余模式为平行冗余时对第一跟踪单元的跟踪内容进行部分删减，以及在所述DCS系统的冗余模式为主备冗余时对第二跟踪单元的跟踪内容进行部分删减。
在本发明所述的冗余DCS系统中，所述应用软件组态逻辑块数值根据数据类型分为：中间运算数据、通信IO数据、硬件IO数据；
平行冗余时，所述第一跟踪单元中删减的跟踪内容为所述通信IO数据和硬件IO数据；主备冗余时，所述第二跟踪单元中删减的跟踪内容为未投入使用的IO模块所对应的IO点状态。
在本发明所述的冗余DCS系统中，
平行冗余时：
每系DCS系统中，第一跟踪单元包括写逻辑块数值数字信息单元、写逻辑块数值模拟信息单元、读逻辑块数值数字信息单元、读逻辑块数值模拟信息单元；第二跟踪单元包括写IO点状态单元、读IO点状态单元；所述第三跟踪单元包括写校验和值单元、读校验和值单元；
主备冗余时：
主系DCS系统中，第一跟踪单元包括写逻辑块数值数字信息单元、写逻辑块数值模拟信息单元；第二跟踪单元为写IO点状态单元；所述第三跟踪单元为写校验和值单元；
备系DCS系统中，第一跟踪单元包括读逻辑块数值数字信息单元、读逻辑块数值模拟信息单元；第二跟踪单元为读IO点状态单元；所述第三跟踪单元为读校验和值单元。
在本发明所述的冗余DCS系统中，所述系统管理模块包括逻辑块数值通信单元、IO点状态通信单元、校验和值通信单元；其中逻辑块数值通信单元包括数字信息通信单元和模拟信息通信单元；
所述应用软件组态逻辑块数值中的数字信息/模拟信息经由一个DCS系统中的写逻辑块数值数字信息单元/写逻辑块数值模拟信息单元、数字信息通信单元/模拟信息通信单元、另一个DCS系统中的读逻辑块数值数字信息单元/读逻辑块数值模拟信息单元写入另一个DCS系统中；所述IO点状态经由一个DCS系统中的写IO点状态单元、IO点状态通信单元、另一个DCS系统中的读IO点状态单元写入另一个DCS系统中；所述校验和值经由一个DCS系统中的写校验和值单元、校验和值通信单元、另一个DCS系统中的读校验和值单元写入另一个DCS系统中。
在本发明所述的冗余DCS系统中，所述公共输入输出模块包括多个IO模块以及网络通信部件，每系DCS系统还包括连接所述CPU系统和公共输入输出模块的多个总线管理模块。
实施本发明的冗余DCS系统及用于降低冗余DCS系统的核级CPU负荷的方法，具有以下有益效果：由于冗余系统数据跟踪构成CPU负荷，且所占用的时间不属于DCS机柜响应时间，本发明通过改变跟踪内容，对冗余系统数据跟踪进行改进，可以减小冗余系统数据跟踪所占用的CPU资源，CPU负荷备用率得到保证，为机组寿期内可能的经验反馈和优化改造提供容纳能力，降低后续运行维护成本，使得为机组安全稳定运行；同时可以避免增加DCS响应时间，避免影响冗余系统的无扰切换，降低了机组调试运行期间可能出现的风险。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是CPU的周期性的数据处理中的工作环节示意图；
图2是平行冗余系统结构示意图；
图3是主备冗余系统结构示意图；
图4是本发明用于降低冗余DCS系统的核级CPU负荷的方法的流程图；
图5是本发明冗余DCS系统在平行冗余时达到降负荷效果的原理图；
图6是本发明冗余DCS系统在主备冗余时达到降负荷效果的原理图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
参考图1，在定周期的运算机制下，每个完整的周期分为P1-P10所示的环节，其中P1-P8的环节会占用CPU资源构成CPU负荷，P3-P6这几个环节会影响DCS相应时间。例如，逻辑运算的时间为软件逻辑运算时间，取决于机柜中装载的软件组态逻辑的数量，取决于工艺系统和仪控设计需求；自诊断的时间，是在DCS机柜发现网络不完整、PIO故障等自身问题时，将增加约1.5ms的诊断报警处理时间；维护工具通信的时间，是维护工具接入DCS机柜时，每台工具将使相应CPU增加约1ms的通信处理时间。
从图1中可知，P8所示的冗余系统数据跟踪环节所占用的时间并不属于响应时间，由于冗余系统数据跟踪环节实际上占用了较大的CPU负荷，所以如果对这部分所占用的负荷进行删减，将不影响DCS机柜的响应时间，但可以降低CPU负荷。
因此，本发明旨在通过改进冗余系统数据跟踪，实现降低CPU负荷，在介绍冗余系统数据跟踪的改进之前，首先介绍现有的冗余系统数据跟踪的内容以及现有的跟踪方法。
平行冗余时，两系DCS系统分别通过同一个公共输入输出模块输出/输入数据；主备冗余时，主系DCS系统通过公共输入输出模块输出/输入数据，备系DCS系统基于所述冗余系统数据跟踪获取主系DCS系统内的输出/输入数据
无论是何种冗余方式，冗余系统数据跟踪的跟踪内容主要包括：TagData(应用软件组态逻辑块数值)、PIOstatus(IO点状态)、Checksumvalue(校验和值)。其中，TagData涉及的数据类型主要有3种：Intermediatetagdata(中间运算模块数据)；Communicationinput/outputtagdata(通信IO数据)；PIOinput/outputtagdata(硬件IO数据)。
其中，对PIOstatus的跟踪，是用于对IO点状态进行配置，其可以体现每一块IO模块的状态情况。参考图2和图3，一个CPU模块带载容量一般为9个总线管理模块(图中的MasterCard即表示一个总线管理模块)，对应9块PIOstatustrackingarea，一个总线管理模块的带载容量而言，需要对384个(每个总线管理模块有4个通道，每个通道带载容量为6个机笼，每个机笼容量为16个卡槽，最多带载16块IO模块)PIOstatus数据进行配置跟踪。
参考图2，在平行冗余系统中，两系CPU都处于控制模式；两系CPU互相通信、验证彼此状态，若出现不一致的情况，机柜将发出报警；两系CPU都采集IO数据，都向IO输出指令。例如，图2、3中都是通过各自的MasterCard连接同一个DICard。
由于两系CPU都从同一网络通信部件获取其他机柜送来的Communicationinputtagdata，从同一AI/DI模块获取PIOinputtagdata。因此，进入两系CPU的外部数据是一致的，对这两种数据类型跟踪是不必要的，反而造成了CPU负荷的增加。平行冗余两系CPU输出到网络通信或AO/DO模块时，通过耦合，例如“或”逻辑计算输出保证输出唯一性，因此，对Communicationoutputtagdata和PIOoutputtagdata两种数据类型跟踪是不必要的，反而造成了CPU负荷的增加。
参考图3，主备冗余系统中，一系CPU处于控制模式(主CPU)，另一系CPU处于等待模式(备CPU)；备CPU通过跟踪主CPU，以使自身状态与主CPU保持一致；只有处于控制模式的主CPU向AO/DO输出指令，处于等待模式的备CPU并不向AO/DO输出指令。
处于等待模式的备CPU通过参考处于控制模式的主CPU的PIOinputtagdata来获取AI/DI数据。因此，一旦PIOinputtagdata的设置被删除，备CPU将无法获取、更新AI/DI数据。AO/DO输出指令的处理方式与AI/DI采集数据类似，处于等待模式的备CPU通过参考处于控制模式的主CPU的PIOoutputtagdata来获取IO输出指令，但并不输出至AO/DO，以保证一旦主备切换输出一致性。因此，对于主备冗余系统，3种数据类型的TagData的设置都是必要的。
但在IO点状态数据跟踪配置方面，实际工程应用中，以红沿河一号机核级DCS保护组机柜I通道为例，只使用了3块总线管理模块就满足了实际的IO点需求，因此只有3块PIOstatustrackingarea是和实际使用的IO点相关。DCS设备出厂时PIOstatus的数据跟踪是按照总容量进行配置的，由于没有实际带IO点，其它6块trackingarea区域数据跟踪配置是不必要的，反而造成了CPU负荷的增加。
本发明的冗余DCS系统包括通讯连接的至少两系DCS系统，其中，每系DCS系统包括一CPU系统，所述CPU系统用于进行周期性的数据处理，所述周期性的数据处理包括冗余系统数据跟踪，基于上述对CPU负荷的分析以及对冗余系统数据跟踪的分析，参考图4，本发明的方法如下：
S1、根据DCS系统的冗余模式和DCS系统的IO模块的实际使用情况，改变CPU系统内存储的跟踪内容；
S2、基于改变后的跟踪内容，执行所述冗余系统数据跟踪以减小所述冗余系统数据跟踪所占用的CPU资源。
由于冗余系统数据跟踪参与构成CPU负荷，但是其耗费的时间却不属于DCS机柜响应时间，所以当本发明对冗余系统数据跟踪进行改变删减后，必然会减小CPU负荷，CPU负荷备用率得到保证，为机组寿期内可能的经验反馈和优化改造提供容纳能力，降低后续运行维护成本，使得为机组安全稳定运行；同时可以避免增加DCS响应时间，避免影响冗余系统的无扰切换，降低了机组调试运行期间可能出现的风险。
上述提到，所述跟踪内容包括：应用软件组态逻辑块数值、IO点状态、校验和值，即TagData、PIOstatus、Checksumvalue。其中，TagData涉及的数据类型主要有3种：中间运算数据、通信IO数据、硬件IO数据，即Intermediatetagdata；Communicationinput/outputtagdata；PIOinput/outputtagdata。
根据上述的分析已知，平行冗余时Communicationinput/outputtagdata、PIOinput/outputtagdata的跟踪是没有必要的，为了减少CPU工作量可以将这部分数据的跟踪进行删减；而主备冗余时3种TagData数据都是必须的进行跟踪的，但是PIOstatus的跟踪可以进行删减，为了减少CPU工作量，可以考虑针对那些未实际使用的IO点，不再进行数据跟踪，降低需要处理数据的总量和存储空间。
因此，所述步骤S1具体包括：
S10、获取分析两系DCS系统的冗余模式以及DCS系统的IO模块的实际使用情况；如果两系DCS系统的冗余模式为平行冗余，则转步骤S11，如果两系DCS系统的冗余模式为主备冗余，则转步骤S12；
S11、将应用软件组态逻辑块数值的所述通信IO数据和硬件IO数据的跟踪内容进行删减；
S12、将未投入使用的IO模块所对应的IO点状态的跟踪内容进行删减。
具体的删除方式不做限制，例如，取消对TagData的跟踪，则可以通过将相应的跟踪程序屏蔽即可。
相应的，本发明还公开了一种冗余DCS系统。参考图5、6，本发明的冗余DCS系统包括通讯连接的至少两系DCS系统以及分别与每系DCS系统连接的公共输入输出模块，其中，每系DCS系统还包括连接所述CPU系统和公共输入输出模块的多个总线管理模块，一般为9个。
每系DCS系统包括一CPU系统，所述CPU系统用于进行周期性的数据处理，所述周期性的数据处理包括冗余系统数据跟踪，且所述冗余系统数据跟踪所占用的时间不属于DCS机柜响应时间。所述公共输入输出模块包括多个IO模块以及网络通信部件。其中，IO模块主要是实现硬件IO数据的传输，网络通信部件主要是实现通信IO数据的传输。
本发明中，所述CPU系统还用于根据DCS系统的冗余模式和DCS系统的IO模块的实际使用情况，改变CPU系统内存储的跟踪内容，并基于改变的跟踪内容，执行所述冗余系统数据跟踪以减小所述冗余系统数据跟踪所占用的CPU资源。具体的：
参考图5，所述CPU系统包括一个CPU模块10和一个系统管理模块20，两个DCS系统之间通过系统管理模块20通讯连接。所述CPU模块10包括主处理单元(图未示)、用于对所述应用软件组态逻辑块数值进行设置的第一跟踪单元11、用于对所述IO点状态进行配置的第二跟踪单元12、用于对所述校验和值进行验证的第三跟踪单元13；
上述提到，所述跟踪内容包括：TagData、PIOstatus、Checksumvalue。其中，TagData涉及的数据类型主要有3种：Intermediatetagdata；Communicationinput/outputtagdata；PIOinput/outputtagdata。
根据上述的分析已知，平行冗余时Communicationinput/outputtagdata、PIOinput/outputtagdata的跟踪是没有必要的，所以主处理单元用于在所述DCS系统的冗余模式为平行冗余时对第一跟踪单元11的跟踪内容进行部分删减，具体的，所述第一跟踪单元11中删减的跟踪内容为所述通信IO数据和硬件IO数据，如下表所示：
表1平行冗余方案的跟踪内容的修改
具体的，参考图5中，在平行冗余的两系DCS系统中：
第一跟踪单元11包括写逻辑块数值数字信息单元111、写逻辑块数值模拟信息单元112、读逻辑块数值数字信息单元113、读逻辑块数值模拟信息单元114；第二跟踪单元12包括写IO点状态单元、读IO点状态单元；所述第三跟踪单元13包括写校验和值单元、读校验和值单元。
所述系统管理模块20包括逻辑块数值通信单元21、IO点状态通信单元22、校验和值通信单元23；其中逻辑块数值通信单元21分为数字信息通信单元211和模拟信息通信单元212；
所述应用软件组态逻辑块数值中的数字信息/模拟信息经由一个DCS系统中的写逻辑块数值数字信息单元111/写逻辑块数值模拟信息单元112、数字信息通信单元211/模拟信息通信单元212、另一个DCS系统中的读逻辑块数值数字信息单元113/读逻辑块数值模拟信息单元114写入另一个DCS系统中；所述IO点状态经由一个DCS系统中的写IO点状态单元、IO点状态通信单元22、另一个DCS系统中的读IO点状态单元写入另一个DCS系统中；所述校验和值经由一个DCS系统中的写校验和值单元、校验和值通信单元23、另一个DCS系统中的读校验和值单元写入另一个DCS系统中。
参考图6，主备冗余时：
主系DCS系统中，第一跟踪单元11包括写逻辑块数值数字信息单元111、写逻辑块数值模拟信息单元112；第二跟踪单元12为写IO点状态单元；所述第三跟踪单元13为写校验和值单元；
备系DCS系统中，第一跟踪单元11包括读逻辑块数值数字信息单元113、读逻辑块数值模拟信息单元114；第二跟踪单元12为读IO点状态单元；所述第三跟踪单元13为读校验和值单元。3种跟踪内容的跟踪过程参考平行冗余系统，唯一的不同在于，在主备冗余系统中，只能从主系往备系写入数据。
根据上述的分析已知，主备冗余时3种TagData数据都是必须的进行跟踪的，但是PIOstatus的跟踪可以进行删减。为了减少CPU工作量，可以考虑针对那些未实际使用的IO点，不再进行数据跟踪，降低需要处理数据的总量和存储空间。
所以主处理单元在所述DCS系统的冗余模式为主备冗余时对第二跟踪单元12的跟踪内容进行部分删减。具体的，所述第二跟踪单元12中删减的跟踪内容为未投入使用的IO模块所对应的IO点状态。
例如，假如有9个总线管理模块中有3个连接了IO点，其他的6个没有投入使用，则可以将没有投入使用的6个总线管理模块所对应的IO点状态的跟踪内容删除，例如现有技术中跟踪的是3456个IO点，则修改为1152个IO点。
综上所述，实施本发明的冗余DCS系统及用于降低冗余DCS系统的核级CPU负荷的方法，具有以下有益效果：由于冗余系统数据跟踪构成CPU负荷，且所占用的时间不属于DCS机柜响应时间，本发明通过改变跟踪内容，对冗余系统数据跟踪进行改进，可以减小冗余系统数据跟踪所占用的CPU资源，CPU负荷备用率得到保证，为机组寿期内可能的经验反馈和优化改造提供容纳能力，降低后续运行维护成本，使得为机组安全稳定运行；同时可以避免增加DCS响应时间，避免影响冗余系统的无扰切换，降低了机组调试运行期间可能出现的风险。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种用于降低冗余DCS系统的核级CPU负荷的方法，冗余DCS系统包括通讯连接的至少两系DCS系统以及分别与每系DCS系统连接的公共输入输出模块，每系DCS系统包括一CPU系统，所述CPU系统用于进行周期性的数据处理，所述周期性的数据处理包括冗余系统数据跟踪，且所述冗余系统数据跟踪所占用的时间不属于DCS机柜响应时间，其特征在于，所述方法包括：
S1、根据DCS系统的冗余模式和DCS系统的IO模块的实际使用情况，改变CPU系统内存储的跟踪内容；
S2、基于改变后的跟踪内容，执行所述冗余系统数据跟踪以减小所述冗余系统数据跟踪所占用的CPU资源。
2.根据权利要求1所述的用于降低冗余DCS系统的核级CPU负荷的方法，其特征在于，所述跟踪内容包括：应用软件组态逻辑块数值、IO点状态、校验和值；所述步骤S1包括：
S10、获取分析两系DCS系统的冗余模式以及DCS系统的IO模块的实际使用情况，如果两系DCS系统的冗余模式为平行冗余，则转步骤S11，如果两系DCS系统的冗余模式为主备冗余，则转步骤S12；
S11、将应用软件组态逻辑块数值的跟踪内容进行部分删减，转步骤S2；
S12、将未投入使用的IO模块所对应的IO点状态的跟踪内容进行删减，转步骤S2。
3.根据权利要求2所述的用于降低冗余DCS系统的核级CPU负荷的方法，其特征在于，所述应用软件组态逻辑块数值根据数据类型分为：中间运算数据、通信IO数据、硬件IO数据；所述步骤S11中删减的跟踪内容为所述通信IO数据和硬件IO数据。
4.根据权利要求1所述的用于降低冗余DCS系统的核级CPU负荷的方法，所述公共输入输出模块包括多个IO模块以及网络通信部件，每系DCS系统还包括连接所述CPU系统和公共输入输出模块的多个总线管理模块；
平行冗余时，两系DCS系统分别通过同一个公共输入输出模块输出/输入数据；主备冗余时，主系DCS系统通过公共输入输出模块输出/输入数据，备系DCS系统基于所述冗余系统数据跟踪获取主系DCS系统内的输出/输入数据。
5.一种冗余DCS系统，其特征在于，包括通讯连接的至少两系DCS系统以及分别与每系DCS系统连接的公共输入输出模块，每系DCS系统包括一CPU系统，所述CPU系统用于进行周期性的数据处理，所述周期性的数据处理包括冗余系统数据跟踪，且所述冗余系统数据跟踪所占用的时间不属于DCS机柜响应时间，所述CPU系统还用于根据DCS系统的冗余模式和DCS系统的IO模块的实际使用情况，改变CPU系统内存储的跟踪内容，并基于改变的跟踪内容，执行所述冗余系统数据跟踪以减小所述冗余系统数据跟踪所占用的CPU资源。
6.根据权利要求5所述的冗余DCS系统，其特征在于，所述跟踪内容包括：应用软件组态逻辑块数值、IO点状态、校验和值；
所述CPU系统包括一个CPU模块(10)和一个系统管理模块(20)，两个DCS系统之间通过系统管理模块(20)通讯连接，所述CPU模块(10)包括主处理单元、用于对所述应用软件组态逻辑块数值进行跟踪的第一跟踪单元(11)、用于对所述IO点状态进行跟踪的第二跟踪单元(12)、用于对所述校验和值进行跟踪的第三跟踪单元(13)；
所述主处理单元用于在所述DCS系统的冗余模式为平行冗余时对第一跟踪单元(11)的跟踪内容进行部分删减，以及在所述DCS系统的冗余模式为主备冗余时对第二跟踪单元(12)的跟踪内容进行部分删减。
7.根据权利要求6所述的冗余DCS系统，其特征在于，所述应用软件组态逻辑块数值根据数据类型分为：中间运算数据、通信IO数据、硬件IO数据；
平行冗余时，所述第一跟踪单元(11)中删减的跟踪内容为所述通信IO数据和硬件IO数据；主备冗余时，所述第二跟踪单元(12)中删减的跟踪内容为未投入使用的IO模块所对应的IO点状态。
8.根据权利要求7所述的冗余DCS系统，其特征在于，
平行冗余时：
每系DCS系统中，第一跟踪单元(11)包括写逻辑块数值数字信息单元(111)、写逻辑块数值模拟信息单元(112)、读逻辑块数值数字信息单元(113)、读逻辑块数值模拟信息单元(114)；第二跟踪单元(12)包括写IO点状态单元、读IO点状态单元；所述第三跟踪单元(13)包括写校验和值单元、读校验和值单元；
主备冗余时：
主系DCS系统中，第一跟踪单元(11)包括写逻辑块数值数字信息单元(111)、写逻辑块数值模拟信息单元(112)；第二跟踪单元(12)为写IO点状态单元；所述第三跟踪单元(13)为写校验和值单元；
备系DCS系统中，第一跟踪单元(11)包括读逻辑块数值数字信息单元(113)、读逻辑块数值模拟信息单元(114)；第二跟踪单元(12)为读IO点状态单元；所述第三跟踪单元(13)为读校验和值单元。
9.根据权利要求8所述的冗余DCS系统，其特征在于，所述系统管理模块(20)包括逻辑块数值通信单元(21)、IO点状态通信单元(22)、校验和值通信单元(23)；其中逻辑块数值通信单元(21)包括数字信息通信单元(211)和模拟信息通信单元(212)；
所述应用软件组态逻辑块数值中的数字信息/模拟信息经由一个DCS系统中的写逻辑块数值数字信息单元(111)/写逻辑块数值模拟信息单元(112)、数字信息通信单元(211)/模拟信息通信单元(212)、另一个DCS系统中的读逻辑块数值数字信息单元(113)/读逻辑块数值模拟信息单元(114)写入另一个DCS系统中；所述IO点状态经由一个DCS系统中的写IO点状态单元、IO点状态通信单元(22)、另一个DCS系统中的读IO点状态单元写入另一个DCS系统中；所述校验和值经由一个DCS系统中的写校验和值单元、校验和值通信单元(23)、另一个DCS系统中的读校验和值单元写入另一个DCS系统中。
10.根据权利要求6所述的冗余DCS系统，其特征在于，所述公共输入输出模块包括多个IO模块以及网络通信部件，每系DCS系统还包括连接所述CPU系统和公共输入输出模块的多个总线管理模块。
CN201510540581.2A 2015-08-28 2015-08-28 冗余dcs系统及用于降低冗余dcs系统的核级cpu负荷的方法 Active CN105159195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510540581.2A CN105159195B (zh) 2015-08-28 2015-08-28 冗余dcs系统及用于降低冗余dcs系统的核级cpu负荷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510540581.2A CN105159195B (zh) 2015-08-28 2015-08-28 冗余dcs系统及用于降低冗余dcs系统的核级cpu负荷的方法

Publications (2)

Publication Number Publication Date
CN105159195A true CN105159195A (zh) 2015-12-16
CN105159195B CN105159195B (zh) 2018-09-07

Family

ID=54800082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510540581.2A Active CN105159195B (zh) 2015-08-28 2015-08-28 冗余dcs系统及用于降低冗余dcs系统的核级cpu负荷的方法

Country Status (1)

Country Link
CN (1) CN105159195B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108153263A (zh) * 2017-12-25 2018-06-12 杭州和利时自动化有限公司 一种dcs控制器冗余方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1285061A (zh) * 1997-12-19 2001-02-21 霍尼韦尔有限公司 在最少控制中断情况下同步冗余控制器的系统和方法
US20040103247A1 (en) * 2002-11-22 2004-05-27 Fujitsu Limited Storage control apparatus and control method thereof
CN100538565C (zh) * 2005-02-02 2009-09-09 霍尼韦尔国际公司 用于基于处理器的控制器设计中的冗余方法的方法和装置
CN101714098A (zh) * 2008-09-26 2010-05-26 Arm有限公司 通过修改跟踪操作减少跟踪开销
JP2011253495A (ja) * 2010-06-04 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> ２重化サーバシステム、ファイル操作方法、およびファイル操作プログラム
JP2015061232A (ja) * 2013-09-19 2015-03-30 アズビル株式会社 コントローラおよび冗長コントローラ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1285061A (zh) * 1997-12-19 2001-02-21 霍尼韦尔有限公司 在最少控制中断情况下同步冗余控制器的系统和方法
US20040103247A1 (en) * 2002-11-22 2004-05-27 Fujitsu Limited Storage control apparatus and control method thereof
CN100538565C (zh) * 2005-02-02 2009-09-09 霍尼韦尔国际公司 用于基于处理器的控制器设计中的冗余方法的方法和装置
CN101714098A (zh) * 2008-09-26 2010-05-26 Arm有限公司 通过修改跟踪操作减少跟踪开销
JP2011253495A (ja) * 2010-06-04 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> ２重化サーバシステム、ファイル操作方法、およびファイル操作プログラム
JP2015061232A (ja) * 2013-09-19 2015-03-30 アズビル株式会社 コントローラおよび冗長コントローラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108153263A (zh) * 2017-12-25 2018-06-12 杭州和利时自动化有限公司 一种dcs控制器冗余方法及装置

Also Published As

Publication number Publication date
CN105159195B (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
CN102360357B (zh) Scada系统网状关系数据库节点的数据同步组件
CN102122431B (zh) 用电信息采集终端的故障智能诊断方法及系统
CN104184209A (zh) 一种用户侧分布式能源发电管理系统
CN204993445U (zh) 存储双活数据中心系统
CN102044308B (zh) 一种用于核电厂dcs实时数据的采集方法及系统
CN106489132A (zh) 读写数据的方法、装置、存储设备和计算机系统
CN105760241A (zh) 一种内存数据导出方法和系统
US20160004241A1 (en) Control device
CN103474115B (zh) 一种采用数字化人机接口核电厂的辅助运行控制显示的功能分析方法
CN108011699A (zh) 反应堆计算机监控系统网络构架方法
CN103600756A (zh) 可分专业调试运行和故障隔离的综合监控设备及系统
CN102915778A (zh) 利用功能组分析法对核电厂数字化仪控系统进行失电分析的方法
CN105159195A (zh) 冗余dcs系统及用于降低冗余dcs系统的核级cpu负荷的方法
CN107357809A (zh) 海量平台海迅实时库量测数据接入系统
CN105607974A (zh) 高可靠性多核处理系统
CN105550131A (zh) 一种基于有限状态机和arinc659总线的接口数据处理系统及方法
CN110336303B (zh) 一种电网稳定控制规定电子化解析方法及系统
CN104993588A (zh) 一种状态监测告警阈值快速设置方法
CN112000286A (zh) 一种四控全闪存储系统及其故障处理方法、装置
CN110247809A (zh) 双环网控制系统和通信控制方法
CN105677540A (zh) 对远程不可达软件系统的运行状态进行远程监控的方法
CN110580965B (zh) 一种用于执行核电站安全功能的安全自动化系统及方法
CN112052221B (zh) 一种稳定控制装置中动作报告数据的显示方法
CN103559370A (zh) 电力系统n-2仿真分析过程自动化实现的系统及方法
CN110854826B (zh) 一种柔直换流阀三取二保护系统故障诊断和处理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant