CN105144588A - 差错检测rll码的编码 - Google Patents
差错检测rll码的编码 Download PDFInfo
- Publication number
- CN105144588A CN105144588A CN201480009894.9A CN201480009894A CN105144588A CN 105144588 A CN105144588 A CN 105144588A CN 201480009894 A CN201480009894 A CN 201480009894A CN 105144588 A CN105144588 A CN 105144588A
- Authority
- CN
- China
- Prior art keywords
- code word
- code
- code element
- coded data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
Abstract
一种在计算系统的编码器中编码包括一个或多个n位码元的数据集的方法包括确定具有离彼此2或更大汉明距离的多个n+2位代码字。在一实施例中,编码采用8B10B差错检测RLL码,具有最大行程长度6以及有界数量差,提供了14个代码字用于表示数据和14个控制字。
Description
背景
可通过将数据的n位码元匹配于具有n+2个位的编码码元来对数据进行编码。传输丢失以及其他情形可能在编码数据内导致差错。为了检测差错,某些编码方案将额外的码元与编码数据一起传送。一旦差错被检测到,可通过重发数据或通过利用其他补充码元中的信息执行复杂的数据校正方案来校正差错。
概述
本文公开了用于用n+2位代码字对n位预编码的数据进行编码的实施例。例如,一种在计算系统的编码器中编码包括一个或多个n位预编码的码元的数据集的方法包括确定多个n+2位代码字,所述多个n+2位代码字中的每一个具有离彼此2或更大的汉明距离。所述多个n+2位代码字中的每一个可被映射到一对应的源码元,以便形成用于对数据进行编码的密钥。所述方法可进一步包括在编码器处接收所述一个或多个n位预编码的码元,基于所述映射将每个n位预编码的码元匹配于一对应的n+2位代码字以产生编码数据,以及输出所述编码数据。
提供本概述是为了以精简的形式介绍将在以下详细描述中进一步描述的一些概念。本概述并不旨在标识所要求保护主题的关键特征或必要特征,也不旨在用于限制所要求保护主题的范围。此外,所要求保护的主题不限于解决在本公开的任一部分中所提及的任何或所有缺点的实现。
附图简述
图1示出根据本公开的一实施例的示例编码和/或解码系统。
图2A-2C示出根据本公开的一实施例的与n位源码码元对应的n+2位代码字的示例列表。
图3示出根据本公开的一实施例的对n位预编码的数据进行编码以产生编码数据的示例方法。
图4示出根据本公开的一实施例的对n+2位编码数据进行解码的示例方法。
图5是根据本公开的一实施例的示例计算设备的框图。
详细描述
某些编码方法利用可能导致“丢失带宽”的8b/10b或类似编码方案,因为编码的代码字中额外的两个位不提供任何额外的差错校正或检测能力。而且,这些方法可能采用复杂的机制来检测和校正接收到的编码数据中的差错。本公开提供了用于对数据进行编码的方法和系统,使得任何两个有效代码字具有带有彼此不同的逻辑值的至少两个位。以此方式,可由物理层检测单位(singlebit)差错,因为具有单位差错的接收到的代码字将不对应于任何有效代码字。物理层可将该码元标记为坏的,从而允许更高层利用前向纠错机制来校正该码元。
图1例示出示例编码和/或解码系统100。系统100可包括编码器102和解码器104。如所描绘的,系统100的一个或多个元素可被集成于单个计算设备中和/或跨多个计算设备分布。例如,编码器102可被包括在第一计算设备中,而解码器104可被包括在第二计算设备中。第一计算设备可被配置成根据任何合适的无线和/或有线协议将数据传送到第二计算设备。
编码器102和解码器104可被配置成根据图1中所例示的流水线来处理数据。例如,各自具有n个位的预编码的数据码元可被输入到编码器102中。响应于接收到预编码的数据码元,编码器102生成和/或查阅表106。例如,表106可以是有效的n+2位代码字的查找表。编码器102可基于表106来生成包括编码的n+2位代码字的编码数据。
如图1中所示,表106可包括用于每个n位源码元的每个有效n+2位代码字。每个n位源码元可被匹配于一个或多个n+2位代码字,使得不止一个n+2位代码字可对应于同一源码元。在编码期间,编码器102可将一特定的预编码的n位数据码元匹配于一n位源码元,并输出对应于该n位源码元的n+2位代码字。例如,如表106中所示,预编码的n位数据码元00000100可与n+2位代码字0001100111相关联。因此,响应于接收到预编码的码元00000100,编码器102可输出0001100111。在某些实施例中,编码器102可附加或以其他方式包括用于对数据进行编码的一个或多个差错校正码元。差错校正码元可包括校验和信息、循环冗余校验信息、和/或任何其他合适的差错校正信息,如下文中更详细描述的那样。
解码器104可接收编码数据,查阅表106和/或表106的本地版本,以及输出经恢复的n位数据码元。相应地,解码器104可将接收到的或以其他方式输入的编码的n+2位代码字匹配于表106中的n+2位代码字,然后输出对应于该n+2位代码字的n位源码元作为经恢复的n位数据码元。与将源码元匹配于代码字相反,可将任何n+2位代码字与仅一个n位源码元相匹配,以便在解码期间防止不确定性。使用上述示例,如果解码器104从编码器102接收到代码字0001100111,则解码器104可输出00000100作为经恢复的n位数据码元。解码器104可利用来自编码器102的一个或多个差错校正码元以确保经恢复的n位数据码元正确地表示和/或匹配预编码的n位数据码元。
上述情形假设无差错传输,其中解码器104接收到编码器102输出的完全相同的码元。然而,在某些情形中,传输差错可能发生,其中接收到的码元不直接对应于所发送的码元。例如,差错可发生在系统的各个位置处,诸如某一元件的输入和/或输出处或传输媒介内。为了检测并后续校正这些差错,编码器102可被配置成确定多个代码字,使得每个代码字包括与每个其他代码字不同的至少两个位。所确定的代码字可由编码器生成或接收自外部表生成器。该差异被称为汉明距离并被例示于图1的框108处。如框108中所示,第一代码字的第7和第8位(从左至右读取)各自与第二代码字的第7和第8位不同。所有其他位都是相同的。如此,所例示的示例N+2位代码字的汉明距离等于2。
通过确定各自具有离彼此2或更大汉明距离的有效代码字的列表,在一有效代码字的传输期间发生的单位差错(singlebiterror)可在接收元件处被检测为无效代码字。例如,编码器102可输出代码字0001100111,但是差错可能造成在解码器104处接收到代码字0001101111。代码字0001101111将不是有效代码字,因为它离有效代码字0001100111的汉明距离为1。当解码器104查阅表106时,接收到的代码字将不被定位到。因此,解码器可将该代码字标记为坏的码元,使得它可被校正。一旦代码字被标记为坏的码元,系统的更高层就可被配置成校正该差错。基于接收到无效代码字的差错检测可允许系统利用比不执行此类差错检测的系统更简单的差错校正机制。
可包括用于确定有效的n+2位代码字的进一步考虑因素,以与其他编码方法相比保持和/或增加性能参数。例如,系统100的编码可遵守8b/10b编码方案的某些标准。在某些实施例中,有效代码字可具有1和0的有界数量差,使得一段时间上发送的1和0的数量基本相等,并且传输是DC平衡的。某些源码元可与两个有效代码字相关联。为某一特定的预编码的码元选择匹配这些源码元之一的代码字可基于在编码该特定预编码的码元之前已被传送的代码字来被执行。例如,如果传输的行程差(runningdisparity)是负的,即其中传送的0的数量大于1的数量,则具有1比0多的代码字可被选择来对应于该特定的预编码的码元。
有效的n+2位代码字也可被选择以具有不多于最大数量的连续1和/或最大数量的连续0,以便实现某一特定的边缘速率(edgerate)。接收具有不同逻辑值的相邻位(例如从1切换为0)允许系统执行时钟同步以及校正在接收一串具有相同逻辑值的位之后可能遭受的漂移。因此,有效的n+2位代码字可被配置成匹配合适的边缘速率。例如,n+2位代码字可包括不多于连续6位相同逻辑值来实现边缘速率1/6。如表1中所示,示例代码字中的每一个都具有最多连续3位相同逻辑值—第一代码字中3个0和3个1,第二代码字中3个0。理解到编码器和/或表生成器可选择被配置成实现任何合适的边缘速率的代码字;然而可能的有效的n+2位代码字的数量随着边缘速率的降低而减少。
n+2位代码字也可被选择成使得某一特定数量的控制码可用。例如,当用10位代码字编码8位预编码的码元时,代码字可表示270个码元。由于8位预编码的码元具有256个可能的组合,270个代码字中的256个可被保留用于表示数据,而剩余的14个码元可表示控制码。控制码可包括用于控制编码和/或解码系统的某一方面的任何合适的码,包括但不限于帧开始(start-of-frame)、帧结束(end-of-frame)等。
对代码字进行预编码的码元和控制码的指派可以是任意的,例外是“COM”即“停顿”(comma)码元。“COM”即“停顿”可定义代码字的对齐,并可被指派给某一特定的和/或预定义的代码字和/或源码元。COM码元的指派可被选择,使得在任何有效的传入位流中,对应于COM码元的10位序列能出现的唯一位置是COM码元被实际传送的位置。换言之,COM码元被指派给可能并非由剩余代码字的任何组合形成的一代码字。例如,当根据本公开用10位代码字编码8位预编码的数据时,COM码元可被指派给码元号0x003(代码字0001011110)。编码器和/或表生成器可在10位代码字中搜索合适的COM码元。此外,为了确保即使在存在位差错的情况下也能检测到COM码元,COM码元可连续被传送两次或更多次。
图2A-2C示出被确定满足上述编码考虑因素并被指派给256个代码字和14个控制码的270个代码字的示例列表200。列表200示出270个源码(以16进制表示)以及各自相应的代码字(以二进制表示)。如上所讨论的,270个代码字中每个代码字之间的汉明距离至少为2,这允许在一接收到的码元中检测到单位(single-bit)损坏。换言之,该多个代码字中的每一个具有离彼此2或更大的汉明距离。此外,代码字具有最小边缘速率1/6,并且包括14个控制码。图2C按照对应于源码0x101至0x10d以及源码0x003(COM码元)例示出这14个控制码。
图3例示出在计算系统的编码器中对包括一个或多个n位预编码的码元的数据集进行编码的方法300。例如,方法300可由图1的编码器102或图5的计算系统500来执行。方法300包括在302确定多个n+2位代码字。例如,如上所讨论的,8b/10b编码可被使用,使得10位代码字被确定以便编码8位数据码元。然而,可伴随任何合适的n/n+2编码方案来使用方法300,包括但不限于16b/18b编码、32b/34b编码等。如304处所指示的,代码字可被选择或以其他方式被确定,使得每个n+2位代码字具有离彼此2或更大的汉明距离。
如306处所指示的,方法300包括将每个n+2位代码字映射到对应的源码元。例如,如图2的列表200中所示,每个10位码被映射到一对应的8位源码元。在308,方法300包括接收一个或多个n位预编码的码元。可在编码器的输入处和/或从外部计算设备接收预编码的码元。要理解,可在在308处接收到一个或多个n位预编码的码元之后和/或响应于在308处接收到一个或多个n位预编码的码元,确定多个代码字。
方法300进一步包括在310处基于308的映射将每个n位预编码的码元映射到一对应的n+2位代码字以便产生编码数据。在312,方法包括输出编码数据。在某些实施例中,编码数据可被输出和/或传送到执行方法300的编码器外部的计算设备。在附加或替代实施例中,编码数据可被输出和/或传送到编码器本地的元件。
每个代码字之间2或更大的汉明距离可允许物理层确定和/或标记无效码元,从而检测到编码数据中的单位差错。如314处所指示的,编码器还可传送特定于编码数据的差错校正码元,以允许对编码数据进行前向纠错。编码器可如316处所指示的那样传送用于所述编码数据的校验和,和/或如318处所指示的那样传送用于所述编码数据的循环冗余校验(CRC)码元。例如,尽管物理层可基于接收到无效码元来执行差错检测,但是OSI模型中诸如链路层之类的更高层可使用314处传送的额外码元来执行差错校正。这种差错校正可允许无重试的通信链路,同时保持被认为是接近或甚至超过100万小时的平均故障间时间值。
关于图4更详细地描述了用于编码数据的差错检查和校正,图4示出用于根据本公开的一实施例解码数据的方法400。例如,方法400可由图1的解码器104或图5的计算系统500来执行。方法400包括在402处接收包括一个或多个n+2位代码字的编码数据。如在404处所指示的,编码数据可包括差错校正码元。例如,编码数据可如方法300中所述那样被编码和输出。
方法400进一步包括在406处响应于确定一n+2位代码字是无效代码字而确定该n+2位代码字包括单位差错。如408处所指示的,确定该n+2位代码字是无效代码字可任选地包括将该n+2位代码字与有效的n+2位代码字的表进行比较。例如,在生成或以其他方式确定多个n+2位代码字之际,编码器可将有效的代码字存储在本地和/或外部存储设备处。解码器可从编码器接收有效的代码字和/或从可访问的存储设备取回有效的代码字。在某些实施例中,响应于确定有效的代码字,编码器可将有效的代码字的表和/或有效的代码字的表的存储位置的标识符传送给解码器。在附加或替代实施例中,解码器可在接收到编码数据之际请求有效的代码字的表。编码数据可包括用于定位和/或请求有效的代码字的表的信息。
如在410处所指示的,方法400包括基于差错校正码元来校正该n+2位代码字。根据开放系统互连(OSI)模型,计算设备可被分割成层叠的层,每个层服务于直接相邻的较高层并由直接相邻的较低层服务。406和408处所指示的差错检测可在包括解码器的计算设备的任何合适的元件或层执行。例如,差错检测可在计算设备的基础结构的物理层即最低层执行,使得无效码元在物理层处被接收到时被标记。
然而,410处指示出的差错校正可由比物理层更高的层来执行,诸如链路层。该较高层可利用差错校正码元来执行前向纠错,使得无需重发该码元就能够恢复该码元。由于包括单位差错的该码元是已知的,因此可利用校验和码元、CRC码元和/或基于XOR的单码元损坏校正方案来校正被标记为无效的或“坏的”码元。例如,在基于XOR的单码元损坏方案中,编码数据的各位的XOR和可被确定并作为奇偶校验位(paritybit)被传送。当接收到时,接收机可由物理层通过以下方式来重构被标记为无效的或“坏的”经损坏的数据码元:通过用0位来替代经损坏的数据码元来修改流,对经修改的流计算新的XOR奇偶校验,以及将本地计算出的奇偶校验与接收到的奇偶校验进行XOR。XOR运算的结果就是经恢复的数据码元。因此,给出差错校正码元中的信息以及“坏的”码元的知识,计算设备的该较高层就可能够从编码数据恢复n位数据码元,如412处所指示的。
物理层处的差错检测与较高层处的差错校正的组合允许进行前向纠错,与其他编码机制相比减少了带宽使用。例如,解码器可利用数据的一个额外码元来校正差错,而无需重发数据或查阅复杂的差错校正附录。此外,通过提供比其他编码方案更多的控制码,本公开的编码方法和系统在协议设计方面允许比其他编码方法更大的灵活性。
在某些实施例中,本文所述的方法和过程可以与一个或多个计算设备的计算系统绑定。尤其地,这样的方法和过程可被实现为计算机应用程序或服务、应用编程接口(API)、库和/或其他计算机程序产品。
图5示意性地示出了可以执行上述方法和过程之中的一个或多个方法或过程的计算系统500的非限制性实施例。以简化形式示出了计算系统500。计算系统500可采取以下形式:一个或多个移动计算设备、头戴式显示设备、游戏控制台、移动通信设备(例如,智能电话)、平板计算机、服务器计算机、家庭娱乐计算机、网络计算设备、个人计算机、和/或其他计算设备。例如,计算系统500可包括图1的编码器102和/或解码器104或被包括在图1的编码器102和/或解码器104内。
计算系统500包括逻辑机502和存储机504。计算系统500可任选地包括显示子系统506、输入子系统508、通信子系统510和/或在图5中未示出的其他组件。
逻辑机502包括被配置成执行指令的一个或多个物理设备。例如,逻辑机可被配置为执行作为以下各项的一部分的指令:一个或多个应用、服务、程序、例程、库、对象、组件、数据结构、或其它逻辑构造。这些指令可被实现为执行任务、实现数据类型、变换一个或多个组件的状态、取得技术效果或以其他方式得到所期望的结果。
逻辑机可包括被配置成执行软件指令的一个或多个处理器。作为补充或替换,逻辑机可包括被配置成执行硬件或固件指令的一个或多个硬件或固件逻辑机。逻辑机的处理器可以是单核或多核,且在其上执行的指令可被配置为串行、并行和/或分布式处理。逻辑机的各个组件可任选地分布在两个或更多单独设备上,这些设备可以位于远程和/或被配置成进行协同处理。逻辑机的各方面可由以云计算配置进行配置的可远程访问的联网计算设备来虚拟化和执行。
存储机504包括被配置成存储和保存可由逻辑机执行以实现本文所述的方法和过程的指令(如计算机可读和/或机器可读指令)的一个或多个物理设备。例如,逻辑机502可以与传感器接口和存储机504操作地通信。在实现这些方法和过程时,可以变换存储机504的状态——例如用来保存不同的数据。
存储机504可包括可移动和/或内置设备。存储机504可包括光学存储器(例如,CD、DVD、HD-DVD、蓝光盘等)、半导体存储器(例如,RAM、EPROM、EEPROM等)和/或磁存储器(例如,硬盘驱动器、软盘驱动器、磁带驱动器、MRAM等)等等。存储机904可包括易失性、非易失性、动态、静态、读/写、只读、随机存取、顺序存取、位置可寻址、文件可寻址和/或内容可寻址设备。
将理解,存储机504包括一个或多个物理设备。然而,本文所述的指令的各方面替代地可由通信介质(如电磁信号、光学信号等)来传播。
逻辑机502和存储机504的各方面可被一起集成到一个或多个硬件逻辑组件中。这些硬件逻辑组件可包括例如现场可编程门阵列(FPGA)、程序和应用专用的集成电路(PASIC/ASIC)、程序和应用专用的标准产品(PSSP/ASSP)、片上系统(SOC)以及复杂可编程逻辑器件(CPLD)。
在被包括时,显示子系统506可被用于呈现由存储机504保存的数据的视觉表示。该视觉表示可采取图形用户界面(GUI)的形式。由于本文所描述的方法和过程改变了由存储机保存的数据,并由此变换了存储机的状态,因此同样可以转变显示子系统506的状态以视觉地表示底层数据的改变。显示子系统506可包括利用几乎任何类型的技术的一个或多个显示设备。可将此类显示设备与逻辑机502和/或存储机504组合在共享封装中,或者此类显示设备可以是外围显示设备。
在被包括时,输入子系统508可包括诸如触摸屏、键盘、鼠标、话筒或游戏控制器之类的一个或多个用户输入设备或者与它们对接。在某些实施例中,输入子系统可包括所选的自然用户输入(NUI)部件或与其对接。这样的部件可以是集成式的或者是外设,并且输入动作的转换和/或处理可以在板上或板下处理。NUI部件的示例可包括用于语言和/或语音识别的话筒;用于机器视觉和/或姿势识别的红外、色彩、立体显示和/或深度相机;用于运动检测和/或意图识别的头部跟踪器、眼睛跟踪器、加速计和/或陀螺仪;以及用于评估脑部活动的电场感测部件。
当被包括在内时,通信子系统510可以被配置成将计算设备500与一个或多个其他计算设备可通信地耦合。通信子系统510可包括与一个或多个不同的通信协议相兼容的有线和/或无线通信设备。作为非限制性示例,通信子系统可被配置成用于经由无线电话网络或者有线或无线局域网或广域网来进行通信。在某些实施例中,通信子系统可允许计算系统500经由诸如因特网之类的网络将消息发送到其他设备和/或从其他设备接收消息。例如,通信子系统510可允许图1的编码器102将消息发送到解码器104和/或从解码器104接收消息。通信子系统510可类似地允许编码器102和/或解码器104发送、接收和/或以其他方式访问图1的表106。
应该理解,本文所述的配置和/或方法在本质上是示例性的,且这些具体实施例或示例不应被认为是局限性的,因为众多变体是可能的。本文所述的具体例程或方法可表示任何数量的处理策略中的一个或多个。由此,所例示出和/或描述的各个动作可以按所例示出和/或描述的顺序、按其他顺序、并行地执行,或者被忽略。同样,可以改变上述过程的次序。
本公开的主题包括各种过程、系统和配置、此处所公开的其他特征、功能、动作,和/或特性,以及其任何和全部等效方案的所有新颖和非显而易见的组合和子组合。
Claims (10)
1.一种在计算系统的编码器中对包括一个或多个n位预编码的码元的数据集进行编码的方法,所述方法包括:
确定多个n+2位代码字,所述多个n+2位代码字中的每一个具有离彼此2或更大的汉明距离;
将所述多个n+2位代码字中的每一个映射到一对应的源码元;
在所述编码器处接收所述一个或多个n位预编码的码元;
基于所述映射将每个n位预编码的码元匹配于一对应的n+2位代码字以产生编码数据;以及
输出所述编码数据。
2.如权利要求1所述的方法,其特征在于,进一步包括输出差错校正码元,所述差错校正码元特定于所述编码数据。
3.如权利要求2所述的方法,其特征在于,所述差错校正码元包括用于所述编码数据的校验和。
4.如权利要求2所述的方法,其特征在于,所述差错校正码元包括用于所述编码数据的循环冗余校验(CRC)码元或所述编码数据的各个位的XOR和。
5.如权利要求1所述的方法,其特征在于,所述多个代码字中的每一个包括最多连续6位相同值。
6.如权利要求1所述的方法,其特征在于,进一步包括生成包括所述多个n+2位代码字的有效的代码字的表,以及输出所述有效的代码字的表。
7.一种编码系统,包括:
逻辑机;以及
被配置成存储指令的存储机,所述指令可由所述逻辑机执行来:
生成多个代码字,所述多个n+2位代码字中的每一个具有离彼此2或更大的汉明距离;以及
将所述多个n+2位代码字中的每一个映射到一对应的源码元。
8.如权利要求7所述的系统,其特征在于,所述指令进一步可执行来将差错校正码元传送到计算设备,所述差错校正码元特定于所述编码数据。
9.如权利要求7所述的系统,其特征在于,所述多个代码字中的每一个包括10位,所述对应的源码元中的每一个包括8位。
10.如权利要求7所述的系统,其特征在于,所述多个代码字包括256个数据码和14个控制码。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/773,329 | 2013-02-21 | ||
US13/773,329 US9455745B2 (en) | 2013-02-21 | 2013-02-21 | Encoding with integrated error-detection |
PCT/US2014/016655 WO2014130380A1 (en) | 2013-02-21 | 2014-02-17 | Encoding of error detecting rll codes |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105144588A true CN105144588A (zh) | 2015-12-09 |
CN105144588B CN105144588B (zh) | 2019-03-29 |
Family
ID=50239972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480009894.9A Active CN105144588B (zh) | 2013-02-21 | 2014-02-17 | 差错检测rll码的编码 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9455745B2 (zh) |
EP (1) | EP2959590A1 (zh) |
CN (1) | CN105144588B (zh) |
WO (1) | WO2014130380A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9430324B2 (en) * | 2013-05-24 | 2016-08-30 | Rambus Inc. | Memory repair method and apparatus based on error code tracking |
US20140365230A1 (en) * | 2013-06-11 | 2014-12-11 | Thomson Licensing | Method and apparatus for maximizing a limited set of identifiers for audio watermarking |
US20150095747A1 (en) * | 2013-09-30 | 2015-04-02 | Itzhak Tamo | Method for data recovery |
US9270415B2 (en) * | 2014-02-03 | 2016-02-23 | Valens Semiconductor Ltd. | Encoding payloads according to data types while maintaining running disparity |
US9354970B2 (en) * | 2014-03-31 | 2016-05-31 | Advanced Micro Devices, Inc. | Method and apparatus for encoding erroneous data in an error correction code protected memory |
US9886342B2 (en) | 2015-10-28 | 2018-02-06 | Sandisk Technologies Llc | Storage device operations based on bit error rate (BER) estimate |
US10110343B2 (en) * | 2016-06-29 | 2018-10-23 | Mapper Lithography Ip B.V. | Method and encoding device for encoding a sequence of m-bit pattern words and outputting a frame comprising corresponding n-bit symbols |
US9887707B2 (en) * | 2016-06-30 | 2018-02-06 | Mapper Lithography Ip B.V. | Method and device for generating a decoded and synchronized output |
US11258539B2 (en) * | 2020-05-06 | 2022-02-22 | Intel Corporation | Technologies for performing encoding of data symbols for column read operations |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6425107B1 (en) * | 1997-01-30 | 2002-07-23 | Fujitsu Network Communications, Inc. | Data encoder/decoder for a high speed serial link |
US20070260965A1 (en) * | 2006-03-09 | 2007-11-08 | Schmidt Brian K | Error detection in physical interfaces for point-to-point communications between integrated circuits |
CN101796731A (zh) * | 2007-08-09 | 2010-08-04 | 国际商业机器公司 | 在存储系统中更新卷积编码数据 |
US20120060070A1 (en) * | 2010-09-07 | 2012-03-08 | Defense Photonics Group, Inc. | Modulation - forward error correction (mfec) codes and methods of constructing and utilizing the same |
CN102938682A (zh) * | 2005-03-10 | 2013-02-20 | 高通股份有限公司 | 用于提供线性擦除码的方法和装置 |
CN103238139A (zh) * | 2010-12-01 | 2013-08-07 | 国际商业机器公司 | 解码包含集成的数据和信头保护的编码数据 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7023833B1 (en) * | 1999-09-10 | 2006-04-04 | Pulse-Link, Inc. | Baseband wireless network for isochronous communication |
EP1351462A1 (en) | 2002-03-29 | 2003-10-08 | MystiCom, Ltd. | Error Correcting 8B/10B Transmission System |
US7076724B2 (en) | 2002-06-25 | 2006-07-11 | Lockheed Martin Corporation | System and method for forward error correction |
JP4748227B2 (ja) * | 2009-02-10 | 2011-08-17 | ソニー株式会社 | データ変調装置とその方法 |
-
2013
- 2013-02-21 US US13/773,329 patent/US9455745B2/en active Active
-
2014
- 2014-02-17 WO PCT/US2014/016655 patent/WO2014130380A1/en active Application Filing
- 2014-02-17 EP EP14709024.5A patent/EP2959590A1/en not_active Withdrawn
- 2014-02-17 CN CN201480009894.9A patent/CN105144588B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6425107B1 (en) * | 1997-01-30 | 2002-07-23 | Fujitsu Network Communications, Inc. | Data encoder/decoder for a high speed serial link |
CN102938682A (zh) * | 2005-03-10 | 2013-02-20 | 高通股份有限公司 | 用于提供线性擦除码的方法和装置 |
US20070260965A1 (en) * | 2006-03-09 | 2007-11-08 | Schmidt Brian K | Error detection in physical interfaces for point-to-point communications between integrated circuits |
CN101796731A (zh) * | 2007-08-09 | 2010-08-04 | 国际商业机器公司 | 在存储系统中更新卷积编码数据 |
US20120060070A1 (en) * | 2010-09-07 | 2012-03-08 | Defense Photonics Group, Inc. | Modulation - forward error correction (mfec) codes and methods of constructing and utilizing the same |
CN103238139A (zh) * | 2010-12-01 | 2013-08-07 | 国际商业机器公司 | 解码包含集成的数据和信头保护的编码数据 |
Also Published As
Publication number | Publication date |
---|---|
US9455745B2 (en) | 2016-09-27 |
US20140237316A1 (en) | 2014-08-21 |
WO2014130380A1 (en) | 2014-08-28 |
CN105144588B (zh) | 2019-03-29 |
EP2959590A1 (en) | 2015-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105144588A (zh) | 差错检测rll码的编码 | |
US9083576B1 (en) | Methods and systems for error detection and correction using vector signal prediction | |
CN110119643A (zh) | 二维码生成方法及装置、二维码识别方法及装置 | |
US10348334B2 (en) | Reducing a decoding error floor by post-processing codewords encoded by binary symmetry-invariant product codes | |
JP2022529275A (ja) | 色空間スキームに基づく伝送媒体に沿った符号化されたデータの送信 | |
JP2018510570A5 (zh) | ||
TW201018095A (en) | Overcoming LDPC trapping sets by decoder reset | |
CN107005346A (zh) | 码元转变时钟转码的检错常数 | |
CN202663412U (zh) | 发送设备、接收设备、以及传输系统 | |
CN108370252A (zh) | 对乘积码诊断的后解码错误检查 | |
CN114448563A (zh) | 语义编码传输方法及电子设备 | |
US20170054455A1 (en) | Coding schemes including alternative codings for a single code construct | |
US20170324512A1 (en) | FEC Decoding Apparatus and Method | |
JP2016515787A5 (zh) | ||
US10224967B2 (en) | Protecting in-memory immutable objects through hybrid hardware/software-based memory fault tolerance | |
US9148173B2 (en) | Distributed reed-solomon codes for simple multiple access networks | |
US8261156B2 (en) | Methods and apparatuses for correcting errors in data streams | |
JP5223629B2 (ja) | 記憶装置及び記憶システム | |
EP3602846B1 (en) | Binary phase shift keying sound modulation | |
CN110515575B (zh) | 用于对一个子网内的计算机进行交互的装置和方法 | |
CN110365858B (zh) | 信息传输方法、装置、设备、系统及存储介质 | |
KR20120068073A (ko) | 비디오 스트림 송수신 방법 및 장치 | |
CN114189554B (zh) | 信息交互方法、装置及可读存储介质 | |
US20140359390A1 (en) | Encoding Techniques Using Multiple Coding Strengths within a Single LDPC Code Word | |
US20090150727A1 (en) | Data transmission method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |