CN105098522A - 带内置式瞬态电压抑制的接口 - Google Patents

Abstract

本发明提出了一种用于保护电子设备不受外部过电应力、电磁干扰和静电放电影响的接口。该接口耦合到具有电路的印刷电路板上。接口设备包括多个导电线路，用于接通印刷电路板上的电路，其中每个导电线路都有不同的电势；接口中连接到导电线路的保护元件，会在导电线路上发生过电应力时，分流过电应力/电磁干扰/静电放电的能量。

Description

带内置式瞬态电压抑制的接口

技术领域

本发明是关于防止接口设备或连接器中的过电应力（EOS）、电磁干扰（EMI）和静电放电（ESD）。

背景技术

电子设备的故障可能由各种原因引起，例如高温、高电流和/或电压、机械冲击、压力或碰撞等。电子设备和电路暴露于瞬态电压或电流下，会发生各种有害情况，例如电气通信时发生过电应力（EOS）、电磁干扰（EMI）和静电放电（ESD）、浪涌以及尖峰等。一般来说，电子设备所具有的保护和EOS/EMI/ESD处理能力有限，因此发生这些有害情况时设备易受损坏。当发生上述有害情况时，会在电子设备的输入端产生很高的电流和/或电压。输入端处电流和/或电压的迅速变化，会导致电子设备发生故障。

一个电子设备通常包括至少一个专为满足电子设备功能要求的电路。制造电子设备的传统工艺从指定电气要求的技术规范开始，例如输入/输出信号、电源要求等，以实现电子设备的功能要求。规范还包括电子设备必须满足的物理参数，例如尺寸、重量、防潮性、温度范围、热量输出、振动公差等。以规范为基础设计电路，其中选取单独的电路元件执行电路中的每个功能，确定并示意性地表示实现整体功能的零件的互联互通。此后，物理布局通常以设计电路的印刷电路板（PCB）布局的形式形成，并制备PCB。

选取的电路元件通常包括执行电路每项功能的操作元件，以及操作元件周围所使用的保护元件，保护电路不受上述EOS/EMI/ESD等有害情况的影响。操作元件通常包括半导体、晶体管、二极管等有源元件，以及电阻器、电容器等被动元件。保护元件通常包括瞬态电压抑制（TVS）二极管、齐纳二极管、肖特基二极管、变容二极管、钳位器等。另外，还可以使用具有多个这种二极管的半导体封装。

PCB必须同时容纳操作元件和保护元件。然而，具有尺寸限制的电子设备对于PCB尺寸有一定约束，因此要减小电路元件的PCB面积。这会导致较薄的导电通道以及不适当排布的电路元件，从而使寄生阻抗升高，并且使导电通道的路由设计非常困难，电路的设计和布局极其耗时。在发生EOS时，寄生阻抗引起PCB上操作元件和保护元件的错误功能，从而导致电子设备故障。

另外，保护元件的要求还与导电通道的数量有关。因此，导电通道的数量增多时，PCB上所需的保护元件数量也要增多，因此必须使用较大的PCB。PCB上增多的保护元件，以及保护元件必须使用较大的PCB，导致PCB的制造成本升高，电子设备的总成本升高。

因此，为了保护电子设备和电路，必须解决上述关于使用保护元件带来的不利条件。

使用接口，在多个电子设备和电路之间形成电连接。接口通常包括连接PCB的连接器，电路安装在PCB上。接口通常分为“公”接口和“母”接口，连接起来以实现电子设备之间的通信。在通信过程中，电子设备已受到发生各种有害情况产生的瞬态电压或电流的影响，包括EOS、EMI、ESD、浪涌和尖峰等。当电子设备端口加载过量电压或电流时，常会发生EOS/EMI/ESD。EOS/EMI/ESD可能由于各种原因引起，例如当PCB通电时，错误连接接口，导致接口中两个或多个引脚之间短路，不正确的电源或方向等导致电压/电流浪涌。端口处过量的电压导致电子设备故障。为了保护电子设备不受这些有害情况的影响，TVS二极管、齐纳二极管、变容二极管、钳位器等保护元件用在这些设备的电路中，消耗过量瞬态电压/电流产生的EOS/EMI/ESD能量。另外，还可以使用含有多个这样二极管的半导体封装。

参见图1，表示一种连接PCB的传统接口配置，保护元件安装在PCB上。依据图1所示的实施例，传统接口包括第一接口为公接口11，第二接口为母接口12，母接口12与PCB14相连。公接口11与另一个PCB直接相连或通过一个连接电线与另一个PCB相连。还可选择，公接口11包含在数据线中。

母接口12通常包括多个导电线路/通道，当母接口12与PCB14相连时，多个导电线路/通道也连接到PCB14中相应的导电线路/通道上。导电通道还连接到PCB14上电路16的操作元件上。与之类似，公接口11通常包括多个导电线路/通道连接到PCB中相应的导电线路/通道上，PCB与公接口11相连。另外，当接口设备11和12相连，在单独的PCB上电路之间形成电连接时，母接口12的导电线路与公接口11相应的导电线路接通。接口中的导电线路通常包括数据、电源和接地线。

依据图1所示的实施例，接口12包括第一导电线路20和第二导电线路22，其中当接口12与PCB14相连时，第一导电线路20连接到相应的第一导电通道24，第二导电线路22连接到PCB14上相应的第二导电通道26。接口12包括额外的导电线路21a-21n，PCB包括相应的导电通道25a-25n。导电通道24、25a-25n和26使数据和电源传输到PCB14上电路16的操作元件上。

依据图1所示的实施例，第一导电通道24的电势高于第二导电通道26，其中第一导电通道24为电源通道，第二导电通道26为接地通道。通常情况下，每个导电通道都有不同的电势。在PCB14的第一导电通道/电源通道24和第二导电通道/接地通道26之间使用保护元件18。在导电通道25a-25n和第二导电通道26之间分别使用类似的保护元件19a-19n。保护元件18和19a-19n在它们各自的线路和接地通道26之间断开连接。此外，根据每个电子设备的EOS/EMI/ESD规范，需要使用更加复杂的保护元件/设备。而且PCB的每个导电通道的EOS/EMI/ESD保护规范也可能不同，每个通道都需要各自不同的保护元件。

参见图2，表示在图1所示的PCB上的线路/通道中发生EOS/EMI/ESD。在发生EOS/EMI/ESD时，破坏性的EOS/EMI/ESD能量30通过接口12进入PCB中。使得流经第一导电线路的电流Ip突然增大。该瞬态尖峰电流流入连接到第一导电线路上的第一导电通道24，从而导致破坏性的感应电压、无法承受的电流密度、连接到第一导电通道24的电路16的操作元件过热。该尖峰电流还会引起电子设备的热损伤。

在第一导电通道24和第二导电通道26之间耦合的保护元件18通过提供一个穿过它本身到第二导电通道26的通路，将第一导电通道24上过量的电流导入接地端。节点1-2-3-4-5-6定义的通路表示发生EOS/EMI/ESD时电流的流动方向。

然而，图1和图2所示的配置也有许多不足。主要的不足在于，该结构将寄生阻抗Z1和Z2置于PCB14上的导电通道上，减弱了保护元件的性能。寄生阻抗Z1和Z2的确定取决于PCB14上导电通道24和26的长度、宽度、厚度和材料。阻抗Z1穿过节点2-3定义的通路，阻抗Z2穿过节点3-4-5定义的通路。通常情况下，虽然金属通道的寄生阻抗是通过电阻、电感和电容建立，但是电阻和电感对于保护元件18和19a-19n的运行影响很大。

参见图3，用图形表示寄生阻抗对图1所示的PCB上保护元件运行的不良影响。图3表示发生EOS/EMI/ESD时，用电流波形和电压波形表示电流和电压值的升高。当发生EOS/EMI/ESD，破坏性的EOS/EMI/ESD能量进入第一导电通道24时，寄生阻抗Z1和Z2会在节点1-2-3-4-5-6定义的电流分流通路上形成不必要的电压降，导致保护元件18的钳位电压TVS_Clamp增大。第一导电通道24的电压用VIN表示，在EOS/EMI/ESD时流经电路的电流用Ip表示。通常情况下，保护元件18通过将电压等级TVS_Clamp维持在低于电路16操作元件的击穿电压等级IC_BV，来保护电路的操作元件。保护元件18防止电压幅度超过它们的钳位电压等级TVS_Clamp，钳位电压必须低于操作元件的击穿电压。

然而，寄生阻抗Z1和Z2使钳位电压TVS_Clamp过冲。根据下式计算电压等级Vp的升高：Vp≈Ip×(Z1+Z2)。

理想情况是，在正常工作情况下，通过保护元件18必须将过冲VIN限制到钳位电压TVS_Clamp以下。然而，寄生阻抗Z1和Z2的增大会使电压VIN超过电子设备的击穿电压IC_BV，从而导致电路16的操作元件发生不可修复的故障。

发明内容

本发明的目标旨在改善以下原有技术中的一个或多个问题，或至少提出一种有效的可选方案：

本发明的一个目标在于提供更强的保护性能，以消除EOS/EMI/ESD等有害情况。

本发明的一个目标在于提供能方便使用紧凑PCB的接口。

本发明的一个目标在于提供一种高性价比的接口。

本发明的一个目标在于提供一种有利于降低电子设备维护成本的接口。

依据本发明，提出了至少含有一部分EOS/EMI/ESD保护装置的接口，该接口适合可拆卸地连接到要保护的电子设备上。

通常情况下，接口包括至少一个第一连接器，用于连接一个与电子设备有关的第二连接器。

一般来说，连接器为公/母型连接器。

一般来说，接口从下列组中自由选择，包括：通用串行总线（USB）接口、高清多媒体接口（HDMI）接口、显示端口（DP）接口、IEEE1394接口、视频图像阵列（VGA）接口以及数字视频接口（DVI）接口等。

通常情况下，USB接口从下列组中自由选择，包括：微型USB接口、迷你USB接口以及标准USB接口。

通常情况下，ESO/EMI/ESD保护装置含有至少一个从下列组中选择的元件，包括：TVS二极管、齐纳二极管、变容二极管、雪崩二极管以及钳位器等。

另外，ESO/EMI/ESD保护装置含有至少一个从下列组中选择的元件，包括：TVS二极管、齐纳二极管、变容二极管、雪崩二极管以及钳位器等。

通常情况下，该接口包括多个导电通道，EOS/EMI/ESD保护装置电连接到至少两个导电通道上。

阅读以下说明并参照附图之后，本发明的其他目标和优势将更加显而易见，说明及附图并不用于局限本发明的范围。

附图说明

图1为现有技术中与安装了保护元件的PCB相结合的传统接口的配置；

图2为在图1所示的PCB上的线路/通道中发生EOS/EMI/ESD的情况示意图；

图3用图形表示寄生阻抗对图1所示的PCB上的保护元件操作的不良效果；

图4为本发明的一个实施例，其中含有EOS/EMI/ESD保护装置的接口；

图5表示与PCB相连的图4所示接口；

图6表示在图4所示的EOS/EMI/ESD保护装置中的线路/通道中，发生EOS/EMI/ESD的情况示意图；以及

图7用图形表示发生EOS/EMI/ESD情况时的电流和电压，以及发生EOS/EMI/ESD情况时图4所示接口的钳位。

具体实施方式

以下结合附图，通过详细说明较佳的具体实施例，对本发明做进一步阐述。

文中所用的术语仅用于说明特定实施例，并不用于局限。除非特别说明，否则文中所用的单数形式“一个”、“一种”和“那种”也可以包括复数形式。术语“包括”、“包含”和“具有”是包含在内的，因此要具体指明具体的特征、整体、操作、成分和/或零件，但不排除添加一个或多个其他征、整体、操作、成分、零件和/或组件。除非特别声明有性能要求，否则文中所述的方法步骤、流程和操作不是必须用于所述性能要求的。还应明确，本发明也可以采用额外或可选工艺。

当一个元件或层被称为“在……上”、“安装到”、“连接到”或“耦合到”另一个元件或层上时，是指直接在……上、安装、连接或耦合到其他元件或层上，或者存在中间元件或层。与之相反，当一个元件被称为“直接在……上”、“直接安装到”、“直接连接到”或“直接耦合到”另一个元件或层上时，没有其他中间元件或层。描述元件之间关系的其他词语应以一种类似的方式解释（例如，“之间”与“紧挨着”，“附近”与“紧邻”等）。文中所用的术语“和/或”包括一个或多个相关名目的任意和全体组合。

虽然文中所用的词语第一、第二、第三等表示各个元件、零件、区域、层和/或部分，但是这些元件、零件、区域、层和/或部分不仅限于这些词语。所用词语仅用于区分元件、零件、区域、层和/或部分与另一个区域、层或部分。除非特别声明，否则文中所用的“第一”、“第二”等词语及其他数词并非指一个序列或顺序。因此，在不偏离实施例意图的前提下，下文中的第一元件、零件、区域、层或部分也可以认为是第二元件、零件、区域、层或部分。

文中所用的表述“至少”或“至少一个”是指使用一个或多个元件或组件，就像本发明的实施例中所用的那样，实现一个或多个所需目标或结果。

本发明中所述的“过电应力（EOS）、电磁干扰（EMI）和静电放电（ESD）”是指当电子设备和/或电路承受超过正常操作参数的电压和/或电流的情况。该定义不仅在本领域中使用。

参见图4和图5，依据本发明的一个实施例，分别表示一个具有EOS/EMI/ESD保护装置的接口，以及一个与PCB相连的接口。依据图4和图5所示的实施例，该接口包括第一接口100为公接口，第二接口102为母接口。然而由于接口100和102可以分别连接在可互换的配套结构中，因此接口100和102的配套结构并不局限于上述结构。母接口102还耦合到PCB110上。公接口100直接或通过连接线耦合到另一个PCB上。还可选择，公接口100包含在数据线中。通常将接口100和102焊接到各自的PCB上。接口100和102包括，但不局限于USB接口、HDMI接口、DP接口、IEEE1394接口（苹果公司开发的串行标准，中文译名为火线接口）等。此外，USB接口包括微型USB接口、迷你USB接口以及标准USB接口；DP接口包括视频电子标准协会（VESA）指定的所有接口。接口100和102通常是连接器。

母接口102通常包括多个导电线路/通道，当母接口102耦合到PCB110时，多个导电线路/通道连接到PCB110中相应的导电线路/通道上。导电通道还连接到PCB110上电路112的操作元件上。与之类似，公接口设备100通常包括多个导电线路/通道连接到PCB中相应的导电线路/通道上，PCB与公接口设备100相连。另外，当接口设备100和102相连，在单独的PCB上电路之间形成电连接时，母接口102的导电线路与公接口100相应的导电线路接通。接口中的导电线路通常包括数据、电源和接地线。

依据图4和图5所示的实施例，本发明所述的接口102包括第一导电线路104和第二导电线路106以及额外导电线路105a-105n。当接口102耦合到PCB110时，第一导电线路104连接到PCB110上相应的第一导电通道114，第二导电线路106连接到相应的第二导电通道116上。PCB包括相应的额外导电通道115a-115n。导电通道114、115a-115n和116使数据和电源传输到PCB110上电路112的操作元件上。

另外，本发明所述的接口102包括一个EOS/EMI/ESD保护装置，其中保护元件108（通常是TVS器件）耦合在第一导电线路104和第二导电线路106之间。与之类似，保护元件109a-109n分别耦合在额外的导电线路105a-105n和第二导电线路106之间。保护元件108和109a-109n包括但不局限于TVS二极管、齐纳二极管、肖特基二极管、变容二极管、雪崩二极管和钳位器。构成EOS/EMI/ESD保护装置的保护元件108和109a-109n为内置式，因此接口102使得不必再像原有技术那样，在PCB上安装保护元件。

依据图4和图5所示的实施例，第一导电线路104的电势高于第二导电线路106，其中第一导电线路104为电源线，第二导电线路106为接地线。因此，保护元件108电耦合在第一导电线路/电源线104和第二导电线路/接地线106之间。通常情况下，每个导电线路都具有不同的电势。

在EOS/EMI/ESD发生的情况下，当第一导电线路104和第二导电线路106的电势超过预定值时，保护元件108会为瞬态电流提供一个低阻抗通路，从而保护PCB110上电路112的操作元件。接口102中保护元件108的连接，与原有技术相比，可使用紧凑的、尺寸更小的PCB110，从而有利于轻松、高效地接通PCB110上电路112的操作元件。

参见图6，表示在图4所示的EOS/EMI/ESD保护装置的线路/通道中发生EOS/EMI/ESD情况。发生EOS/EMI/ESD时，在第一导电线路104上的节点7处存在瞬态电压120，使得流经第一导电线路104的电流Ip显著增大。耦合在第一导电线路104和第二导电线路106之间的保护元件108，通过穿过它本身到第二导电线路106的通路，将多余的电流从第一导电线路104转移到接地端，而不会使过量的电流流至PCB110。节点7-8-9-10定义的通路表示发生EOS/EMI/ESD时，流经保护元件108的电流。多余的电流从进口102本身，通过保护元件108流回，从而防止多余电流流向PCB110。另外，在EOS/EMI/ESD情况下，传导过量电流时，寄生阻抗对保护元件108的影响最小。与PCB110的导电通道有关的寄生阻抗，如果有的话，也不会影响保护元件108的功能。

参见图7，用图形表示发生EOS/EMI/ESD情况时的电流和电压，以及发生EOS/EMI/ESD情况时图6所示接口形成的钳位。Ip表示发生EOS/EMI/ESD时形成的浪涌电流。钳位电压TVS_Clamp小于电路112的操作元件的击穿电压IC_BV。根据系统要求，即电路112操作元件的电流和电压规范，选择保护元件108和109a-109n。由于寄生阻抗的最小化，使得没有过冲电压，因此电路112的操作元件上的电压低于保护元件108的钳位电压。

因此，本发明所述的含有保护元件的接口耦合到PCB上时，通过保护元件将过量电压/电流转移出接口本身，防止过量电流流向PCB，从而有效地保护了安装在PCB上的元件。另外，接口中保护元件的位置可有效缩小PCB的尺寸，降低了研发PCB的成本，从而进一步降低了电子设备的整体成本。另外，在任意保护元件中，因EOS/EMI/ESD引起的任何击穿，只需更换接口，维护相同的PCB，从而降低了电子设备的维护成本。

通过本发明所述的接口实现的工艺的先进性包括：提供更强的保护性能，防止发生EOS/EMI/ESD有害情况；便于在接口设备中使用保护元件；在发生EOS/EMI/ESD时为电子设备提供保护；便于使用紧凑的PCB；并且提供一个经济型接口。

典型实施例的上述说明充分展示了实施例的普适性，利用现有知识，这些典型实施例可轻松更改和/或适用于不同的应用，无需背离普遍概念，因此这些适应和修正应认为并且旨在理解为属于上述实施例等效的意义和范围内。应理解文中所用的措辞或术语仅用于解释说明，不用于局限。因此，虽然根据较佳实施例，本发明提出了各种实施例，但是本领域的技术人员应明确文中的实施例进行修正后，仍属于本发明上述实施例的意义和范围内。

Claims (8)

1.一种接口，至少包含一部分过电应力/电磁干扰/静电放电的保护装置，其特征在于，所述的接口适用于可拆卸地耦合到电子设备上，提供保护。

2.根据权利要求1所述的接口，其特征在于，所述的接口包括至少一个第一连接器，用于装配一个第二连接器，所述的第二连接器与电子设备相连。

3.根据权利要求2所述的接口，其特征在于，所述的连接器为公/母型连接器。

4.根据权利要求1所述的接口，其特征在于，所述的接口从下列组中自由选择，包括：通用串行总线接口、高清多媒体接口、显示端口接口、IEEE1394接口、视频图像阵列接口和数字视频接口，以及用于数据接口、电池充电、活动式功能、在移动电话或手持电子设备中对接应用的所有各种连接器。

5.根据权利要求4所述的接口，其特征在于，所述的通用串行总线接口包括微型通用串行总线接口、迷你通用串行总线接口以及标准通用串行总线接口；所述的显示端口接口包括视频电子标准协会指定的所有接口。

6.根据权利要求1所述的接口，其特征在于，所述的过电应力/电磁干扰/静电放电的保护装置包括至少一个从下列组中自由选择的元件，包括瞬态电压抑制二极管、齐纳二极管、变容二极管、雪崩二极管和钳位器等。

7.根据权利要求1所述的接口，其特征在于，所述的过电应力/电磁干扰/静电放电的保护装置包括至少一部分从下列组中自由选择的元件，包括瞬态电压抑制二极管、齐纳二极管、变容二极管、雪崩二极管和钳位器等。

8.根据权利要求1所述的接口，其特征在于，所述的接口包括多个导电通道，所述的过电应力/电磁干扰/静电放电的保护装置电耦合到至少两个导电通道上。