CN105097852A - 一种半导体器件的制造方法和半导体器件 - Google Patents

一种半导体器件的制造方法和半导体器件 Download PDF

Info

Publication number
CN105097852A
CN105097852A CN201410190712.4A CN201410190712A CN105097852A CN 105097852 A CN105097852 A CN 105097852A CN 201410190712 A CN201410190712 A CN 201410190712A CN 105097852 A CN105097852 A CN 105097852A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor substrate
base plate
assisting base
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410190712.4A
Other languages
English (en)
Inventor
冯霞
黄河
刘煊杰
张海芳
吴秉寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410190712.4A priority Critical patent/CN105097852A/zh
Publication of CN105097852A publication Critical patent/CN105097852A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种半导体器件的制造方法和半导体器件，涉及半导体技术领域。本发明的半导体器件的制造方法，通过采用无机键合部件替代有机材料将半导体衬底与辅助基板键合，可以避免在后续的CVD工艺中出现气体释放的问题，从而避免对CVD膜层的生长造成干扰以及CVD膜层剥离现象的发生，因此，可以提高半导体器件的良率。本发明的半导体器件，相对于现有技术具有更高的良率。

Description

一种半导体器件的制造方法和半导体器件
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和半导体器件。
背景技术
在半导体技术领域中，CMOS图像传感器(CMOSImageSensor；CIS)的TSV(硅通孔)封装解决方案在封装厂内已得到工艺支持，这种使用TSV工艺的CIS的晶圆级芯片规模封装(WaferLevelChipScalePackaging，简称WLCSP)，相对于传统的COB(chipOnboard)封装，具有成本及尺寸上的优势。并且，TSV工艺本身还在继续往前发展，包括中TSV工艺，后TSV工艺用于WLCSP，以及TSV的尺寸继续缩小以满足高端CIS产品的要求(接TSV的PAD继续缩小)。
现有技术中的一种通过TSV技术封装的半导体器件的结构如图1所示，该半导体器件包括半导体衬底100以及位于半导体衬底100上的CMOS图像传感器，还包括辅助基板200以及硅通孔401，其中，半导体衬底100与辅助基板200之间在非透光区通过有机键合部件300键合。其中，CMOS图像传感器位于透光区(该透光区形成空腔)，主要包括彩色滤色膜(colorfilter)和微透镜(microlens)。辅助基板200可以为玻璃或其他合适的材料(例如塑料等)。
在制备上述半导体器件的过程中，在对CIS进行WLCSP时，因TSV(连接正面PAD与背面封装凸点需要)与过孔(Via)的深度(通常<300um)相关，因此，需要将半导体衬底(也称硅片)100从背面减薄至<300um。在减薄处理过程中，由辅助基板200承担支撑作用。
辅助基板(例如玻璃)200在与半导体衬底100通过有机键合部件300键合(bonding)后，需要承担后续所有的与TSV制备相关的制程，包括研磨(grinding)、隔离(Isolation)等制程。因此，在半导体器件的制造过程(主要指封装过程)中，对键合(bonding)的要求非常高，需要关注的因素包括：有机键合部件300的均一性(Uniformity)，键合引入的硅片应力(waferstress)等，以及有机键合部件(Glue)300的材料对后续制程的影响，特别是对小尺寸TSV要用到的比如CVD制程的影响等。本专利申请的发明人发现，由于有机键合部件300是一种有机材料，其在后续的CVD工艺中，在CVD的工艺温度下会出现气体释放(outgasing)的问题，将干扰CVD膜层的生长，甚至导致出现膜层剥离(peeling)的问题，因而会严重影响半导体器件的良率。
由上述可知，在现有的该半导体器件的制造方法中，由于半导体衬底100与辅助基板200之间通过有机键合部件300键合，往往导致在后续的CVD工艺中出现气体释放(outgasing)的问题，干扰CVD膜层的生长，甚至导致出现CVD膜层剥离(peeling)的问题，会严重影响半导体器件的良率。因此，为解决这一技术问题，有必要提出一种新的半导体器件的制造方法。
发明内容
针对现有技术的不足，本发明提出一种新的半导体器件的制造方法和半导体器件，该半导体器件的制造方法，可以避免在CVD工艺中出现气体释放问题，从而提高半导体器件的良率。该半导体器件使用该方法制得，相对现有技术具有更高的良率。
本发明实施例一提供一种半导体器件的制造方法，包括：
步骤S101：提供在第一表面一侧形成有元器件的半导体衬底以及与所述半导体衬底相匹配的辅助基板；
步骤S102：在所述辅助基板上形成与所述半导体衬底的非器件区相对应的无机键合部件；
步骤S103：通过所述无机键合部件将所述辅助基板与所述半导体衬底的所述第一表面键合。
可选地，所述步骤S102包括：
步骤S1021：通过CVD工艺在所述辅助基板上形成氧化硅薄膜；
步骤S1022：在所述氧化硅薄膜上形成掩膜，其中所述掩膜覆盖所述辅助基板的与所述半导体衬底的非器件区相对应的区域；
步骤S1023：通过刻蚀去除所述氧化硅薄膜未被所述掩膜覆盖的区域以形成无机键合部件，去除所述掩膜。
可选地，在所述步骤S1021中，形成所述氧化硅薄膜的方法包括：使用低压化学气相沉积法在所述辅助基板上沉积低温氧化物层。
可选地，所述无机键合部件的材料包括氧化硅。
可选地，在所述步骤S101中，所述元器件包括CMOS图像传感器，其中，所述CMOS图像传感器包括设置于所述半导体衬底上的彩色滤色膜以及设置于所述彩色滤色膜之上的微透镜。
可选地，所述辅助基板的材料包括玻璃。
可选地，在所述步骤S102与所述步骤S103之间还包括步骤S1023：对所述半导体衬底进行清洗。
可选地，所述步骤S1023包括：用去离子水对所述半导体衬底进行清洗，在氮气环境下对所述半导体衬底作快速旋干。
可选地，在所述步骤S103之后还包括步骤S104：从与所述第一表面相对的表面对所述半导体衬底进行减薄处理。
可选地，在所述步骤S104之后还包括步骤S105：形成贯穿所述半导体衬底的硅通孔(401)。
本发明实施例二提供一种半导体器件，包括半导体衬底以及形成于所述半导体衬底上的元器件，还包括与所述半导体衬底相匹配的辅助基板；其中，所述辅助基板与所述半导体衬底通过设置于它们之间的无机键合部件键合在一起。
可选地，所述无机键合部件的材料包括氧化硅。
可选地，所述元器件包括CMOS图像传感器，其中，所述CMOS图像传感器包括设置于所述半导体衬底上的彩色滤色膜以及设置于所述彩色滤色膜之上的微透镜。
可选地，所述辅助基板的材料包括玻璃。
可选地，所述半导体器件还包括贯穿所述半导体衬底的硅通孔。
本发明的半导体器件的制造方法，通过采用无机键合部件替代有机材料将半导体衬底与辅助基板键合，可以避免在后续的CVD工艺中出现气体释放的问题，从而避免对CVD膜层的生长造成干扰以及CVD膜层剥离现象的发生，因此，可以提高半导体器件的良率。本发明的半导体器件，相对于现有技术具有更高的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术中的一种半导体器件的结构的剖视图；
图2A至2E为本发明实施例一的一种半导体器件的制造方法相关步骤的剖视图；
图3A至3C为本发明实施例一的一种半导体器件的制造方法中形成无机键合部件的相关步骤的剖视图；
图4为本发明实施例一的一种半导体器件的制造方法的流程图；
图5为本发明实施例二的一种半导体器件的结构的剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图2A至图2E、图3A至图3C以及图4来描述本发明实施例的半导体器件的制造方法。其中，图2A至2E为本发明实施例的一种半导体器件的制造方法相关步骤的剖视图；图3A至3C为本发明实施例的一种半导体器件的制造方法中形成无机键合部件的相关步骤的剖视图；图4为本发明实施例的一种半导体器件的制造方法的流程图。
示例性地，本实施例的半导体器件的制造方法，包括如下步骤：
步骤A1：提供在第一表面一侧形成有元器件的半导体衬底100以及与所述半导体衬底100相匹配的辅助基板200，如图2A所示。
其中，辅助基板200与所述半导体衬底100相匹配，是指辅助基板200的形状、大小等与半导体衬底100相匹配，可以与半导体衬底100进行键合。
在本实施例中，半导体衬底100上设置的元器件，是通过CMOS标准工艺制备的器件。示例性地，该元器件为CMOS图像传感器，包括设置于半导体衬底100上的彩色滤色膜(colorfilter)101和设置于该彩色滤色膜之上的微透镜(microlens)102。其中，辅助基板200的材料可以为玻璃或其他合适的材料，例如塑料。
步骤A2：在辅助基板200上形成与半导体衬底100的非器件区相对应的无机键合部件201，如图2B所示。
具体地，无机键合部件201，是指无机材料形成的键合部件。与半导体衬底100的非器件区相对应，是指当辅助基板200与半导体衬底100键合在一起后，无机键合部件201位于半导体衬底100的非器件区。
其中，无机键合部件201在辅助基板200的表面形成一个类似封闭围墙的结构，如图2B所示(图2B仅示出了一个截面)。
无机键合部件201的材料，可以为氧化硅或其他在CVD工艺中不会发生气体释放(outgasing)问题的无机材料。
参照图3A至3C，本实施例的一种形成无机键合部件201的方法，包括如下步骤：
步骤A21：通过CVD(化学气相沉积法)工艺在辅助基板200上形成氧化硅薄膜2010，如图3A所示。
优选地，形成氧化硅薄膜2010的方法为：使用低压化学气相沉积法(LP-CVD)在辅助基板200上沉积低温氧化物层。
步骤A22：在氧化硅薄膜2010上形成掩膜202，其中所述掩膜202覆盖辅助基板200的与半导体衬底100的非器件区相对应的区域，如图3B所示。
步骤A23：通过刻蚀去除所述氧化硅薄膜2010未被所述掩膜202覆盖的区域，形成无机键合部件201，然后去除所述掩膜202，如图3C所示。
通过步骤A21至A23的方法形成无机键合部件201，有利于精确控制形成的无机键合部件201在辅助基板200上的位置。
步骤A3：通过无机键合部件201将所述辅助基板200键合(也称接合)于半导体衬底100的第一表面(即，形成有元器件的表面，也称正面)上，如图2C所示。
其中，该键合的方法，可以称作氧化物到氧化物熔化键合工艺(OxidetoOxideFusionBonding)。
当半导体衬底100与辅助基板200键合后，元器件位于半导体衬底100、辅助基板200以及无机键合部件201形成的空腔内，如图2C所示。以元器件为CMOS图像传感器为例，CMOS图像传感器位于透光区(该透光区形成空腔)，主要包括彩色滤色膜(colorfilter)101和微透镜(microlens)102。
其中，在进行键合之前，还可以包括对半导体衬底100进行清洗的步骤。示例性地，清洗的方法为：用去离子水对半导体衬底100进行清洗，并在氮气环境下对半导体衬底作快速旋干。
至此，完成了本发明实施例的半导体器件的制造方法的关键步骤的介绍。在步骤A3之后，通常还包括如下步骤：
步骤A4：从与第一表面相对的表面(即，未形成有元器件的表面，也称第二表面或背面)对半导体衬底100进行减薄处理，形成的图形如图2D所示。
在图2D中，虚线框用于示意半导体衬底100的被减薄去除的部分。
其中，在减薄处理的过程中，辅助基板200可以对半导体衬底100提供支撑作用，从而保证减薄处理的良率。
步骤A5：形成贯穿所述半导体衬底的硅通孔(TSV)401以及其他部件，如图2E所示。
其中，TSV401主要用于连接半导体衬底100正面的pad与背面的封装凸点。
本实施例的半导体器件的制造方法，由于半导体衬底100与辅助基板200之间通过无机键合部件300键合，而无机键合部件300本身为无机材料，在后续的CVD工艺中不会出现气体释放(outgasing)的问题，因此，不会干扰CVD膜层的生长，更不会导致CVD膜层剥离(peeling)问题的发生，从而可以提高半导体器件的良率。
图4示出了本发明实施例的一种半导体器件的制造方法的典型流程图，用于简要示出整个制造工艺的流程。具体包括：
步骤S101：提供在第一表面一侧形成有元器件的半导体衬底以及与所述半导体衬底相匹配的辅助基板；
步骤S102：在所述辅助基板上形成与所述半导体衬底的非器件区相对应的无机键合部件；
步骤S103：通过所述无机键合部件将所述辅助基板与所述半导体衬底的所述第一表面键合。
实施例二
本发明实施例提供一种半导体器件，可以采用实施例一所述的方法制得。
如图5所示，本实施例的半导体器件，包括半导体衬底100以及形成于所述半导体衬底上的元器件，还包括与所述半导体衬底100相匹配的辅助基板200。其中，所述辅助基板200与所述半导体衬底100通过设置于它们之间的无机键合部件201键合在一起。
可选地，所述无机键合部件201的材料包括氧化硅。
示例性地，所述元器件包括CMOS图像传感器，其中，所述CMOS图像传感器包括设置于所述半导体衬底上的彩色滤色膜101以及设置于所述彩色滤色膜之上的微透镜102，如图5所示。
示例性地，所述辅助基板200的材料为玻璃或其他合适的材料。
此外，本实施例的半导体器件还可以包括贯穿所述半导体衬底100的硅通孔(TSV)401以及其他部件，如图5所示。其中，TSV401主要用于连接半导体衬底100正面的pad与背面的封装凸点。
关于本实施例的半导体器件，可以参照实施例一的内容，此处不再赘述。
本实施例的半导体器件，由于半导体衬底100与辅助基板200之间通过无机键合部件300键合，而无机键合部件300本身为无机材料，因此在半导体器件的制造过程中，在键合工艺之后的CVD工艺中不会出现气体释放(outgasing)的问题，因此，不会干扰CVD膜层的生长，更不会导致CVD膜层剥离(peeling)问题的发生，从而可以提高半导体器件的良率。也就是说，本实施例的半导体器件，相对于现有技术，具有更高的良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种半导体器件的制造方法，其特征在于，包括：
步骤S101：提供在第一表面一侧形成有元器件的半导体衬底以及与所述半导体衬底相匹配的辅助基板；
步骤S102：在所述辅助基板上形成与所述半导体衬底的非器件区相对应的无机键合部件；
步骤S103：通过所述无机键合部件将所述辅助基板与所述半导体衬底的所述第一表面键合。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：
步骤S1021：通过CVD工艺在所述辅助基板上形成氧化硅薄膜；
步骤S1022：在所述氧化硅薄膜上形成掩膜，其中所述掩膜覆盖所述辅助基板的与所述半导体衬底的非器件区相对应的区域；
步骤S1023：通过刻蚀去除所述氧化硅薄膜未被所述掩膜覆盖的区域以形成无机键合部件，去除所述掩膜。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，在所述步骤S1021中，形成所述氧化硅薄膜的方法包括：使用低压化学气相沉积法在所述辅助基板上沉积低温氧化物层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述无机键合部件的材料包括氧化硅。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述元器件包括CMOS图像传感器，其中，所述CMOS图像传感器包括设置于所述半导体衬底上的彩色滤色膜以及设置于所述彩色滤色膜之上的微透镜。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述辅助基板的材料包括玻璃。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S102与所述步骤S103之间还包括步骤S1023：对所述半导体衬底进行清洗。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述步骤S1023包括：用去离子水对所述半导体衬底进行清洗，在氮气环境下对所述半导体衬底作快速旋干。
9.如权利要求1至8任一项所述的半导体器件的制造方法，其特征在于，在所述步骤S103之后还包括步骤S104：从与所述第一表面相对的表面对所述半导体衬底进行减薄处理。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，在所述步骤S104之后还包括步骤S105：形成贯穿所述半导体衬底的硅通孔。
11.一种半导体器件，其特征在于，包括半导体衬底以及形成于所述半导体衬底上的元器件，还包括与所述半导体衬底相匹配的辅助基板；其中，所述辅助基板与所述半导体衬底通过设置于它们之间的无机键合部件键合在一起。
12.如权利要求11所述的半导体器件，其特征在于，所述无机键合部件的材料包括氧化硅。
13.如权利要求11所述的半导体器件，其特征在于，所述元器件包括CMOS图像传感器，其中，所述CMOS图像传感器包括设置于所述半导体衬底上的彩色滤色膜以及设置于所述彩色滤色膜之上的微透镜。
14.如权利要求11所述的半导体器件，其特征在于，所述辅助基板的材料包括玻璃。
15.如权利要求11所述的半导体器件，其特征在于，所述半导体器件还包括贯穿所述半导体衬底的硅通孔。
CN201410190712.4A 2014-05-07 2014-05-07 一种半导体器件的制造方法和半导体器件 Pending CN105097852A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410190712.4A CN105097852A (zh) 2014-05-07 2014-05-07 一种半导体器件的制造方法和半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410190712.4A CN105097852A (zh) 2014-05-07 2014-05-07 一种半导体器件的制造方法和半导体器件

Publications (1)

Publication Number Publication Date
CN105097852A true CN105097852A (zh) 2015-11-25

Family

ID=54577916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410190712.4A Pending CN105097852A (zh) 2014-05-07 2014-05-07 一种半导体器件的制造方法和半导体器件

Country Status (1)

Country Link
CN (1) CN105097852A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020092991A1 (en) * 2001-01-18 2002-07-18 Yoshihiro Izumi Flat panel image sensor
US20060060288A1 (en) * 2004-09-22 2006-03-23 Canon Kabushiki Kaisha Adhesive and method of manufacturing image display apparatus using the same
US20080116537A1 (en) * 2006-11-17 2008-05-22 Adkisson James W Cmos imager array with recessed dielectric
CN101419976A (zh) * 2007-10-23 2009-04-29 富士胶片株式会社 图像检测器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020092991A1 (en) * 2001-01-18 2002-07-18 Yoshihiro Izumi Flat panel image sensor
US20060060288A1 (en) * 2004-09-22 2006-03-23 Canon Kabushiki Kaisha Adhesive and method of manufacturing image display apparatus using the same
US20080116537A1 (en) * 2006-11-17 2008-05-22 Adkisson James W Cmos imager array with recessed dielectric
CN101419976A (zh) * 2007-10-23 2009-04-29 富士胶片株式会社 图像检测器

Similar Documents

Publication Publication Date Title
CN103617944B (zh) 基于光刻胶的临时键合及去键合的方法
JP2022058584A (ja) ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体
JP4915107B2 (ja) 固体撮像装置および固体撮像装置の製造方法
CN104637968B (zh) 采用深沟槽隔离的图像传感器及其制作方法
US20090275165A1 (en) Process for fabricating a high-integration-density image sensor
US20150155242A1 (en) Integrated semiconductor device and method for fabricating the same
US20190081092A1 (en) Method for fabricating an image sensor
US11177155B2 (en) Direct bond method providing thermal expansion matched devices
WO2017173637A1 (zh) 采用背面深沟槽隔离的背照式图像传感器的制作方法
US20060148129A1 (en) Silicon direct bonding method
CN105513943B (zh) 一种半导体器件的制作方法
US20160093661A1 (en) Image sensor having an embedded color filter and its preparation method
CN108414120A (zh) Si基GaN压力传感器的制备方法
CN105826331A (zh) 采用背照式深沟槽隔离的背照式图像传感器的制作方法
CN105097852A (zh) 一种半导体器件的制造方法和半导体器件
JP2009099875A (ja) 半導体装置の製造方法
CN108598253A (zh) Si基GaN压力传感器的制备方法
CN109659267A (zh) 半导体器件制作方法
CN105448801A (zh) 一种形成浅沟槽隔离的方法
CN108091608B (zh) 浅沟槽隔离的制造方法
CN106298627B (zh) 一种半导体器件的制造方法和电子装置
US9368538B2 (en) Image sensor device and method of manufacturing the same
CN107619019A (zh) 一种mems器件及其制造方法和电子装置
Edelstein et al. Process Integration Aspects of Back Illuminated CMOS Imagers Using Smart StackingTM Technology with Best in Class Direct Bonding
CN102254887B (zh) 半导体器件结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180522

Address after: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Core integrated circuit (Ningbo) Co., Ltd.

Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation