CN105097046A - 电可擦可编程只读存储器及其数据处理方法 - Google Patents
电可擦可编程只读存储器及其数据处理方法 Download PDFInfo
- Publication number
- CN105097046A CN105097046A CN201410191468.3A CN201410191468A CN105097046A CN 105097046 A CN105097046 A CN 105097046A CN 201410191468 A CN201410191468 A CN 201410191468A CN 105097046 A CN105097046 A CN 105097046A
- Authority
- CN
- China
- Prior art keywords
- eeprom
- erasable programmable
- programmable read
- electrically erasable
- memo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种电可擦可编程只读存储器及其数据处理方法。其中，该电可擦可编程只读存储器包括：逻辑前置电路，用于接收用于测试电可擦可编程只读存储器的设定值；以及内部电路，内部电路设置在电可擦可编程只读存储器上，内部电路与逻辑前置电路相连接，用于存储设定值。通过本发明，解决现有技术中EEPROM芯片整体的管脚数量多导致EEPROM芯片使用不便的问题，进而达到了减少管脚数量的效果。
Description
技术领域
本发明涉及存储器领域，具体而言，涉及一种电可擦可编程只读存储器及其数据处理方法。
背景技术
目前，定制的电可擦可编程只读存储器(ElectricallyErasableRead-OnlyMemory，简称EEPROM)芯片通常加入一些额外的功能电路来满足客户对于EEPROM芯片特殊的性能要求。对于这些功能需求，在EEPROM电路设计时，通常加入一些由测试管脚控制的开关电路来对EEPROM芯片的时间、速度等性能指标进行微调。但是随着功能的增多，测试管脚也逐步增多，不但增加EEPROM芯片整体的管脚数量，而且还增大EEPROM芯片测试时的初始化时间。由于EEPROM芯片整体的管脚数量增多，导致EEPROM芯片的使用不便。
针对现有技术中EEPROM芯片整体的管脚数量多导致EEPROM芯片使用不便的问题，目前尚未提出有效的解决方案。
发明内容
本发明的主要目的在于提供一种电可擦可编程只读存储器及其数据处理方法，以解决现有技术中EEPROM芯片整体的管脚数量多导致EEPROM芯片使用不便的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种电可擦可编程只读存储器。根据本发明的电可擦可编程只读存储器包括：逻辑前置电路，用于接收用于测试电可擦可编程只读存储器的设定值；以及内部电路，内部电路设置在电可擦可编程只读存储器上，内部电路与逻辑前置电路相连接，用于存储设定值。
进一步地，电可擦可编程只读存储器还包括安全存储区域，安全存储区域包括冗余地址，电可擦可编程只读存储器通过冗余地址读取设定值。
进一步地，电可擦可编程只读存储器还包括数据存储区域，数据存储区域的存储空间大于安全存储区域的存储空间。
进一步地，逻辑前置电路包括数据总线，数据总线用于接收写入的设定数据，并将在数据总线内写入的设定数据作为设定值。
进一步地，电可擦可编程只读存储器还包括：寄存器，与数据总线相连接，用于存储数据总线的数据。
进一步地，逻辑前置电路包括多个输出总线，多个输出总线用于将设定值拆分，并将拆分后的设定值逐一传输给内部电路。
为了实现上述目的，根据本发明的另一方面，提供了一种电可擦可编程只读存储器的数据处理方法。根据本发明的数据处理方法包括：逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值，其中，逻辑前置电路与电可擦可编程只读存储器的内部电路相连接；以及逻辑前置电路将设定值传输给内部电路，其中，内部电路用于存储设定值。
进一步地，在逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值之后，数据处理方法还包括：逻辑前置电路接收选区信号，选区信号用于选择电可擦可编程只读存储器的存储区域；基于选区信号选择电可擦可编程只读存储器的安全存储区域；以及通过安全存储区域的冗余地址读取设定值。
进一步地，逻辑前置电路包括多个输出总线，其中，逻辑前置电路将设定值传输给内部电路包括：逻辑前置电路对设定值进行拆分；将拆分后的设定值赋值给多个输出总线；以及通过多个输出总线将拆分后的设定值传输给内部电路。
进一步地，逻辑前置电路包括数据总线，其中，逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值包括：数据总线接收写入的设定数据，将设定数据作为设定值，在逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值之后，数据处理方法还包括：将设定数据写入寄存器。
通过本发明，采用逻辑前置电路，用于接收用于测试电可擦可编程只读存储器的设定值；以及内部电路，内部电路设置在电可擦可编程只读存储器上，内部电路与逻辑前置电路相连接，用于存储设定值，解决现有技术中EEPROM芯片整体的管脚数量多导致EEPROM芯片使用不便的问题，进而达到了减少管脚数量的效果。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的电可擦可编程只读存储器的电路图；
图2是根据本发明实施例可选的电可擦可编程只读存储器的电路图；以及
图3是根据本发明实施例的电可擦可编程只读存储器的数据处理方法的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供了一种电可擦可编程只读存储器，该电可擦可编程只读存储器可以是通过集成电路形成的EEPROM芯片。
本发明实施例的电可擦可编程只读存储器包括逻辑前置电路和内部电路。逻辑前置电路用于接收用于测试电可擦可编程只读存储器的设定值。内部电路设置在电可擦可编程只读存储器上，该内部电路与逻辑前置电路相连接，用于存储设定值。
用于测试电可擦可编程只读存储器的设定值可以是现有技术中用于输入测试管脚的设定值，可以采用寄存器存储该设定值。采用逻辑前置电路代替测试管脚，从而减少测试管脚的数量减少EEPROM芯片中测试管脚占整体管脚的数量，同时不影响原有测试管脚所控制的电路的功能。
本发明实施例中，可以将加入新的内部数据总线DBIX与原有的数据总线DBI相关联，同时结合已有的输入信号(A，SMSEL，WEN)作为逻辑电路的控制信号，来实现逻辑前置电路的功能。具体地，如图1所示，A为EEPROM芯片的地址输入信号，SMSEL为选区信号，WEN为使能信号。电可擦可编程只读存储器包括安全存储区域(SecurityMemory，简称SM)和数据存储区域(DataMemory，简称DM)，数据存储区域的存储空间大于安全存储区域的存储空间。安全存储区域包括冗余地址，电可擦可编程只读存储器通过冗余地址读取设定值。EEPROM芯片的储存区域分为两部分，通过SMSEL信号进行选取，DataMemory(DM)区域往往远大于SecurityMemory(SM)区域，这样SM区域将存在冗余地址，此次逻辑前置电路将利用SM区域的冗余地址线作为EEPROM芯片电路判断的条件，通过该冗余地址读取设定值，用于测试EEPROM芯片。由于EEPROM芯片输出位越少，所需要的地址越多，对于多位输出的EEPROM芯片(32位或36位输出)而言，一个地址所储存的数据将足以满足原有的测试管脚的数量需求。
对于32位以下输出的EEPROM芯片则将采用多个地址的协同控制电路，如图2所示，通过多组(A，SMSEL)作为控制信号进行控制。
逻辑前置电路包括数据总线，数据总线用于接收写入的设定数据，并将在数据总线内写入的设定数据作为设定值。如图所示，数据总线包括新加入的第一数据总线DBIX和第二数据总线DBI(原有的数据总线)。逻辑前置电路还包括新逻辑块NLB(NewLogicBlock)。数据总线将接收到的数据传输至新逻辑块NLB。
电可擦可编程只读存储器还包括寄存器，该寄存器与数据总线相连接，用于存储数据总线的数据。本发明实施例中，对于测试管脚的写入操作基于寄存器，而非内部地址，借用内部地址(即上述中冗余地址)作为控制逻辑，同时可以调用地址读取寄存器数据。逻辑前置电路包括多个输出总线，多个输出总线用于将设定值拆分，并将拆分后的设定值逐一传输给内部电路。
具体地，DBIX数据信号的引入，更多的是为了在EEPROM芯片测试结束后，将最好的测试管脚的设定值进行存储，可以通过THC(TIEHIGHCELL)和TLC(TIELOWCELL)元器件来完成电路内部数据(最好的测试管脚的设定值)的储存，此数据将固定于寄存器当中，同时以DBIREG的信号总线作为电路内部输出，而所有测试管脚的设定值将从信号DBIREG中分开定义，按照测试管脚的位数需求，拆分逐一赋值给需要测试管脚引导的后续连接电路CC(ConnectedCircuit)。DBIX的数据只受到全局重置信号RSTN的控制，在EEPROM芯片电路初始化或重置后，测试管脚的设定值将完全由内部数据信号线DBIX统筹。如果内部固定设定值不是最好的数据选择，在满足控制信号条件下，可以通过第二数据总线DBI写入，来更改测试管脚的数据设定。
DBI数据输入总线将和写使能信号WEN结合，能够使得DBI的数据作为测试管脚的数据值输入，当满足RSTN为高的条件，在WEN下降沿来临时触发，将DBI数据写入相应寄存器当中，同时此数据将作为DBIREG输出，所有测试管脚的设定值将类似于DBIX的逻辑，同样从输出信号DBIREG中分开定义，而当地址信号以及SMSEL控制信号满足相应的条件时，DBIREG的值将传递给输出数据总线DBO，作为所选取地址的数据输出。全局数据输出总线DBO可以用来描述原有的测试管脚的设定值。
DBI数据的写入将独立于EEPROM芯片内部的状态机写状态的跳转，不需要执行写的操作以及消耗写的时间，只是单纯的将DBI数据虚拟存储于相应的地址，所以此操作的时间相对较短。由于数据载入无需状态机控制，减少时间消耗。
本发明实施例还提供了一种电可擦可编程只读存储器的数据处理方法。该方法运行在电可擦可编程只读存储器上。需要说明的是，本发明实施例的数据处理方法可以通过本发明实施例所提供的电可擦可编程只读存储器来执行，本发明实施例的电可擦可编程只读存储器也可以用于执行本发明实施例所提供的数据处理方法。
图3是根据本发明实施例的电可擦可编程只读存储器的数据处理方法的流程图，如图3所示，该电可擦可编程只读存储器的数据处理方法包括以下步骤：
步骤S302，逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值。其中，逻辑前置电路与电可擦可编程只读存储器的内部电路相连接。
步骤S304，逻辑前置电路将设定值传输给内部电路。其中，内部电路用于存储设定值。
用于测试电可擦可编程只读存储器的设定值可以是现有技术中用于输入测试管脚的设定值，可以采用寄存器存储该设定值。采用逻辑前置电路代替测试管脚，从而减少测试管脚的数量减少EEPROM芯片中测试管脚占整体管脚的数量，同时不影响原有测试管脚所控制的电路的功能。
优选地，在逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值之后，数据处理方法还包括：逻辑前置电路接收选区信号SMEEL，选区信号用于选择电可擦可编程只读存储器的存储区域；基于选区信号选择电可擦可编程只读存储器的安全存储区域；以及通过安全存储区域的冗余地址读取设定值。
本发明实施例中，可以将加入新的内部数据总线DBIX与原有的数据总线DBI相关联，同时结合已有的输入信号(A，SMSEL，WEN)作为逻辑电路的控制信号，来实现逻辑前置电路的功能。具体地，如图1所示，A为EEPROM芯片的地址输入信号，SMSEL为选区信号，WEN为使能信号。电可擦可编程只读存储器包括安全存储区域(SecurityMemory，简称SM)和数据存储区域(DataMemory，简称DM)，数据存储区域的存储空间大于安全存储区域的存储空间。安全存储区域包括冗余地址，电可擦可编程只读存储器通过冗余地址读取设定值。EEPROM芯片的储存区域分为两部分，通过SMSEL信号进行选取，DataMemory(DM)区域往往远大于SecurityMemory(SM)区域，这样SM区域将存在冗余地址，此次逻辑前置电路将利用SM区域的冗余地址线作为EEPROM芯片电路判断的条件，通过该冗余地址读取设定值，用于测试EEPROM芯片。由于EEPROM芯片输出位越少，所需要的地址越多，对于多位输出的EEPROM芯片(32位或36位输出)而言，一个地址所储存的数据将足以满足原有的测试管脚的数量需求。
优选地，逻辑前置电路包括多个输出总线，其中，逻辑前置电路将设定值传输给内部电路包括：逻辑前置电路对设定值进行拆分；将拆分后的设定值赋值给多个输出总线；以及通过多个输出总线将拆分后的设定值传输给内部电路。
优选地，逻辑前置电路包括数据总线，其中，逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值包括：数据总线接收写入的设定数据，将设定数据作为设定值，在逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值之后，数据处理方法还包括：将设定数据写入寄存器。
对于32位以下输出的EEPROM芯片则将采用多个地址的协同控制电路，如图2所示，通过多组(A，SMSEL)作为控制信号进行控制。
逻辑前置电路包括数据总线，数据总线用于接收写入的设定数据，并将在数据总线内写入的设定数据作为设定值。如图所示，数据总线包括新加入的第一数据总线DBIX和第二数据总线DBI(原有的数据总线)。逻辑前置电路还包括新逻辑块NLB(NewLogicBlock)。数据总线将接收到的数据传输至新逻辑块NLB。
电可擦可编程只读存储器还包括寄存器，该寄存器与数据总线相连接，用于存储数据总线的数据。本发明实施例中，对于测试管脚的写入操作基于寄存器，而非内部地址，借用内部地址(即上述中冗余地址)作为控制逻辑，同时可以调用地址读取寄存器数据。逻辑前置电路包括多个输出总线，多个输出总线用于将设定值拆分，并将拆分后的设定值逐一传输给内部电路。
具体地，DBIX数据信号的引入，更多的是为了在EEPROM芯片测试结束后，将最好的测试管脚的设定值进行存储，可以通过THC(TIEHIGHCELL)和TLC(TIELOWCELL)元器件来完成电路内部数据(最好的测试管脚的设定值)的储存，此数据将固定于寄存器当中，同时以DBIREG的信号总线作为电路内部输出，而所有测试管脚的设定值将从信号DBIREG中分开定义，按照测试管脚的位数需求，拆分逐一赋值给需要测试管脚引导的后续连接电路CC(ConnectedCircuit)。DBIX的数据只受到全局重置信号RSTN的控制，在EEPROM芯片电路初始化或重置后，测试管脚的设定值将完全由内部数据信号线DBIX统筹。如果内部固定设定值不是最好的数据选择，在满足控制信号条件下，可以通过第二数据总线DBI写入，来更改测试管脚的数据设定。
DBI数据输入总线将和写使能信号WEN结合，能够使得DBI的数据作为测试管脚的数据值输入，当满足RSTN为高的条件，在WEN下降沿来临时触发，将DBI数据写入相应寄存器当中，同时此数据将作为DBIREG输出，所有测试管脚的设定值将类似于DBIX的逻辑，同样从输出信号DBIREG中分开定义，而当地址信号以及SMSEL控制信号满足相应的条件时，DBIREG的值将传递给输出数据总线DBO，作为所选取地址的数据输出。全局数据输出总线DBO可以用来描述原有的测试管脚的设定值。
DBI数据的写入将独立于EEPROM芯片内部的状态机写状态的跳转，不需要执行写的操作以及消耗写的时间，只是单纯的将DBI数据虚拟存储于相应的地址，所以此操作的时间相对较短。由于数据载入无需状态机控制，减少时间消耗。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种电可擦可编程只读存储器，其特征在于，包括：
逻辑前置电路，用于接收用于测试电可擦可编程只读存储器的设定值；以及
内部电路，所述内部电路设置在所述电可擦可编程只读存储器上，所述内部电路与所述逻辑前置电路相连接，用于存储所述设定值。
2.根据权利要求1所述的电可擦可编程只读存储器，其特征在于，所述电可擦可编程只读存储器还包括安全存储区域，所述安全存储区域包括冗余地址，所述电可擦可编程只读存储器通过所述冗余地址读取所述设定值。
3.根据权利要求2所述的电可擦可编程只读存储器，其特征在于，所述电可擦可编程只读存储器还包括数据存储区域，所述数据存储区域的存储空间大于所述安全存储区域的存储空间。
4.根据权利要求1所述的电可擦可编程只读存储器，其特征在于，所述逻辑前置电路包括数据总线，所述数据总线用于接收写入的设定数据，并将在所述数据总线内写入的设定数据作为所述设定值。
5.根据权利要求4所述的电可擦可编程只读存储器，其特征在于，所述电可擦可编程只读存储器还包括：
寄存器，与所述数据总线相连接，用于存储所述数据总线的数据。
6.根据权利要求1所述的电可擦可编程只读存储器，其特征在于，所述逻辑前置电路包括多个输出总线，所述多个输出总线用于将所述设定值拆分，并将拆分后的设定值逐一传输给所述内部电路。
7.一种电可擦可编程只读存储器的数据处理方法，其特征在于，包括：
逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值，其中，所述逻辑前置电路与所述电可擦可编程只读存储器的内部电路相连接；以及
所述逻辑前置电路将所述设定值传输给所述内部电路，其中，所述内部电路用于存储所述设定值。
8.根据权利要求7所述的数据处理方法，其特征在于，在逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值之后，所述数据处理方法还包括：
所述逻辑前置电路接收选区信号，所述选区信号用于选择所述电可擦可编程只读存储器的存储区域；
基于所述选区信号选择所述电可擦可编程只读存储器的安全存储区域；以及
通过所述安全存储区域的冗余地址读取所述设定值。
9.根据权利要求7所述的数据处理方法，其特征在于，所述逻辑前置电路包括多个输出总线，其中，所述逻辑前置电路将所述设定值传输给所述内部电路包括：
所述逻辑前置电路对所述设定值进行拆分；
将拆分后的设定值赋值给所述多个输出总线；以及
通过所述多个输出总线将拆分后的设定值传输给所述内部电路。
10.根据权利要求7所述的数据处理方法，其特征在于，所述逻辑前置电路包括数据总线，其中，
逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值包括：所述数据总线接收写入的设定数据，将所述设定数据作为所述设定值，
在逻辑前置电路接收用于测试电可擦可编程只读存储器的设定值之后，所述数据处理方法还包括：将所述设定数据写入寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410191468.3A CN105097046B (zh) | 2014-05-07 | 2014-05-07 | 电可擦可编程只读存储器及其数据处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410191468.3A CN105097046B (zh) | 2014-05-07 | 2014-05-07 | 电可擦可编程只读存储器及其数据处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097046A true CN105097046A (zh) | 2015-11-25 |
| CN105097046B CN105097046B (zh) | 2018-03-23 |
Family
ID=54577295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410191468.3A Active CN105097046B (zh) | 2014-05-07 | 2014-05-07 | 电可擦可编程只读存储器及其数据处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097046B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797604A (zh) * | 2004-12-30 | 2006-07-05 | 海力士半导体有限公司 | 半导体存储器装置的校正电路及其操作方法 |
| CN101273414A (zh) * | 2005-09-29 | 2008-09-24 | 英特尔公司 | 用于修补缺陷输入/输出线的可重配置存储器块冗余 |
| CN102184130A (zh) * | 2010-11-24 | 2011-09-14 | 北京天融信科技有限公司 | 一种芯片流水线的测试方法和装置 |
-
2014
- 2014-05-07 CN CN201410191468.3A patent/CN105097046B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797604A (zh) * | 2004-12-30 | 2006-07-05 | 海力士半导体有限公司 | 半导体存储器装置的校正电路及其操作方法 |
| CN101273414A (zh) * | 2005-09-29 | 2008-09-24 | 英特尔公司 | 用于修补缺陷输入/输出线的可重配置存储器块冗余 |
| CN102184130A (zh) * | 2010-11-24 | 2011-09-14 | 北京天融信科技有限公司 | 一种芯片流水线的测试方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105097046B (zh) | 2018-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120311277A1 (en) | Memory controllers with dynamic port priority assignment capabilities | |
| US7600106B2 (en) | System and method for enabling/disabling write-protection of a basic input output system | |
| US11113222B2 (en) | NAND switch | |
| US9875330B2 (en) | Folding duplicate instances of modules in a circuit design | |
| CN107704285A (zh) | 现场可编程门阵列多版本配置芯片、系统和方法 | |
| CN103067459A (zh) | 基于数字信号处理器的fpga远程加载装置 | |
| CN106445470B (zh) | 芯片中的配置寄存器的初始化方法和初始化装置 | |
| CN106528123A (zh) | 一种基于eFuse模块的SoC启动方法和装置 | |
| CN110502362A (zh) | 基于微服务架构的错误码定义方法、装置和计算机设备 | |
| US20160224451A1 (en) | Multi-Domain Fuse Management | |
| US9792395B1 (en) | Memory utilization in a circuit design | |
| CN110781130A (zh) | 一种片上系统 | |
| CN106325769A (zh) | 一种数据存储的方法及装置 | |
| CN106484492A (zh) | 配置接口的方法和系统 | |
| US8312206B2 (en) | Memory module and memory module system | |
| CN105097046A (zh) | 电可擦可编程只读存储器及其数据处理方法 | |
| US20050086456A1 (en) | Addressing scheme to load configuration registers | |
| CN109656475A (zh) | 一种自动关闭cache的方法、装置、终端及存储介质 | |
| US7519938B1 (en) | Strategies for generating an implementation of an electronic design | |
| US10261899B2 (en) | Method, device and system for data processing using dedicated mapping between logical and physical addresses | |
| CN111147091B (zh) | 一种天线调谐开关逻辑控制方法、系统及终端 | |
| CN108226752A (zh) | 一种芯片的故障修复方法、装置和设备 | |
| KR20130028349A (ko) | 메모리 장치, 메모리 시스템 및 그 데이터 저장 방법 | |
| EP2246790A1 (en) | Memory access control device and processing system having same | |
| CN104182367A (zh) | 存储控制装置与其调用方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |