CN105094426A - 面板及面板制备方法 - Google Patents

Abstract

本发明提供一种面板及面板制备方法。所述面板包括：基板，包括相对设置的第一表面及第二表面；薄膜晶体管阵列，设置在所述第一表面上，所述薄膜晶体管阵列包括呈矩阵状分布的多个薄膜晶体管；第一绝缘层，设置在所述薄膜晶体管阵列上；公共电极层，设置于所述第一绝缘层上，且所述公共电极层包括呈矩阵状分布的多个感测单元，相邻的感测单元之间设置有间隙；第二绝缘层，设置于所述公共电极层上且填充所述间隙；屏蔽层，设置于所述第二绝缘层上，且对应所述间隙设置；所述屏蔽层与所述公共电极层电连接。

Description

面板及面板制备方法

技术领域

本发明涉及显示领域，尤其涉及一种面板及面板制备方法。

背景技术

随着智能手机市场竞争的激烈化程度的日渐加深，触控显示一体化(简称，触显一体化)产品迎来了新一轮的竞逐。Incell技术被视为该领域的高端技术，广受追捧。所谓的incell技术，是指将触控面板功能嵌入到液晶像素中。在目前的自容式触控技术方案中，通常将公共电极进行切割，从而形成矩阵状分布的多个感测单元(sensor)，且相邻的感测单元之间存在切割狭缝。当数据线(dataline)在进行信号传输时产生的电场穿过感测单元之间的切割狭缝时，会对切割狭缝处对应的液晶产生影响，干扰此处的液晶的转向，造成该位置漏光，从而造成了显示的异常。现有技术中，为了解决此技术问题，通常在切割狭缝的上方制作屏蔽装置，屏蔽装置通过引线与驱动芯片电连接，并通过驱动芯片控制所述屏蔽装置。然而，屏蔽装置的引进产生了一系列问题。首先，从驱动上来讲，驱动芯片需要增加一个驱动信号来控制屏蔽装置。其次，新增的屏蔽装置相当于给各个感测单元并联上了一个电容值较大的电容，增大了驱动芯片的负载(loading)。再次，新增的屏蔽装置会影响到所述屏蔽装置周边的感测单元的电容量，需要通过算法对消除屏蔽装置对周边感测单元的影响，进而增加了驱动芯片的设计难度。

发明内容

本发明提供一种面板，所述面板包括：

基板，包括相对设置的第一表面及第二表面；

薄膜晶体管阵列，设置在所述第一表面上，所述薄膜晶体管阵列包括呈矩阵状分布的多个薄膜晶体管；

第一绝缘层，设置在所述薄膜晶体管阵列上；

公共电极层，设置于所述第一绝缘层上，且所述公共电极层包括呈矩阵状分布的多个感测单元，相邻的感测单元之间设置有间隙；

第二绝缘层，设置于所述公共电极层上且填充所述间隙；

屏蔽层，设置于所述第二绝缘层上，且对应所述间隙设置；所述屏蔽层与所述公共电极层电连接。

其中，所述面板还包括：

第三绝缘层，设置在所述屏蔽层及所述第二绝缘层上；所述第二绝缘层上设置第一贯孔，所述第一贯孔对应所述公共电极层设置，所述第三绝缘层上设置第二贯孔及第三贯孔，所述第二贯孔与所述第一贯孔连通，所述第三贯孔对应所述屏蔽层设置；

连接件，设置在所述第三绝缘层上，且一端通过所述第一贯孔及所述第二贯孔与所述公共电极层电连接，另一端通过所述第三贯孔与所述屏蔽层电连接。

其中，所述面板还包括：

像素电极，设置在所述第三绝缘层上，且所述像素电极与所述薄膜晶体管的漏极电连接。

其中，所述连接件与所述像素电极在同一道光罩中形成；或者/以及所述第一贯孔、所述第二贯孔及所述第三贯孔在同一道光罩中形成。

其中，所述屏蔽层包括沿第一方向设置的多个屏蔽单元，所述屏蔽单元对应相邻的两个感测单元之间的间隙设置，且所述屏蔽单元与其对应的两个感测单元之一电连接。

本发明还提供了一种面板的制备方法，所述面板的制备方法包括：

提供一基板，所述基板包括相对设置的第一表面及第二表面；

在所述第一表面上形成薄膜晶体管阵列，所述薄膜晶体管阵列包括呈矩阵状分布的多个薄膜晶体管；

在形成薄膜晶体管阵列上形成第一绝缘层；

在所述第一绝缘层上形成公共电极层，将所述公共电极层进行图案化以得到形成呈矩阵状分布的多个感测单元，相邻的感测单元之间设置有间隙；

在所述公共电极层上形成第二绝缘层，所述第二绝缘层设置在所述感测单元上且填充所述间隙；

在所述第二绝缘层上形成屏蔽层，且所述屏蔽层对应所述间隙设置；

将所述屏蔽层与所述公共电极层电连接。

其中，在所述步骤“在所述第二绝缘层上形成屏蔽层，且所述屏蔽层对应所述间隙设置”与所述步骤“将所述屏蔽层与所述公共电极层电连接”之间，所述面板的制备方法还包括：

在所述屏蔽层上形成第三绝缘层；

所述步骤“将所述屏蔽层与所述公共电极层电连接”包括：

在所述第二绝缘层上形成第一贯孔，所述第一贯孔对应所述公共电极层设置，在所述第三绝缘层上形成第二贯孔及第三贯孔，所述第二贯孔与所述第一贯孔连通，所述第三贯孔对应所述屏蔽层设置；

在所述第三绝缘层上设置透明导电层；

将所述透明导电层进行图案化，以形成连接件，所连接件的一端通过所述第一贯孔及所述第二贯孔与所述公共电极层电连接，另一端通过所述第三贯孔与所述屏蔽层电连接。

其中，所述面板制备方法还包括：

在所述第三绝缘层上形成像素电极，且所述像素电极与所述薄膜晶体管的漏极电连接。

其中，所述连接件与所述像素电极在同一道光罩中形成；或者/以及所述第一贯孔、所述第二贯孔及所述第三贯孔在同一道光罩中形成。

其中，所述步骤“在所述第二绝缘层上形成屏蔽层，且所述屏蔽层对应所述间隙设置”包括：

在所述第二绝缘层上形成一金属层，图案化所述金属层得到所述屏蔽层，所述屏蔽层包括沿第一方向设置的多个屏蔽单元，所述屏蔽单元对应相邻的两个感测单元之间的间隙设置；

所述步骤“将所述屏蔽层与所述公共电极层电连接”包括：

将所述屏蔽单元与其对应的两个感测单元之一电连接，且每个感测单元均与一个屏蔽单元电连接。

相较于现有技术，本发明的面板及面板制备方法将所述薄膜晶体管阵列设置所述基板的第一表面上，公共电极层与薄膜晶体管阵列之间设置第一绝缘层，通过将公共电极层设置为呈矩阵状分布的多个感测单元，且相邻的感测单元之间设置有间隙，从而将液晶显示面板的公共电极层与触控技术中的具有触控检测功能的感测单元相融合。将第二绝缘层设置于所述公共电极层，且填充所述间隙，将屏蔽层设置于第二绝缘层上，且对应所述间隙设置，所述屏蔽层与所述公共电极层电连接。从而使得驱动芯片分配驱动信号时变得简单，在显示阶段将公共电极层上加载一公共信号，在触控阶段将触控信号及检测信号传输回所述驱动芯片进行运算处理。由于所述公共电极层与所述屏蔽层电连接，因此，所述屏蔽层上也被加载所述公共信号，无需单独对所述屏蔽层加载单独的驱动信号。同时，本发明将所述公共电极层与所述屏蔽层连接成为一体，因此，所述屏蔽层不会成为所述公共电极层的负载，降低了驱动芯片运算处理的难度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一较佳实施方式的面板的俯视结构示意图。

图2为图1中沿II-II线的剖面结构示意图。

图3为本发明一较佳实施方式的面板制备方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请一并参阅图1及图2及图3，图1为本发明一较佳实施方式的面板的俯视结构示意图；图2为图1中沿II-II线的剖面结构示意图。所述面板10包括基板110、薄膜晶体管阵列120、第一绝缘层130、公共电极层140、第二绝缘层150及屏蔽层160。所述基板110包括相对设置的第一表面111和第二表面112。所述薄膜晶体管阵列120设置在所述第一表面111上，所述薄膜晶体管阵列120包括呈矩阵状分布的多个薄膜晶体管。所述第一绝缘层130设置在所述薄膜晶体管阵列120上，所述公共电极层140设置于所述第一绝缘层130上，且所述公共电极层140包括呈矩阵状分布的多个感测单元(sensor)141，相邻的感测单元141之间设置有间隙142。所述第二绝缘层150设置在所述公共电极层140上且填充所述间隙142。所述屏蔽层160设置于所述第二绝缘层150上，且对应所述间隙142设置，所述屏蔽层160与所述公共电极层电连接。

所述基板110可以为玻璃基板、塑料基板等透明的基板，在本实施中，不对所述基板110的材料做限定。可以理解地，在本实施方式中，以所述薄膜晶体管120设置在所述基板110的所述第一表面111上为例进行说明，在其他实施方式中，所述薄膜晶体管120也可以设置在所述第二表面112上。

所述薄膜晶体管阵列120包括呈矩阵状分布的多个薄膜晶体管，所述薄膜晶体管用于控制所述面板10中像素点。所述薄膜晶体管包括栅极(gate)、源极(source)及漏极(drain)，所述栅极用于接收一栅极电压，并在所述栅极电压的控制下控制所述源极及所述漏极的导通或者截止。当所述源极及所述漏极在所述栅极电压的控制下导通时，所述薄膜晶体管导通；当所述源极及所述漏极在所述栅极电压的控制下截止时，所述薄膜晶体管断开。

所述第一绝缘层130的材料可以为但不仅限于为氮化硅(SiNx)、二氧化硅(SiO₂)、氮氧化硅及其组合的其中之一。

所述公共电极层140为透明的，所述公共电极层140的材料可以为但不仅限于为氧化铟等材料。每个感测单元141通过一个迹线a(touchpaneltrace)与驱动芯片b电连接。

所述第二绝缘层150的材料可以为但不仅限于为氮化硅、二氧化硅、氮氧化硅及其组合的其中之一，所述第二绝缘层150的材料可以与所述第一绝缘层130的材料相同，所述第二绝缘层150的材料也可以与所述第一绝缘层130的材料不同，在本发明中不做限定。

在本实施方式中，所述屏蔽层160包括沿第一方向设置的多个屏蔽单元161，所述屏蔽单元161对应相邻的两个感测单元141之间的间隙142设置，且所述屏蔽单元161与其对应的两个感测单元141之一电连接，且每个感测单元141与一个屏蔽单元161电连接。在一实施方式中，所述屏蔽单元161对应相邻的两个感测单元141设置时，所述屏蔽单元161的宽度大于或等于相邻的两个感测单元141之间的间隙142的宽度。在另一实施方式中，为了方面描述，所述屏蔽单元161的宽度命名为da，da的单位为微米，所述屏蔽单元161对应相邻的两个感测单元141之间的间隙142的宽度为db，db的单位为微米，则，经过屏蔽实验证明，所述屏蔽单元161的宽度的范围为，db-2≤da≤db+2，此时，所述屏蔽单元161仍然具有较好的屏蔽效果。

所述面板10还包括第三绝缘层170及连接件180。所述第三绝缘层170设置在所述屏蔽层160及所述第二绝缘层150上。所述第二绝缘层150上设置第一贯孔151，所述第一贯孔151对应所述公共电极层140设置。所述第三绝缘层170上设置第二贯孔171及第三贯孔172，所述第二贯孔171与所述第一贯孔151连通，所述第三贯孔172对应所述屏蔽层160设置。所述连接件180设置在所述第三绝缘层170上，且所述连接件180的一端通过所述第一贯孔151及所述第二贯孔171与所述公共电极层140电连接，所述连接件180的另一端通过所述第三贯孔172与所述屏蔽层160电连接。由此可见，所述连接件180将所述屏蔽层160与所述公共电极层140电连接。由于所述屏蔽层160包括沿第一方向设置的多个屏蔽单元161，所述连接件180的一端通过所述第一贯孔151及所述第二贯孔171与所述公共电极层140的感测单元141电连接，所述连接件180的另一端通过所述第三贯孔172与所述屏蔽层160电连接。

所述面板10还包括像素电极190，所述像素电极190设置在所述第三绝缘层170上，且所述像素电极190与所述薄膜晶体管阵列120的薄膜晶体管的漏极电连接。所述像素电极190为透明的，所述像素电极190的材料可以为但不仅限于为氧化铟等材料。

优选地，所述连接件180与所述像素电极190在同一道光罩中形成，以节约所述连接件180与所述像素电极190的制备工序。

优选地，所述第一贯孔151、所述第二贯孔171及所述第三贯孔172在同一道光罩中形成，以节约所述第一贯孔151、所述第二贯孔171及所述第三贯孔172的制备工序。

相较于现有技术，本发明的面板10将所述薄膜晶体管阵列120设置所述基板110的第一表面111上，公共电极层140与薄膜晶体管阵列120之间设置第一绝缘层130，通过将公共电极层140设置为呈矩阵状分布的多个感测单元141，且相邻的感测单元141之间设置有间隙142，从而将液晶显示面板的公共电极层与触控技术中的具有触控检测功能的感测单元相融合。将第二绝缘层150设置于所述公共电极层140，且填充所述间隙142，将屏蔽层160设置于第二绝缘层150上，且对应所述间隙142设置，所述屏蔽层160与所述公共电极层140电连接。从而使得驱动芯片分配驱动信号时变得简单，在显示阶段将公共电极层140上加载一公共信号，在触控阶段将触控信号及检测信号传输回所述驱动芯片进行运算处理。由于所述公共电极层140与所述屏蔽层160电连接，因此，所述屏蔽层160上也被加载所述公共信号，无需单独对所述屏蔽层160加载单独的驱动信号。同时，本发明将所述公共电极层140与所述屏蔽层160连接成为一体，因此，所述屏蔽层160不会成为所述公共电极层140的负载，降低了驱动芯片运算处理的难度。

下面对本发明的面板制备方法进行介绍，请参阅图3，图3为本发明一较佳实施方式的面板制备方法的流程图。所述面板制备方法包括但不仅限于以下步骤。

步骤S101，提供一基板110，所述基板110包括相对设置的第一表面111和第二表面112。所述基板110可以为玻璃基板、塑料基板等透明的基板，在本实施中，不对所述基板110的材料做限定。

步骤S102，在所述第一表面111上形成薄膜晶体管阵列120，所述薄膜晶体管阵列120包括呈矩阵状分布的多个薄膜晶体管。可以理解地，在本实施方式中，以所述薄膜晶体管120设置在所述基板110的所述第一表面111上为例进行说明，在其他实施方式中，所述薄膜晶体管120也可以设置在所述第二表面112上。所述薄膜晶体管阵列120包括呈矩阵状分布的多个薄膜晶体管，所述薄膜晶体管用于控制所述面板10中像素点。所述薄膜晶体管包括栅极、源极及漏极，所述栅极用于接收一栅极电压，并在所述栅极电压的控制下控制所述源极及所述漏极的导通或者截止。当所述源极及所述漏极在所述栅极电压的控制下导通时，所述薄膜晶体管导通；当所述源极及所述漏极在所述栅极电压的控制下截止时，所述薄膜晶体管断开。

步骤S103，在所述薄膜晶体管阵列120上形成第一绝缘层130。所述第一绝缘层130的材料可以为但不仅限于为氮化硅(SiNx)、二氧化硅(SiO₂)、氮氧化硅及其组合的其中之一。

步骤S104，在所述第一绝缘层130上形成公共电极层140，将所述公共电极层140进行图案化以得到呈矩阵状分布的多个感测单元141，相邻的感测单元141之间设置间隙142。所述公共电极层140为透明的，所述公共电极层140的材料可以为但不仅限于为氧化铟等材料。

步骤S105，在所述公共电极层140形成第二绝缘层150，所述第二绝缘层150设置在所述感测单元141上且填充所述间隙142。所述第二绝缘层150的材料可以为但不仅限于为氮化硅、二氧化硅、氮氧化硅及其组合的其中之一，所述第二绝缘层150的材料可以与所述第一绝缘层130的材料相同，所述第二绝缘层150的材料也可以与所述第一绝缘层130的材料不同，在本发明中不做限定。

步骤S106，在所述第二绝缘层150上形成屏蔽层160，且所述屏蔽层160对应所述间隙142设置。具体地，所述步骤S106包括：在所述第二绝缘层150上形成一金属层，图案化所述金属层得到所述屏蔽层160，所述屏蔽层160包括沿第一方向设置的多个屏蔽单元161，所述屏蔽单元161对应相邻的两个感测单元141之间的间隙142设置。优选地，在此步骤中，可以同时形成所述迹线a。

步骤S107，将所述屏蔽层160与所述公共电极层140电连接。当，所述步骤S106包括：在所述第二绝缘层150上形成一金属层，图案化所述金属层得到所述屏蔽层160，所述屏蔽层160包括沿第一方向设置的多个屏蔽单元161，所述屏蔽单元161对应相邻的两个感测单元141之间的间隙142设置时，相应地，所述步骤S107包括：将所述屏蔽单元161与其对应的两个感测单元141之一电连接，且每个感测单元141均与一屏蔽单元161电连接。

优选地，在所述步骤S106及所述步骤S107之间，所述面板制备方法还包括：

步骤I，在所述屏蔽层160上形成第三绝缘层170。

则，所述步骤S107包括：

步骤II，在所述第二绝缘层150上形成第一贯孔151，所述第一贯孔151对应所述公共电极层140设置，在所述第三绝缘层170上形成第二贯孔171及第三贯孔172，所述第二贯孔171与所述第一贯孔151连通，所述第三贯孔172对应所述屏蔽层160设置。

步骤III，在所述第三绝缘层170上设置透明导电层。

步骤IV，将所述透明导电层进行图案化，以形成连接件180，所述连接件180的一端通过所述第一贯孔151及所述第二贯孔171与所述公共电极层140电连接，另一端通过所述第三贯孔172与所述屏蔽层160电连接。

优选地，所述面板制备方法还包括：在所述第三绝缘层170上形成像素电极190，且所述像素电极190与所述薄膜晶体管的漏极电连接。所述像素电极190为透明的，所述像素电极190的材料可以为但不仅限于为氧化铟等材料。

优选地，所述第一贯孔151、所述第二贯孔171及所述第三贯孔172在同一道光罩中形成。具体地，形成所述第一贯孔151、所述第二贯孔171及所述第三贯孔172时，在所述第三绝缘层170上设置一层光阻层，通过半透光罩(halftonemask)，在此步骤中同时形成所述第一贯孔151、所述第二贯孔171及所述第三贯孔172。

优选地，所述连接件180与所述像素电极190在同一道光罩中形成。具体地，在所述第三绝缘层170的表面设置透明导电层；在所述透明导电层上设置一层光阻层，通过一道光罩，将所述透明导电层进行图案化，以形成连接件180以及像素电极19，且所述连接件180的一端通过所述第一贯孔151及所述第二贯孔171与所述公共电极层140电连接，所述连接件180的另一端通过所述第三贯孔172与所述屏蔽层160电连接。

相较于现有技术，本发明的面板制备方法将所述薄膜晶体管阵列120设置所述基板110的第一表面111上，公共电极层140与薄膜晶体管阵列120之间设置第一绝缘层130，通过将公共电极层140设置为呈矩阵状分布的多个感测单元141，且相邻的感测单元141之间设置有间隙142，从而将液晶显示面板的公共电极层与触控技术中的具有触控检测功能的感测单元相融合。将第二绝缘层150设置于所述公共电极层140，且填充所述间隙142，将屏蔽层160设置于第二绝缘层150上，且对应所述间隙142设置，所述屏蔽层160与所述公共电极层140电连接。从而使得驱动芯片分配驱动信号时变得简单，在显示阶段将公共电极层140上加载一公共信号，在触控阶段将触控信号及检测信号传输回所述驱动芯片进行运算处理。由于所述公共电极层140与所述屏蔽层160电连接，因此，所述屏蔽层160上也被加载所述公共信号，无需单独对所述屏蔽层160加载单独的驱动信号。同时，本发明将所述公共电极层140与所述屏蔽层160连接成为一体，因此，所述屏蔽层160不会成为所述公共电极层140的负载，降低了驱动芯片运算处理的难度。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种面板，其特征在于，所述面板包括：

基板，包括相对设置的第一表面及第二表面；

薄膜晶体管阵列，设置在所述第一表面上，所述薄膜晶体管阵列包括呈矩阵状分布的多个薄膜晶体管；

第一绝缘层，设置在所述薄膜晶体管阵列上；

公共电极层，设置于所述第一绝缘层上，且所述公共电极层包括呈矩阵状分布的多个感测单元，相邻的感测单元之间设置有间隙；

第二绝缘层，设置于所述公共电极层上且填充所述间隙；

屏蔽层，设置于所述第二绝缘层上，且对应所述间隙设置；所述屏蔽层与所述公共电极层电连接。

2.如权利要求1所述的面板，其特征在于，所述面板还包括：

第三绝缘层，设置在所述屏蔽层及所述第二绝缘层上；所述第二绝缘层上设置第一贯孔，所述第一贯孔对应所述公共电极层设置，所述第三绝缘层上设置第二贯孔及第三贯孔，所述第二贯孔与所述第一贯孔连通，所述第三贯孔对应所述屏蔽层设置；

连接件，设置在所述第三绝缘层上，且一端通过所述第一贯孔及所述第二贯孔与所述公共电极层电连接，另一端通过所述第三贯孔与所述屏蔽层电连接。

3.如权利要求2所述的面板，其特征在于，所述面板还包括：

像素电极，设置在所述第三绝缘层上，且所述像素电极与所述薄膜晶体管的漏极电连接。

4.如权利要求3所述的面板，其特征在于，所述连接件与所述像素电极在同一道光罩中形成；或者/以及所述第一贯孔、所述第二贯孔及所述第三贯孔在同一道光罩中形成。

5.如权利要求1所述的面板，其特征在于，所述屏蔽层包括沿第一方向设置的多个屏蔽单元，所述屏蔽单元对应相邻的两个感测单元之间的间隙设置，且所述屏蔽单元与其对应的两个感测单元之一电连接。

6.一种面板的制备方法，其特征在于，所述面板的制备方法包括：

提供一基板，所述基板包括相对设置的第一表面及第二表面；

在所述第一表面上形成薄膜晶体管阵列，所述薄膜晶体管阵列包括呈矩阵状分布的多个薄膜晶体管；

在形成薄膜晶体管阵列上形成第一绝缘层；

在所述第一绝缘层上形成公共电极层，将所述公共电极层进行图案化以得到形成呈矩阵状分布的多个感测单元，相邻的感测单元之间设置有间隙；

在所述公共电极层上形成第二绝缘层，所述第二绝缘层设置在所述感测单元上且填充所述间隙；

在所述第二绝缘层上形成屏蔽层，且所述屏蔽层对应所述间隙设置；

将所述屏蔽层与所述公共电极层电连接。

7.如权利要求6所述的面板的制备方法，其特征在于，在所述步骤“在所述第二绝缘层上形成屏蔽层，且所述屏蔽层对应所述间隙设置”与所述步骤“将所述屏蔽层与所述公共电极层电连接”之间，所述面板的制备方法还包括：

在所述屏蔽层上形成第三绝缘层；

所述步骤“将所述屏蔽层与所述公共电极层电连接”包括：

在所述第二绝缘层上形成第一贯孔，所述第一贯孔对应所述公共电极层设置，在所述第三绝缘层上形成第二贯孔及第三贯孔，所述第二贯孔与所述第一贯孔连通，所述第三贯孔对应所述屏蔽层设置；

在所述第三绝缘层上设置透明导电层；

将所述透明导电层进行图案化，以形成连接件，所连接件的一端通过所述第一贯孔及所述第二贯孔与所述公共电极层电连接，另一端通过所述第三贯孔与所述屏蔽层电连接。

8.如权利要求7所述的面板制备方法，其特征在于，所述面板制备方法还包括：

在所述第三绝缘层上形成像素电极，且所述像素电极与所述薄膜晶体管的漏极电连接。

9.如权利要求8所述的面板制备方法，其特征在于，所述连接件与所述像素电极在同一道光罩中形成；或者/以及所述第一贯孔、所述第二贯孔及所述第三贯孔在同一道光罩中形成。

10.如权利要求7所述的面板的制备方法，其特征在于，所述步骤“在所述第二绝缘层上形成屏蔽层，且所述屏蔽层对应所述间隙设置”包括：

在所述第二绝缘层上形成一金属层，图案化所述金属层得到所述屏蔽层，所述屏蔽层包括沿第一方向设置的多个屏蔽单元，所述屏蔽单元对应相邻的两个感测单元之间的间隙设置；

所述步骤“将所述屏蔽层与所述公共电极层电连接”包括：

将所述屏蔽单元与其对应的两个感测单元之一电连接，且每个感测单元均与一个屏蔽单元电连接。