CN105092998A - 一种接口检测电路、装置及方法 - Google Patents

Abstract

本发明提供一种接口检测电路、装置及方法，涉及电子设备领域，能够实现通用的接口状态检测方案，提高电子设备接口检测的实用性。其方法为：通过决策模块打开检测模块，由检测模块检测获取与负载阻抗对应的负载信号，决策模块再根据负载信号确定设备接口的接口状态。本发明实施例用于对设备接口的接口状态进行检测。

Description

一种接口检测电路、装置及方法

技术领域

本发明涉及电子设备领域，尤其涉及一种接口检测电路、装置及方法。

背景技术

现今，电子设备呈现出多样化的发展趋势，而不同类型的设备（如智能手机、平板电脑，智能电视等），在系统设计上，对通用接口的应用需求却在逐渐增大；通过使用各种通用接口，一方面提供了设备产品的通用性与兼容性，另一方面为用户提供常见的接口，方便易用从而提高用户体验。其中，常见的通用接口包括：通用串行总线（UniversalSerialBus，USB）接口、3.5mm耳机接口、高清晰度多媒体（HighDefinitionMultimediaInterface，HDMI）接口、网口RJ45以及RJ9耳机接口等。

随着用户对各种智能设备要求的提高，通用接口的插入状态识别设计已成为一种普遍的设计需求；目前，针对不同类型的接口采用不同的检测方案，如通过判断弹性弹片的闭合和断开、检测接口上某一个引脚的电平变化、检测器件插入后功耗的变化等确定接口状态。因而，现有技术提供的接口检测方法通用性差，部分针对性的方案只能适用于特定的某类接口，实用性低。

发明内容

本发明的实施例提供一种接口检测电路、装置及方法，能够实现通用的接口状态检测方案，基于通用的模块结构，可移植性强且实用性较高。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种接口检测电路，所述接口检测电路包括：决策模块、检测模块，其中：

所述决策模块，与所述检测模块相连，用于向所述检测模块发送打开信号，所述打开信号用于打开所述检测模块；

所述检测模块，用于连接设备接口，检测所述设备接口上的负载阻抗，并生成与所述负载阻抗对应的负载信号；

所述决策模块，还用于当所述负载信号满足预设状态条件时，确定所述设备接口的接口状态为已插入状态，或，当所述负载信号不满足所述预设状态条件时，确定所述接口状态为未插入状态。

结合第一方面，在第一种可能的实现方式中，所述决策模块还用于：

在确定所述接口状态为所述已插入状态后，向所述检测模块发送关闭信号，所述关闭信号用于关闭所述检测模块。

结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述决策模块还用于：

在向所述检测模块发送所述关闭信号后，间隔第一预设时间，向所述检测模块发送所述打开信号，并再次从所述检测模块获取所述负载信号，根据所述负载信号确定所述接口状态。

结合第一方面，在第三种可能的实现方式中，所述决策模块还用于：

在确定所述接口状态为所述未插入状态后，间隔第二预设时间，向所述检测模块发送所述打开信号，并再次从所述检测模块获取所述负载信号，根据所述负载信号确定所述接口状态。

结合第一方面至第一方面的第三种可能的实现方式，在第四种可能的实现方式中，所述决策模块包括中央处理器CPU；

所述检测模块包括：第一晶体管、第二晶体管、第三晶体管、第一电阻、第二电阻、第三电阻及第四电阻，所述第一晶体管与所述第二晶体管为双极型晶体管，所述第三晶体管为场效应晶体管；

所述CPU的第一接口与所述第一电阻的第一端、第二电阻的第一端相连，第二接口与所述第三晶体管的漏极相连；

所述第一晶体管的基极与所述第一电阻的第二端相连，集电极与所述第三晶体管的栅极、所述第三电阻的第一端相连，发射极与所述设备接口的第一端相连；

所述第二晶体管的基极与所述第二电阻的第二端相连，集电极与所述设备接口的第二端相连，发射极与第一电压端相连；

所述第三电阻的第二端与第二电压端相连；

所述第三晶体管的源极与所述第一电压端相连，漏极还与所述第四电阻的第一端相连；

所述第四电阻的第二端与所述第二电压端相连；

所述第一电压端为低电平，所述第二电压端为高电平；

所述决策模块中的所述CPU向所述检测模块发送所述打开信号，所述打开信号包括将所述第一电阻的第一端电压置为高电平的信号，使得所述第一电阻的第二端电压、所述第二电阻的第二端电压都为高电平，所述第一晶体管与所述第二晶体管导通；

所述检测模块根据所述设备接口的第一端与第二端的连接情况，获取相应所述负载信号，所述负载信号为所述第三晶体管的漏极电压；当所述设备接口的第一端与第二端已存在连接时，所述第一晶体管的集电极电压为低电平，所述第三晶体管导通，所述第三晶体管的漏极电压为低电平；或，当所述设备接口的第一端与第二端不存在连接时，所述第一晶体管的集电极电压为低电平，所述第三晶体管截止，所述第三晶体管的漏极电压为高电平；

当所述第三晶体管的漏极电压为低电平时，所述决策模块中的所述CPU确定所述接口状态为已插入状态，或，当所述第三晶体管的漏极电压为高电平时，确定所述接口状态为未插入状态。

第二方面，提供一种接口检测装置，所述接口检测装置包括设备接口、第一方面至第一方面的第四种可能的实现方式中任一所述的接口检测电路。

第三方面，提供一种接口检测方法，所述方法包括：

初始化阶段：决策模块向检测模块发送打开信号，所述打开信号用于打开所述检测模块；

检测阶段：所述检测模块检测设备接口上的负载阻抗，并生成与所述负载阻抗对应的负载信号；

决策阶段：当所述负载信号满足预设状态条件时，所述决策模块确定所述设备接口的接口状态为已插入状态，或，当所述负载信号不满足所述预设状态条件时，所述决策模块确定所述接口状态为未插入状态。

结合第三方面，在第一种可能的实现方式中，在所述决策模块确定所述设备接口的接口状态为已插入状态之后，所述方法还包括：

所述决策模块向所述检测模块发送关闭信号，所述关闭信号用于关闭所述检测模块，停止检测。

结合第三方面的第一种可能的实现方式，在第二种可能的实现方式中，在所述决策模块向所述检测模块发送关闭信号之后，所述方法还包括：

在间隔第一预设时间后，重新执行所述初始化阶段至所述决策阶段。

结合第三方面，在第三种可能的实现方式中，在所述决策模块确定所述接口状态为未插入状态之后，所述方法还包括：

在间隔第二预设时间后，重新执行所述初始化阶段至所述决策阶段。

本发明实施例提供的一种接口检测电路、装置及方法，基于决策模块与检测模块之间的协调，通过判断设备接口的负载阻抗情况，实现对接口状态的检测；对于不同类型的设备接口，可以在不改变电路设计结构的基础上，仅通过部分调整实现通用的接口状态检测方案，具有较强的可移植性，提高了接口检测电路的实用性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种接口检测电路的结构示意图一；

图2为本发明实施例提供的一种接口检测电路的结构示意图二；

图3为本发明实施例提供的一种接口检测电路的电路结构示意图；

图4为本发明实施例提供的一种接口检测方法的流程示意图一；

图5为本发明实施例提供的一种接口检测方法的流程示意图二。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种接口检测电路00，如图1所示，该接口检测电路00包括：

决策模块001、检测模块002。

具体的，决策模块001，与检测模块002相连，用于向检测模块002发送打开信号。

其中，打开信号用于打开检测模块002。

检测模块002，用于连接设备接口003，检测设备接口003上的负载阻抗，并生成与负载阻抗对应的负载信号。

其中，设备接口003可以为设备自身的用于连接各种外部器件的连接接口，示例性的，以话机RJ9耳机接口为例，在对RJ9耳机的插入进行检测时，设备接口003上的负载即为耳机受话器。

如图2所示，为接口检测电路00与设备接口003连接后的结构示意图。

决策模块001，还用于当负载信号满足预设状态条件时，确定设备接口003的接口状态为已插入状态，或，当负载信号不满足预设状态条件时，确定接口状态为未插入状态。

其中，预设状态条件可以为系统缺省设定，也可以为外部输入给定，具体的设定根据电路结构存在区别，此处不做限定。

在一种实现方式下，决策模块001还用于在确定设备接口003的接口状态为已插入状态后，向检测模块002发送关闭信号。

其中，关闭信号用于关闭检测模块002。

可选的，决策模块001还用于在向检测模块002发送关闭信号后，间隔第一预设时间，向检测模块002发送打开信号，并再次从检测模块002获取负载信号，根据负载信号确定设备接口003的接口状态。

其中，第一预设时间为决策模块001确定设备接口003的接口状态为已插入状态后，再次进行接口状态检测的间隔时间，可以为系统缺省设定值，也可以为外部输入给定值，此处不做限定。

在另一种实现方式下，决策模块001还用于在确定设备接口003的接口状态为未插入状态后，间隔第二预设时间，向检测模块002发送打开信号，并再次从检测模块002获取负载信号，根据负载信号确定设备接口003的接口状态。

其中，第一预设时间为决策模块001确定设备接口003的接口状态为未插入状态后，再次进行接口状态检测的间隔时间，可以为系统缺省设定值，也可以为外部输入给定值，此处不做限定。

本发明实施例提供的一种接口检测电路，通过决策模块打开检测模块，由检测模块检测获取与负载阻抗对应的负载信号，决策模块再根据负载信号确定设备接口的接口状态；这样，对于不同类型的设备接口，可以在不改变电路设计结构的基础上，仅通过部分调整实现通用的接口状态检测方案，具有较强的可移植性，提高了接口检测电路的实用性。

具体的，如图3所示，在本发明实施例提供的接口检测电路00中，决策模块001可以包括中央处理器CPU。

其中，CPU通过通用输入/输出（GeneralPurposeInputOutput，GPIO）接口与其他模块进行连接及交互。

需要说明的是，决策模块001可以为接口检测电路00所在设备的CPU中提供相应功能的一部分，或者，也可以为该CPU控制下的一个附属模块；在实际应用的过程中，可依据设计要求进行选择及调整。

进一步的，如图3所示，检测模块002可以包括：

第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第一电阻R1、第二电阻R2、第三电阻R3及第四电阻R4；其中，第一晶体管Q1与第二晶体管Q2可以为双极型晶体管，第三晶体管Q3可以为场效应晶体管；

值得一提的，在本发明实施例中，第一晶体管Q1以及第二晶体管Q2均是以双极型晶体管，即半导体三极管为例进行的说明，第三晶体管Q3均是以P沟道增强型场效应晶体管为例进行的说明，可以想到的是在采用其他特性相同的器件实现时，如第三晶体管Q3采用N沟道增强型场效应晶体管，是本领域技术人员可在没有做出创造性劳动前提下轻易想到的，因此也在本发明的实施例保护范围内。

示例性的，如图3所示，CPU通过GPIO上的第一接口与第一电阻R1的第一端、第二电阻R2的第一端相连，第二接口与第三晶体管Q3的漏极相连；

第一晶体管Q1的基极与第一电阻R1的第二端相连，集电极与第三晶体管Q3的栅极、第三电阻R3的第一端相连，发射极与设备接口003的第一端相连；

第二晶体管Q2的基极与第二电阻R2的第二端相连，集电极与设备接口003的第二端相连，发射极与第一电压端V1相连；

第三电阻R3的第二端与第二电压端V2相连；

第三晶体管Q3的源极与第一电压端V1相连，漏极还与第四电阻R4的第一端相连；

第四电阻R4的第二端与第二电压端V2相连；

其中，第一电压端V1可以为输入的低电平GND，第二电压端V2可以为输入的高电平VCC。

示例性的，基于如图3所示的接口检测电路00，在一种实现方式下，决策模块001中的CPU向检测模块002发送打开信号，该打开信号包括将第一电阻R1的第一端电压置为高电平的信号，使得第一电阻R1的第二端电压、第二电阻R2的第二端电压都为高电平，第一晶体管Q1与第二晶体管Q2导通；

检测模块002根据设备接口003的第一端与第二端的连接情况，获取相应负载信号，该负载信号为第三晶体管Q3的漏极电压；当设备接口003的第一端与第二端已存在连接时，第一晶体管Q1的集电极电压为低电平，第三晶体管Q3导通，第三晶体管Q3的漏极电压为低电平；或，当设备接口003的第一端与第二端未连接时，第一晶体管Q1的集电极电压为低电平，第三晶体管Q3截止，第三晶体管Q3的漏极电压为高电平；

当第三晶体管Q3的漏极电压为低电平时，决策模块001中的CPU确定接口状态为已插入状态，或，当第三晶体管的漏极电压为高电平时，确定接口状态为未插入状态。

可选的，决策模块001中的CPU在确定设备接口003的接口状态为已插入状态后，向检测模块002发送关闭信号，该关闭信号包括将第一电阻R1的第一端电压置为低电平的信号，使得第一电阻R1的第二端电压、第二电阻R2的第二端电压都为低电平，第一晶体管Q1与第二晶体管Q2截止，检测模块002停止检测；这样，避免了接口检测电路00对设备原电路造成干扰。

进一步的，决策模块001中的CPU还可以在向检测模块002发送关闭信号后，间隔第一预设时间，向检测模块002发送打开信号，并再次从检测模块002获取负载信号，根据负载信号确定设备接口003的接口状态，以确定在间隔第一预设时间内，设备接口003上插入的设备是否被拔出。

可选的，决策模块001中的CPU在确定设备接口003的接口状态为未插入状态后，间隔第二预设时间，向检测模块002发送打开信号，并再次从检测模块002获取负载信号，根据负载信号确定设备接口003的接口状态，以便在检测到设备接口003的接口状态为未插入状态时，周期性的循环检测接口状态。

采用本发明实施例提供的这样一种接口检测电路，基于决策模块与检测模块之间的协调，通过判断设备接口的负载阻抗情况，实现对接口状态的检测，进一步可在确定接口状态为已插入状态后停止检测；对于不同类型的设备接口，可以在不改变电路设计结构的基础上，仅通过部分调整实现通用的接口状态检测方案，具有较强的可移植性，避免了对设备原电路引入额外的干扰，提高了接口检测电路的实用性。

本发明实施例还提供一种接口检测装置，该接口检测装置应用于具有设备接口的任一类型电子设备，如智能手机、平板电脑或智能电视等；该接口检测装置包括如上所述的接口检测电路。

具体的，本发明实施例所提供的接口检测装置可以是包括设备接口及接口检测电路的电子设备。

本发明实施例提供的接口检测装置，包括接口检测电路，基于接口检测电路中决策模块与检测模块之间的协调，通过判断设备接口的负载阻抗，实现对接口状态的检测；对于不同类型的设备接口，可以在不改变电路设计结构的基础上，仅通过部分调整实现通用的接口状态检测方案，具有较强的可移植性，提高了接口检测电路的实用性。

本发明实施例提供一种接口检测方法，可以应用于前述实施例中所提供的接口检测电路，如图4所示，该方法包括：

S101、决策模块向检测模块发送打开信号。

其中，打开信号用于打开检测模块。

S102、检测模块检测设备接口上的负载阻抗，并生成与负载阻抗对应的负载信号。

S103、当负载信号满足预设状态条件时，决策模块确定设备接口的接口状态为已插入状态，或，当负载信号不满足预设状态条件时，决策模块确定接口状态为未插入状态。

在一种实现方式下，在决策模块确定设备接口的接口状态为已插入状态之后，该方法还包括：决策模块向检测模块发送关闭信号，关闭信号用于关闭检测模块，停止检测。

可选的，在决策模块向检测模块发送关闭信号之后，间隔第一预设时间，重新执行上述S101至S103，再次进行接口状态检测。

在另一种实现方式下，在决策模块确定接口状态为未插入状态之后，方法还包括：在间隔第二预设时间后，重新执行上述S101至S103，再次进行接口状态检测。

本发明实施例提供的一种接口检测方法，通过决策模块打开检测模块，由检测模块检测获取与负载阻抗对应的负载信号，决策模块再根据负载信号确定设备接口的接口状态；这样，对于不同类型的设备接口，可以在不改变电路设计结构的基础上，仅通过部分调整实现通用的接口状态检测方案，具有较强的可移植性，提高了接口检测电路的实用性。

以下以图3所示的接口检测电路为例，对本发明实施例提供的接口检测方法进行详细说明。

在如图3所示的接口检测电路中，第一晶体管Q1、第二晶体管Q2可以为双极型晶体管，第三晶体管可以为场效应晶体管，且本发明实施例中提及的各晶体管均可以使用其他特性相同的器件替代，在使用时仅需要对电路进行相应的调整，具体的选择可根据设计需求确定，此处不做限定。

具体的，如图5所示，本发明实施例提供的接口检测方法可以包括：

S201、初始化阶段：在此阶段下，CPU通过GPIO接口将第一电阻R1的第一端（A点）电压置为高电平。此时，第一电阻R1的第二端（B点）电压、第二电阻的第二端（C点）电压都为高电平；由于B点为第一晶体管Q1的基极、C点为第二晶体管Q2的基极，且B点与C点都为高电平，第一晶体管Q1与第二晶体管Q2导通。

其中，高电平可以为系统设定的VCC。

S202、检测阶段：在此阶段下，第一晶体管Q1与第二晶体管Q2导通，获取第一晶体管Q1的集电极（D点）电压。

其中，根据设备接口是否接入负载，第一晶体管Q1的集电极电压存在高电平与低电平两种情况：

示例性的，当设备接口没有接入负载时，设备接口的两端未建立连接关系，即第一晶体管Q1的发射极与第二晶体管Q2的集电极之间连接断开，此时D点电压始终保持为高电平；

或者，当设备接口接入负载时，设备接口的两端形成连接关系，即第一晶体管Q1的发射极与第二晶体管Q2的集电极之间存在连接，此时D点电压由之前保持的高电平变为低电平；

其中，低电平可以为系统设定的GND。

值得一提的，假设设备接口接入负载的阻值为RL，在第一晶体管Q1、第二晶体管Q2导通的情况下，D点电压U_D为：

$U_D=\frac{\mathrm{VCC}\×\mathrm{RL}}{R3+\mathrm{RL}};$

其中，根据配置第三电阻R3的阻值，可对D点电压U_D进行调节，通过调节使U_D为低电平，即使得U_D小于一个预设电压值，该预设电压值可以根据第三晶体管Q3自身的开启电压确定；对第三电阻R3的配置，可根据接口检测电路的应用需求，即对应接口插入器件类型的阻值范围确定。

由此可见，针对不同类型设备接口，只需在设计时对第三电阻R3的阻值进行调整，即可在保持电路结构不变的情况下，进行移植，具有较高的实用性，且降低了工业成本。

进一步的，获取第三晶体管Q3的漏极（E点）电压；其中，根据设备接口是否接入负载，第三晶体管Q3的漏极电压存在高电平与低电平两种情况：

示例性的，当D点电压为高电平时，第三晶体管Q3截止，E点电压为高电平；或者，当D点电压为低电平时，第三晶体管Q3导通，E点电压由之前的高电平变为低电平。

S203、决策阶段：在此阶段下，CPU获取E点电压，判断E点电压是否满足预设状态条件，若满足，则确定设备接口的接口状态为已插入状态；或者，若不满足，则确定接口状态为未插入状态；

其中，预设状态条件包括：E点电压为低电平。

可选的，在上述决策阶段中，当CPU判断E点电压满足预设状态条件，即确定设备接口的接口状态为已插入状态时，该方法还包括：

S204、反馈阶段：在此阶段下，CPU通过GPIO接口将A点电压重新置为低电平。

此时，B点电压、C点电压都为低电平；第一晶体管Q1与第二晶体管Q2截止，检测停止，避免了接口检测电路00对设备原电路造成干扰。

进一步，CPU在将A点电压置为低电平，停止检测后，还可以在间隔第一预设时间后，再次执行上述S201至S203，重新对接口状态进行检测；以确定在间隔第一预设时间内，设备接口上插入的设备是否被拔出。

其中，上述第一预设时间为在检测确认接口状态为已插入状态的情况下，再次进行接口状态检测的间隔时间，可以为系统缺省设定值，也可以为外部输入给定值，此处不做限定。

可选的，在上述决策阶段中，当CPU判断E点电压不满足预设状态条件，即确定设备接口的接口状态为未插入状态时，可以在间隔第二预设时间后，再次执行上述S201至S203，重新对接口状态进行检测。

其中，上述第二预设时间为在检测确认接口状态为未插入状态的情况下，再次对接口进行检测的间隔时间，可以为系统缺省设定值，也可以为外部输入给定值，此处不做限定。

值得一提的，在一种可选的实现方式下，上述接口检测电路中可以不包括第三晶体管Q3与第四电阻R4，D点直接与CPU的第二接口相连，CPU根据D点电压确定设备接口的接口状态，具体判断过程与上述步骤类似，此处不再赘述；而上述图3所示接口检测电路中，第三晶体管Q3用于实现CPU与接口负载之间的安全隔离，相比于不使用的情况，具有更好的安全性及稳定性。

需要说明的是，以上仅是以图3所示的接口检测电路为例，对本发明实施例提供的接口检测方法进行的说明。本发明实施例提供的接口检测方法同样可以适用于具有相同模块结构的接口检测电路，且各模块电路结构可以与图3不同，具体的过程不再一一赘述。

由此可见，本发明实施例提供的一种接口检测方法，基于决策模块与检测模块之间的协调，通过判断设备接口的负载阻抗情况，实现对接口状态的检测，进一步可在确定接口状态为已插入状态后停止检测；对于不同类型的设备接口，可以在不改变电路设计结构的基础上，仅通过部分调整实现通用的接口状态检测方案，具有较强的可移植性，避免了对设备原电路引入额外的干扰，提高了接口检测电路的实用性。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种接口检测电路，其特征在于，所述接口检测电路包括：决策模块、检测模块，其中：

所述决策模块，与所述检测模块相连，用于向所述检测模块发送打开信号，所述打开信号用于打开所述检测模块；

所述检测模块，用于连接设备接口，检测所述设备接口上的负载阻抗，并生成与所述负载阻抗对应的负载信号；

所述决策模块，还用于当所述负载信号满足预设状态条件时，确定所述设备接口的接口状态为已插入状态，或，当所述负载信号不满足所述预设状态条件时，确定所述接口状态为未插入状态。

2.根据权利要求1所述的接口检测电路，其特征在于，所述决策模块还用于：

在确定所述接口状态为所述已插入状态后，向所述检测模块发送关闭信号，所述关闭信号用于关闭所述检测模块。

3.根据权利要求2所述的接口检测电路，其特征在于，所述决策模块还用于：

在向所述检测模块发送所述关闭信号后，间隔第一预设时间，向所述检测模块发送所述打开信号，并再次从所述检测模块获取所述负载信号，根据所述负载信号确定所述接口状态。

4.根据权利要求1所述的接口检测电路，其特征在于，所述决策模块还用于：

在确定所述接口状态为所述未插入状态后，间隔第二预设时间，向所述检测模块发送所述打开信号，并再次从所述检测模块获取所述负载信号，根据所述负载信号确定所述接口状态。

5.根据权利要求1至4任一所述的接口检测电路，其特征在于，

所述决策模块包括中央处理器CPU；

所述检测模块包括：第一晶体管、第二晶体管、第三晶体管、第一电阻、第二电阻、第三电阻及第四电阻，所述第一晶体管与所述第二晶体管为双极型晶体管，所述第三晶体管为场效应晶体管；

所述CPU的第一接口与所述第一电阻的第一端、第二电阻的第一端相连，第二接口与所述第三晶体管的漏极相连；

所述第一晶体管的基极与所述第一电阻的第二端相连，集电极与所述第三晶体管的栅极、所述第三电阻的第一端相连，发射极与所述设备接口的第一端相连；

所述第二晶体管的基极与所述第二电阻的第二端相连，集电极与所述设备接口的第二端相连，发射极与第一电压端相连；

所述第三电阻的第二端与第二电压端相连；

所述第三晶体管的源极与所述第一电压端相连，漏极还与所述第四电阻的第一端相连；

所述第四电阻的第二端与所述第二电压端相连；

所述第一电压端为低电平，所述第二电压端为高电平；

所述决策模块中的所述CPU向所述检测模块发送所述打开信号，所述打开信号包括将所述第一电阻的第一端电压置为高电平的信号，使得所述第一电阻的第二端电压、所述第二电阻的第二端电压都为高电平，所述第一晶体管与所述第二晶体管导通；

所述检测模块根据所述设备接口的第一端与第二端的连接情况，获取相应所述负载信号，所述负载信号为所述第三晶体管的漏极电压；当所述设备接口的第一端与第二端已存在连接时，所述第一晶体管的集电极电压为低电平，所述第三晶体管导通，所述第三晶体管的漏极电压为低电平；或，当所述设备接口的第一端与第二端不存在连接时，所述第一晶体管的集电极电压为低电平，所述第三晶体管截止，所述第三晶体管的漏极电压为高电平；

当所述第三晶体管的漏极电压为低电平时，所述决策模块中的所述CPU确定所述接口状态为已插入状态，或，当所述第三晶体管的漏极电压为高电平时，确定所述接口状态为未插入状态。

6.一种接口检测装置，其特征在于，所述接口检测装置包括设备接口、权利要求1至5任一所述的接口检测电路。

7.一种接口检测方法，其特征在于，所述方法包括：

初始化阶段：决策模块向检测模块发送打开信号，所述打开信号用于打开所述检测模块；

检测阶段：所述检测模块检测设备接口上的负载阻抗，并生成与所述负载阻抗对应的负载信号；

决策阶段：当所述负载信号满足预设状态条件时，所述决策模块确定所述设备接口的接口状态为已插入状态，或，当所述负载信号不满足所述预设状态条件时，所述决策模块确定所述接口状态为未插入状态。

8.根据权利要求7所述的方法，其特征在于，在所述决策模块确定所述设备接口的接口状态为已插入状态之后，所述方法还包括：

所述决策模块向所述检测模块发送关闭信号，所述关闭信号用于关闭所述检测模块，停止检测。

9.根据权利要求8所述的方法，其特征在于，在所述决策模块向所述检测模块发送关闭信号之后，所述方法还包括：

在间隔第一预设时间后，重新执行所述初始化阶段至所述决策阶段。

10.根据权利要求7所述的方法，其特征在于，在所述决策模块确定所述接口状态为未插入状态之后，所述方法还包括：

在间隔第二预设时间后，重新执行所述初始化阶段至所述决策阶段。