CN105075125A - 减小用于低功率宽带高分辨率dac的阻抗衰减器的谐波失真的技术 - Google Patents

减小用于低功率宽带高分辨率dac的阻抗衰减器的谐波失真的技术 Download PDF

Info

Publication number
CN105075125A
CN105075125A CN201480013259.8A CN201480013259A CN105075125A CN 105075125 A CN105075125 A CN 105075125A CN 201480013259 A CN201480013259 A CN 201480013259A CN 105075125 A CN105075125 A CN 105075125A
Authority
CN
China
Prior art keywords
electric current
summing junction
amplifier
current summing
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480013259.8A
Other languages
English (en)
Other versions
CN105075125B (zh
Inventor
T·宋
S·M·李
D·孔
D·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105075125A publication Critical patent/CN105075125A/zh
Application granted granted Critical
Publication of CN105075125B publication Critical patent/CN105075125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45634—Indexing scheme relating to differential amplifiers the LC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45686—Indexing scheme relating to differential amplifiers the LC comprising one or more potentiometers, which are not shunting potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45701—Indexing scheme relating to differential amplifiers the LC comprising one resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

数模转换器(DAC)部分地包括响应于数字信号而向一对电流求和节点提供电流的众多输入级以及耦合在电流求和节点与DAC的输出端之间的阻抗衰减器。阻抗衰减器尤其被适配成增大输出负载的阻抗的范围以考虑到因工艺、电压和温度的变动而引起的输出负载阻抗的改变，并且将由求和节点所见的阻抗与负载阻抗解耦。阻抗衰减器进一步包括具有可编程共模增益带宽的差分输入、差分输出放大器以控制放大器的谐波失真。阻抗衰减器可任选地包括一对交叉耦合的电容器以控制放大器的谐波失真。

Description

减小用于低功率宽带高分辨率DAC的阻抗衰减器的谐波失真的技术
背景技术
本公开涉及电子电路，尤其涉及数模转换器。
数模转换器(DAC)是将数字信号转换成模拟信号的电子电路。数个参数被用来确定用于给定应用的DAC的适用性。这些参数包括DAC执行数模转换的速度、分辨率、以及DAC的谐波失真。
无线通信设备(诸如蜂窝电话)往往使用高速度、高分辨率DAC来将数字信号转换成模拟信号以用于进一步由布置于通信设备中的模拟电路处理。低噪声，低功率、宽带，高分辨率的DAC对于高级无线标准(诸如，长期演进(LTE)标准)日益重要。
简要概述
根据本发明的一个实施例的数模转换器(DAC)部分地包括响应于由DAC接收到的数字信号而向一对电流求和节点供应电流的众多输入级，以及耦合在电流求和节点与DAC的输出端之间的阻抗衰减器。阻抗衰减器尤其被适配成增大输出负载的阻抗的范围以考虑到因工艺、电压和温度的变动而引起的输出负载阻抗的改变，并且将负载阻抗与可能存在于电流求和节点与输入级之间的阻抗解耦。在一些实施例中，阻抗衰减器包括具有可编程共模增益带宽的差分输入、差分输出放大器以控制放大器的谐波失真。在其他实施例中，阻抗衰减器包括一对交叉耦合的电容器以控制放大器的谐波失真。
根据本发明的一个实施例的DAC部分地包括众多输入级、第一和第二晶体管、以及放大器。这些输入级响应于由DAC接收到的数字信号而将电流递送给DAC的第一和第二电流求和节点。第一晶体管具有耦合至第一电流求和节点的第一端子以及耦合至DAC的第一输出节点的第二端子。第二晶体管具有耦合至第二电流求和节点的第一端子以及耦合至DAC的第二输出节点的第二端子。放大器具有耦合至第一晶体管的第一端子的第一差分输入端子、耦合至第二晶体管的第一端子的第二差分输入端子、耦合至第一晶体管的栅极端子的第一差分输出端子、以及耦合至第二晶体管的栅极端子的第二差分输出端子。该放大器被适配成将第一和第二电流求和节点中的每一个节点的阻抗维持在由该放大器的增益定义的范围内。
在一个实施例中，DAC进一步包括第一和第二电容器。第一电容器耦合在第一晶体管的栅极端子与第二电流求和节点之间。第二电容器耦合在第二晶体管的栅极端子与第一电流求和节点之间。第一和第二电容器减小放大器的谐波失真。
在一个实施例中，该放大器进一步包括第三输入端子，该第三输入端子接收被适配成改变该放大器的共模增益的控制信号。在一个实施例中，该放大器进一步接收定义该放大器的共模输入电压的参考电压。在一个实施例中，该放大器进一步包括差分共源共栅输入级、差分源极跟随器放大级、共模反馈环路、以及频率补偿块。在一个实施例中，该差分共源共栅是折叠式共源共栅。
在一个实施例中，该频率补偿块包括众多可变电容器和电阻器，这些可变电容器和电阻器被用来补偿该放大器针对差模和共模两者的频率响应。在一个实施例中，该共模反馈环路被适配成根据参考电压来定义放大器的共模输入电压。在一个实施例中，该共模反馈环路包括输入晶体管，该输入晶体管接收参考电压并与布置在差分共源共栅中的一对输入晶体管形成差分对。
在一个实施例中，控制信号通过选择共模反馈环路的输入晶体管的沟道宽度对沟道长度比来改变放大器的谐波失真。在一个实施例中，控制信号通过改变布置在共模反馈环路中的一个或多个电流源的电流来改变放大器的谐波失真。在一个实施例中，控制信号改变布置在频率补偿块中的一个或多个可变电容器的电容和/或一个或多个可变电阻器的电阻以补偿放大器的频率响应。
根据本发明的一个实施例的DAC部分地包括众多输入级、第一和第二晶体管、第一和第二放大器、以及第一和第二电容器。这些输入级被适配成响应于由DAC接收到的数字信号而将电流递送给DAC的第一和第二电流求和节点。第一晶体管具有耦合至第一电流求和节点的第一端子以及耦合至DAC的第一输出节点的第二端子。第二晶体管具有耦合至第二电流求和节点的第一端子以及耦合至DAC的第二输出节点的第二端子。第一放大器具有耦合至第一晶体管的第一端子的第一输入端子、接收参考电压的第二输入端子、以及耦合至第一晶体管的栅极端子的输出端子。第二放大器具有耦合至第二晶体管的第一端子的第一输入端子、接收参考电压的第二输入端子、以及耦合至第二晶体管的栅极端子的输出端子。第一电容器耦合在第一晶体管的栅极端子与第二电流求和节点之间。第二电容器耦合在第二晶体管的栅极端子与第一电流求和节点之间。
根据本发明的一个实施例的一种用于将数字信号转变成模拟信号的方法部分地包括：响应于该数字信号而将第一电流和第二电流分别递送给第一电流求和节点和第二电流求和节点，以及将第一电流求和节点和第二电流求和节点耦合至差分放大器的第一输入端子和第二输入端子。
该方法进一步包括使用该差分放大器响应于第一电流求和节点的电压改变而改变第一电流路径的导电性。第一路径被适配成将第一电流求和节点耦合至表示模拟输出电压的第一差分电压。通过响应于第一电流求和节点的电压改变而改变第一路径的导电性，第一电流求和节点的阻抗被维持在由差分放大器的增益定义的范围内。
该方法进一步包括使用该差分放大器响应于第二电流求和节点的电压改变而改变第二电流路径的导电性。第二路径被适配成将第二电流求和节点耦合至表示模拟输出电压的第二差分电压。通过响应于第二电流求和节点的电压改变而改变第二路径的导电性，第二电流求和节点的阻抗被维持在由差分放大器的增益定义的范围内。
附图简述
藉由示例解说了本公开的各方面。在附图中，类似的参考标号指示类似元件，并且：
图1是其中可实施本发明的各方面的无线通信设备的框图。
图2是根据本发明的一个示例性实施例的电流导引式DAC的简化框图。
图3是根据本发明的一个示例性实施例的电流导引式DAC的简化框图。
图4是根据本发明的另一示例性实施例的电流导引式DAC的简化框图。
图5是根据本发明的另一示例性实施例的电流导引式DAC的简化框图。
图6是根据本发明的一个示例性实施例的布置在图5的DAC中的放大器的晶体管示意图。
图7是根据本发明的一个示例性实施例的如在图6的放大器中使用的具有可变的沟道宽度对沟道长度比的晶体管的简化框图。
详细描述
现在将关于附图来描述若干解说性实施例，这些附图形成本文的一部分。尽管以下描述了其中可实现本公开的一个或多个方面的特定实施例，但可以使用其它实施例并且可作出各种修改而不会脱离本公开的范围。
根据本发明的一个实施例的数模转换器(DAC)部分地包括响应于由DAC接收到的数字信号而向一对电流求和节点提供电流的众多输入级，以及耦合在电流求和节点与DAC的输出端之间的阻抗衰减器。阻抗衰减器尤其被适配成增大输出负载的阻抗的范围以考虑到因工艺、电压和温度的变动而引起的输出负载阻抗的改变，并且将负载阻抗与可能存在于电流求和节点与输入级之间的阻抗解耦。在一些实施例中，阻抗衰减器包括具有可编程共模增益带宽的差分输入、差分输出放大器以控制放大器的谐波失真。在其他实施例中，阻抗衰减器包括一对交叉耦合的电容器以控制放大器的谐波失真。
图1是根据本发明的一个实施例的被用在无线通信系统中的无线通信设备150(在下文被替换地称为设备)的框图。设备150可以是蜂窝电话、个人数字助理(PDA)、调制解调器、手持式设备、膝上型计算机、以及类似物。
设备150可在任何给定时间在下行链路(DL)和/或上行链路(UL)上与一个或多个基站通信。下行链路(或即前向链路)是指从基站到设备的通信链路。上行链路(或即反向链路)是指从设备到基站的通信链路。
无线通信系统可以是能够通过共享可用系统资源(例如，带宽和发射功率)来支持与多个用户的通信的多址系统。此类系统的示例包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、正交频分多址(OFDMA)系统、以及空分多址(SDMA)系统。
无线通信设备150可被用在无线通信系统(诸如长期演进(LTE)系统)中。无线通信系统150可连续地在高数据率或带宽上操作，由此需要增大的带宽以用于其中使用的DAC。增大的带宽可能需要在片上系统上实现的能够处置宽频率范围和数字预失真操作的宽带DAC。预失真操作可使得能够在此类无线系统中使用低成本、非线性的功率放大器。
设备150被示出为部分地包括调制器104、DAC100、滤波器108和放大器110，它们合起来形成了发射信道。调制器104被适配成调制传入数字信号102并且将经调制信号提供给DAC100。如以下进一步描述的，DAC100具有内置负载(阻抗)衰减器。经转换的信号被滤波器108滤波并被放大器110放大。由放大器110生成的经放大信号可在通过天线114发射之前进一步使用功率放大器112来放大。
低功率无线或消费者设备可能需要以较小电流操作的DAC。在此类应用中，包括信噪失真比(SNDR)、无杂散动态范围(SFDR)和总谐波失真(THD)在内的动态线性度性能度量是重要的系统参数。
图2是根据本发明的一个示例性实施例的被适配成具有减小的谐波失真的N比特电流导引式DAC100的框图，其中N为整数。DAC100可被用在图1中所示的设备150中。DAC100包括N个输入级120i(其中i是从1变化到N的整数)以及阻抗衰减器190。每个输入级120i被适配成接收差分数据比特Di和DBi、作为响应生成差分电流Ii、IBi、以及将该差分电流递送给DAC的求和节点B、B’。阻抗衰减器190接收被递送给求和节点B、B’的差分电流(Io+I1)和(Io-I1)，并且作为响应生成跨输出节点O、O’的一对差分电压，其表示DAC100的输出电压。
阻抗衰减器190有利地增大输出负载170可具有的阻抗范围。阻抗衰减器190被进一步适配成考虑到因工艺、电压和温度的变动而引起的输出负载阻抗的变化。因此，在其中所有输入级生成相同量的电流且具有相似开关大小的实施例中，DAC100比常规DAC具有跨工艺、电压和温度小得多的带外噪声变动。此外，在其中电阻性网络(诸如R-2R网络)被用来对DAC的一级或多级中的电流进行缩放时，阻抗衰减器190在选择电阻性网络的电阻方面提供更大的灵活性以确保DAC100的SFDR和SNDR落在期望值内。换言之，根据本发明的阻抗衰减器190将此类电阻性网络的电阻与负载电阻解耦。此外，在一些实施例中，阻抗衰减器190包括具有可编程共模增益带宽的差分输入、差分输出放大器以控制放大器的谐波失真。
图3是根据本发明的一个实施例的被适配成具有减小的谐波失真的阻抗衰减器190的简化框图。阻抗衰减器190被示为部分地包括晶体管140、160以及单端放大器146、166。电流源148、168分别向节点B、B’提供电流Ioffset(I抵消)，并且电流阱150、170分别从节点O、O’汲取电流Ioffset。电流源148、168和电流阱150、170被适配成将晶体管140、160维持在它们的活跃工作区域中。阻抗衰减器190还被示为部分地包括电容器144和146。还在图3中示出的是表示晶体管140的栅极到源极寄生电容的电容器142、以及表示晶体管160的栅极到源极寄生电容的电容器162。
衰减器190被适配成将节点B、B’之间的电压差维持在由放大器146、166的增益定义的相对较小范围内。例如，如果放大器146、166具有60dB的DC增益，并且输出节点O、O’之间的电压差为1V，则节点B、B’之间的电压差被维持在接近1mv，如以下进一步描述的。
例如，假定DAC100响应于DAC的输入端处的改变而将更多电流导引到节点B。这导致节点B处的电压增大。由于放大器146的输入端子具有相对较高的阻抗，因而导致递送给节点B的额外电流流经晶体管140，由此导致输出节点O处的电压增大。由于放大器146的增益，节点B处的电压的任何增大会导致放大器146的输出(即，晶体管140的栅极)处的电压被减小甚至更大的量。相应地，因递送给节点B的额外电流而引起的节点B处的电压的增大越大，导电晶体管140越多地变得将此额外电流传递给节点O——由此将节点B的阻抗维持在窄范围内。换言之，放大器146与晶体管140一起操作以将节点B的阻抗维持在由放大器146的增益定义的窄范围内。此外，由于放大器146的输入端子之间的虚接地的存在，节点B处的电压保持接近参考电压Vref。
同样，如果响应于DAC的输入端处的改变而有更多电流被导引到节点B’，则节点B’处的电压增大。由于放大器166的输入端子具有相对较高的阻抗，因而导致递送给节点B’的额外电流流经晶体管160，由此导致输出节点O’处的电压增大。由于放大器166的增益，节点B’处的电压的任何增大会导致放大器166的输出端(即，晶体管160的栅极)处的电压被减小甚至更大的量。相应地，因递送给节点B’的额外电流而引起的节点B’处的电压的增大越大，导电晶体管160越多地变得将此额外电流传递给节点O’——由此将节点B’的阻抗维持在窄范围内。换言之，放大器166与晶体管160一起操作以将节点B’的阻抗维持在由放大器166的增益定义的窄范围内。此外，由于放大器166的输入端子之间的虚接地的存在，节点B’处的电压保持接近参考电压Vref。因此，由于节点B和B’两者的电压接近Vref，因此节点B、B’的电压差也被维持在较小范围内(Sang，请你提供这些电压/电流的数字示例)。阻抗衰减器190在美国专利No.8,169,353中进一步描述。
寄生电容142和146可导致DAC的输出电流(即，流经晶体管146与160的电流之差)中的非线性。为了减小此非线性，根据本发明的一个实施例，阻抗衰减器190被适配成包括电容器144和164。
如图所示，电容器144被连接在晶体管140的栅极端子与晶体管160的源极端子(即，节点B’)之间。同样，电容器164被连接在晶体管160的栅极端子与晶体管140的源极端子(即，节点B)之间。如上所述，电容器142和162分别是晶体管140和160的寄生栅极到源极电容。经由电容器142从节点B汲取(或注入到节点B)的电流经由电容器164被注回节点B(或从节点B汲取)。同样，经由电容器138从节点B’汲取(或注入到节点B’)的电流经由电容器144被注回节点B’(或从节点B’汲取)。相应地，交叉耦合的电容器144和164提供电流以分别抵消可通过电容器162和142汲取的电流。同样，交叉耦合的电容器144和164汲取电流以分别抵消可通过电容器162和164提供的电流。相应地，通过抵消可通过寄生电容142、162注入或汲取的电流，电容器164、144减小了阻抗衰减器190的谐波失真。
图4是根据本发明的另一示例性实施例的被适配成具有减小的谐波失真的阻抗衰减器190的简化框图。阻抗衰减器190被示为部分地包括晶体管140、160以及差分输入、差分输出放大器180。电流源148、168分别向节点B、B’提供电流Ioffset，并且电流阱150和170分别从节点O、O’汲取电流Ioffset。电流源148、168和电流阱150、170被适配成将晶体管140、160维持在它们的活跃工作区域中。阻抗衰减器190还被示为部分地包括电容器144、146。还在图4中示出的是表示晶体管140的寄生栅极到源极电容的电容器142、以及表示晶体管160的寄生栅极到源极电容的电容器162。
图4中所示的衰减器190被适配成将节点B、B’的电压差以及节点B、B’的阻抗维持在相对较小的范围内。例如，如果放大器180具有60dB的DC增益，并且输出节点O、O’之间的电压差为1V，则节点B、B’之间的电压差被维持在接近1mv，如以下进一步描述的。
例如，假定DAC100响应于DAC的输入端处的改变而将更多电流导引到节点B。这导致节点B处的电压最初增大。由于放大器180的输入端子具有相对较高的阻抗，因而导致递送给节点B的额外电流流经晶体管140，由此导致输出节点O处的电压增大。由于放大器180的增益，晶体管140的栅极端子处的电压减小的量大于节点B处的电压增大的量。这导致晶体管140变得更导电以将额外电流从节点B传递到节点O。相应地，因递送给节点B的任何额外电流而引起的节点B处的电压的增大越大，导电晶体管140越多地变得将此额外电流传递给节点O——由此将节点B的阻抗维持在窄范围内。因此，节点B处的电压被适配成仅变化相对较小量。出于相同原因，节点B’处的电压也被适配成仅变化相对较小量。相应地，阻抗衰减器190将节点B、B’的阻抗维持在由放大器180的DC增益定义的非常窄的范围内。此外，由于放大器180的输入端子之间的虚接地的存在，放大器180将节点B、B’之间的电压差维持在非常窄的范围内。(Sang，请你提供这些电压/电流的数字示例)
寄生电容142和146可导致DAC的输出电流(即，流经晶体管140与160到输出节点O、O’的电流之差)中的非线性。为了减小此非线性，根据本发明的一个实施例，阻抗衰减器190被适配成包括电容器144和164，如图4所示。
如图所示，电容器144被连接在晶体管140的栅极端子与晶体管160的源极端子(即，节点B’)之间。同样，电容器164被连接在晶体管160的栅极端子与晶体管140的源极端子(即，节点B)之间。电容器142和162分别是晶体管140和160的寄生栅极到源极电容。经由电容器142从节点B汲取(或注入到节点B)的电流经由电容器164被注回节点B(或从节点B汲取)。同样，经由电容器162从节点B’汲取(或注入到节点B’)的电流经由电容器144被注回节点B’(或从节点B’汲取)。相应地，交叉耦合的电容器144和164提供电流以分别抵消可通过电容器162和142汲取的电流。同样，交叉耦合的电容器144和164汲取电流以分别抵消可通过电容器162和164提供的电流。相应地，通过抵消可通过寄生电容142、162注入或汲取的电流，电容器164和144减小了阻抗衰减器190的放大器180的谐波失真，如图4所示。
图5是根据本发明的另一示例性实施例的被适配成具有减小的谐波失真的阻抗衰减器190的简化框图。阻抗衰减器190被示为部分地包括晶体管140、160以及差分输入、差分输出放大器185。电流源148、168分别向节点B、B’提供电流Ioffset，并且电流阱150和170分别从节点O、O’汲取电流Ioffset。电流源148、168和电流阱150、170被适配成将晶体管140、160维持在活跃工作区域中。图5的阻抗衰减器190类似于图4的阻抗衰减器190，不同之处在于图5的阻抗衰减器190的放大器185还接收控制信号CTRL，控制信号CTRL通过改变放大器185的共模增益带宽积来改变放大器185的谐波失真。换言之，放大器185的共模增益带宽积可被改变以控制放大器185的谐波失真。图5中的衰减器190还被适配成将节点B、B’的阻抗以及节点B、B’之间的电压差维持在由放大器185的增益定义的相对较小的范围内。
图6是根据本发明的一个示例性实施例的图5的放大器185的晶体管示意图。放大器185被示为包括折叠式共源共栅放大器200、差分输出缓冲器300、频率补偿块400、以及共模反馈环路500。
晶体管202和302分别接收节点B、B’的电压Vip和Vin(参见图5)。晶体管202和302与电流源220一起形成折叠式共源共栅放大器200的差分输入对。由于可流经晶体管202和302的电流的总和是固定的且由电流源220设置，因此在晶体管202、302的栅极端子之间施加差分电压时，经过这两个晶体管之一的电流增大，同时经过这些晶体管中的另一个晶体管的电流减小。例如，假定电压Vip被增大到大于电压Vin。相应地，晶体管202传导更多电流，而晶体管302传导较少电流。由于从节点A向晶体管212的漏极端子看到的阻抗高于从节点A向晶体管214的源极端子看到的阻抗，因此作为晶体管202的栅极电压增大的结果而生成的小信号电流流经晶体管214到节点C。同样，经过晶体管302的小信号电流的减小从节点A’流到节点C’。从节点C到晶体管214的漏极端子的阻抗相对较高且由共源共栅晶体管214设置。同样，从节点C到晶体管216的漏极端子的阻抗也相对较高且由共源共栅晶体管216设置。出于相同原因，节点C’处的阻抗也相对较高。相应地，流经晶体管214、314的差分电流的任何改变导致节点C、C’之间的相对较高差分电压。节点C、C’之间的电压差与节点B、B’之间的电压(即，电压Vip和Vin)差的比率由折叠式共源共栅放大器200的增益定义。相应地，节点B、B’的电压之间的任何小差异导致节点C、C’的电压之间的大得多的差异。(Sang，请你提供这些电压/电流的数字示例)节点C、C’的电压之差与节点B、B’的电压之差的比率由共源共栅放大器200的增益定义。
晶体管220与输出缓冲器300的电流源222一起形成源极跟随器放大器。相应地，放大器185的输出电压Von跟随节点C的电压。同样，晶体管320与输出缓冲器300的电流源322一起形成源极跟随器放大器。相应地，输出端子O’的输出电压Vop跟随节点C’的电压。晶体管220、230的输出端子具有相对较低的阻抗值。
可变电阻器402、412与可变电容器404、406、416、418一起被用来补偿放大器185针对差模和共模两者的频率响应。如以下进一步解释的，可变电阻器402、412的电阻以及可变电容器404、406、416、418的电容可使用信号Ctrl来改变以补偿放大器185的频率响应。
共模反馈环路500被示为包括晶体管502、506、504以及电流源508和510。共模反馈环路500被适配成将放大器185的共模输入电压设为接近参考电压Vref。在共模期间，假定相同电压被施加到晶体管202、302的输入端子。相应地，由于折叠式共源共栅放大器200的对称性，在共模期间，节点A、A’处的电压被假定为与节点C、C’处的电压相同。因此，在共模期间，晶体管502可被假定与晶体管202、302形成差分对。
例如，假定放大器185的共模输入电压(即，输入电压Vip和Vin的平均值)变成高于电压Vref。由于经过晶体管202、302和502的电流总和由电流源510定义，因此此类共模输入电压增大导致经过晶体管502的电流减小，由此导致节点D处的电压增大。由于晶体管212、312和506形成电流镜，因此节点D处的电压增大导致节点A、A’的电压减小，进而导致节点C、C’的电压以及由此由电压Vop、Von(即，晶体管220和320的漏极端子处的电压)定义的共模输出电压减小。
同时参照图5和6，放大器185的共模输出电压的减小导致晶体管140、160变得更导电。因此，节点B、B’处的电压以及由此放大器185的共模输入电压减小以对抗放大器185的共模输入电压的初始增大。共模反馈环路500由此被适配成将放大器185的共模输入电压维持在参考电压Vref的窄范围内。此外，放大器185的输入端子之间存在的虚接地将放大器185的差模输入电压(即，节点B、B’的电压差)维持在小范围内(Sang，请你提供这些电压/电流的数字示例)。
根据本发明的一个方面，控制信号Ctrl被适配成改变放大器185的共模增益带宽积，由此控制放大器185的谐波失真。信号Ctrl可被用来改变流经可变电流源508、510的电流、可变电容器404、406、414、416的电容、可变电阻器402、412的电阻、以及布置在共模反馈环路500中的晶体管502的沟道宽度(W)对沟道长度(L)比。
通过改变经过可变电流源508和510的电流、或者晶体管502的W/L，放大器185的共模增益带宽积可被改变，由此改变放大器185的谐波失真。为了执行任何选定共模增益处的频率补偿，可变电阻器402、412的电阻以及可变电容器404、406、414和416的电容也可使用控制信号Ctrl来改变。
图7是根据一个示例性实施例的并联连接以形成图6的晶体管502的晶体管502i(i是从1变化到N的整数)的示意图。晶体管5020接收参考电压Vref并且连接在电流源510与节点D之间，如也从图6所见的。为了增大晶体管5020的W/L，通过导通相关联的开关510i来选择一个或多个晶体管502i。例如，为了选择晶体管5021并且由此将其W/L添加到晶体管502的W/L—通过向晶体管5020添加更多并联的晶体管—开关5101闭合。这使得电压Vref能够被施加到晶体管5021的栅极端子。晶体管5020和5021随后并联连接以具有更高的W/L。虽然未示出，但流经电流源508和510的电流也可被改变以改变共模增益带宽积以及由此改变放大器185的谐波失真。
以上本发明的实施例是解说性而非限定性的。本发明的各实施例不被DAC的分辨率限制。本发明的各实施例不被可在阻抗衰减器中使用的放大器的类型限制。本发明的各实施例不被其中可布置DAC的设备的类型(无线或其他)限制。鉴于本发明，其他增添、删减或修改是显而易见的并且旨在落入所附权利要求的范围。

Claims (47)

1.一种数模转换器(DAC)，包括：
多个输入级，其响应于由所述DAC接收到的数字信号而将电流递送给第一和第二电流求和节点；
第一晶体管，其具有耦合至所述第一电流求和节点的第一端子以及耦合至所述DAC的第一输出节点的第二端子；
第二晶体管，其具有耦合至所述第二电流求和节点的第一端子以及耦合至所述DAC的第二输出节点的第二端子；
放大器，其具有耦合至所述第一晶体管的第一端子的第一差分输入端子、耦合至所述第二晶体管的第一端子的第二差分输入端子、耦合至所述第一晶体管的栅极端子的第一差分输出端子、以及耦合至所述第二晶体管的栅极端子的第二差分输出端子，所述放大器被适配成将所述第一和第二电流求和节点中的每一个节点的阻抗维持在由所述放大器的增益定义的范围内。
2.如权利要求1所述的DAC，其特征在于，所述DAC进一步包括：
第一电容器，其耦合在所述第一晶体管的栅极端子与所述第二电流求和节点之间；以及
第二电容器，其耦合在所述第二晶体管的栅极端子与所述第一电流求和节点之间。
3.如权利要求1所述的DAC，其特征在于，所述放大器进一步包括第三输入端子，所述第三输入端子接收被适配成改变所述放大器的共模增益的控制信号。
4.如权利要求3所述的DAC，其特征在于，所述放大器进一步接收定义所述放大器的共模输入电压的参考电压。
5.如权利要求4所述的DAC，其特征在于，所述放大器进一步包括：
差分共源共栅输入级；
差分源极跟随器放大级；
共模反馈环路；以及
频率补偿块。
6.如权利要求5所述的DAC，其特征在于，所述差分共源共栅是折叠式共源共栅。
7.如权利要求5所述的DAC，其特征在于，所述频率补偿块包括多个电容器和电阻器，所述多个电容器和电阻器被适配成补偿所述放大器在差模和共模两者中的频率响应。
8.如权利要求7所述的DAC，其特征在于，所述共模反馈环路被适配成根据所述参考电压来定义所述放大器的所述共模输入电压。
9.如权利要求8所述的DAC，其特征在于，所述共模反馈环路包括第一输入晶体管，所述第一输入晶体管接收所述参考电压并与布置在所述差分共源共栅输入级中的输入晶体管形成差分对。
10.如权利要求9所述的DAC，其特征在于，所述共模反馈环路的所述第一晶体管的沟道宽度对沟道长度比通过所述控制信号来选择以改变所述放大器的谐波失真。
11.如权利要求9所述的DAC，其特征在于，所述放大器进一步包括耦合至所述差分共源共栅输入级和所述共模反馈环路的第一晶体管的第一电流源，其中所述控制信号被进一步适配成改变所述第一电流源的电流以改变所述放大器的谐波失真。
12.如权利要求9所述的DAC，其特征在于，所述控制信号被进一步适配成改变布置在所述共模反馈环路中的第二电流源的电流以改变所述放大器的谐波失真。
13.如权利要求9所述的DAC，其特征在于，所述控制信号被进一步适配成改变所述频率补偿块中的所述电容器中的至少一个电容器的电容。
14.一种数模转换器(DAC)，包括：
多个输入级，其响应于由所述DAC接收到的数字信号而将电流递送给第一和第二电流求和节点；以及
第一晶体管，其具有耦合至所述第一电流求和节点的第一端子以及耦合至所述DAC的第一输出节点的第二端子；
第二晶体管，其具有耦合至所述第二电流求和节点的第一端子以及耦合至所述DAC的第二输出节点的第二端子；
第一放大器，其具有耦合至所述第一晶体管的第一端子的第一输入端子、接收参考电压的第二输入端子、以及耦合至所述第一晶体管的栅极端子的输出端子；
第二放大器，其具有耦合至所述第二晶体管的第一端子的第一输入端子、接收所述参考电压的第二输入端子、以及耦合至所述第二晶体管的栅极端子的输出端子；
第一电容器，其耦合在所述第一晶体管的栅极端子与所述第二电流求和节点之间；以及
第二电容器，其耦合在所述第二晶体管的栅极端子与所述第一电流求和节点之间。
15.一种用于将数字信号转变成模拟信号的方法，所述方法包括：
响应于所述数字信号而将第一电流和第二电流分别递送给第一电流求和节点和第二电流求和节点；
分别将所述第一电流求和节点和第二电流求和节点耦合至差分放大器的第一差分输入端子和第二差分输入端子；
响应于所述第一电流求和节点的电压改变而使用所述差分放大器来改变第一电流路径的导电性以将所述第一电流求和节点的阻抗维持在预定义范围内，其中所述第一电流路径被适配成将所述第一电流求和节点耦合至第一差分模拟输出电压；以及
响应于所述第二电流求和节点的电压改变而使用所述差分放大器来改变第二电流路径的导电性以将所述第二电流求和节点的阻抗维持在所述预定义范围内，其中所述第二电流路径被适配成将所述第二电流求和节点耦合至第二差分模拟输出电压。
16.如权利要求15所述的方法，其特征在于，进一步包括：
将第一电容器耦合在所述放大器的第一差分输出与所述第二电流求和节点之间；以及
将第二电容器耦合在所述放大器的第二差分输出与所述第一电流求和节点之间。
17.如权利要求15所述的方法，其特征在于，进一步包括：
使用施加到所述差分放大器的控制信号来改变所述差分放大器的共模增益以改变所述差分放大器的谐波失真。
18.如权利要求17所述的方法，其特征在于，进一步包括：
根据提供给所述差分放大器的参考电压来定义所述差分放大器的共模输入电压。
19.如权利要求18所述的方法，其特征在于，进一步包括：
在所述放大器的差分输入端子之间形成差分共源共栅；以及
在所述放大器的差分输出端子之间形成差分源极跟随器放大级。
20.如权利要求19所述的方法，其特征在于，所述差分共源共栅是折叠式共源共栅。
21.如权利要求18所述的方法，其特征在于，进一步包括：
使用多个电容器和电阻器来补偿所述差分放大器的频率响应。
22.如权利要求18所述的方法，其特征在于，进一步包括：
通过改变布置在所述差分放大器中的至少一个晶体管的沟道宽度对沟道长度比来改变所述差分放大器的谐波失真。
23.如权利要求18所述的方法，其特征在于，进一步包括：
通过改变流经布置在所述差分放大器中的至少一个电流源的电流来改变所述差分放大器的谐波失真。
24.如权利要求21所述的方法，其特征在于，进一步包括：
通过改变所述多个电容器中的至少一个电容器的电容来改变所述差分放大器的谐波失真。
25.一种用于将数字信号转变成模拟信号的方法，所述方法包括：
响应于所述数字信号而将第一电流和第二电流递送给第一电流求和节点和第二电流求和节点；
将所述第一电流求和节点耦合至第一放大器的差分输入端子；
将所述第二电流求和节点耦合至第二放大器的差分输入端子；
响应于所述第一电流求和节点的电压改变而使用所述第一放大器来改变第一电流路径的导电性以将所述第一电流求和节点的阻抗维持在预定义范围内，其中所述第一电流路径被适配成将所述第一电流求和节点耦合至第一差分模拟输出电压；
响应于所述第二电流求和节点的电压改变而使用所述第二放大器来改变第二电流路径的导电性以将所述第二电流求和节点的阻抗维持在所定义的所述预定义范围内，其中所述第二电流路径被适配成将所述第二电流求和节点耦合至第二差分模拟输出电压；
将第一电容器耦合在所述第一放大器的输出端与所述第二电流求和节点之间；以及
将第二电容器耦合在所述第二放大器的输出端与所述第一电流求和节点之间。
26.一种包括指令的非瞬态计算机可读介质，所述指令在由处理器执行时使得所述处理器：
响应于数字信号而将第一电流和第二电流分别递送给第一电流求和节点和第二电流求和节点；
分别将所述第一电流求和节点和第二电流求和节点耦合至差分放大器的第一差分输入端子和第二差分输入端子；
响应于所述第一电流求和节点的电压改变而使用所述差分放大器来改变第一电流路径的导电性以将所述第一电流求和节点的阻抗维持在预定义范围内，其中所述第一电流路径被适配成将所述第一电流求和节点耦合至第一差分模拟输出电压；以及
响应于所述第二电流求和节点的电压改变而使用所述差分放大器来改变第二电流路径的导电性以将所述第二电流求和节点的阻抗维持在所述预定义范围内，其中所述第二电流路径被适配成将所述第二电流求和节点耦合至第二差分模拟输出电压。
27.如权利要求26所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步使得所述处理器：
将第一电容器耦合在所述放大器的第一差分输出端与所述第二电流求和节点之间；以及
将第二电容器耦合在所述放大器的第二差分输出端与所述第一电流求和节点之间。
28.如权利要求26所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步使得所述处理器：
使用施加到所述差分放大器的控制信号来改变所述差分放大器的共模增益以改变所述差分放大器的谐波失真。
29.如权利要求28所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步使得所述处理器：
根据提供给所述差分放大器的参考电压来定义所述差分放大器的共模输入电压。
30.如权利要求29所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步使得所述处理器：
在所述放大器的差分输入端子之间形成差分共源共栅；以及
在所述放大器的差分输出端子之间形成差分源极跟随器放大级。
31.如权利要求29所述的非瞬态计算机可读存储介质，其特征在于，所述差分共源共栅是折叠式共源共栅。
32.如权利要求29所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步使得所述处理器：
使用多个电容器和电阻器来补偿所述差分放大器的频率响应。
33.如权利要求29所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步使得所述处理器：
通过改变布置在所述差分放大器中的至少一个晶体管的沟道宽度对沟道长度比来改变所述差分放大器的谐波失真。
34.如权利要求29所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步使得所述处理器：
通过改变流经布置在所述差分放大器中的至少一个电流源的电流来改变所述差分放大器的谐波失真。
35.如权利要求32所述的非瞬态计算机可读存储介质，其特征在于，所述指令进一步使得所述处理器：
通过改变所述多个电容器中的至少一个电容器的电容来改变所述差分放大器的谐波失真。
36.一种包括指令的非瞬态计算机可读存储介质，所述指令在由处理器执行时使得所述处理器：
响应于数字信号而将第一电流和第二电流分别递送给第一电流求和节点和第二电流求和节点；
将所述第一电流求和节点耦合至第一放大器的差分输入端子；
将所述第二电流求和节点耦合至第二放大器的差分输入端子；
响应于所述第一电流求和节点的电压改变而使用所述第一放大器来改变第一电流路径的导电性以将所述第一电流求和节点的阻抗维持在预定义范围内，其中所述第一电流路径被适配成将所述第一电流求和节点耦合至第一差分模拟输出电压；
响应于所述第二电流求和节点的电压改变而使用所述第二放大器来改变第二电流路径的导电性以将所述第二电流求和节点的阻抗维持在所述预定义范围内，其中所述第二电流路径被适配成将所述第二电流求和节点耦合至表示所述模拟电压的第二差分电压；
将第一电容器耦合在所述第一放大器的输出端与所述第二电流求和节点之间；以及
将第二电容器耦合在所述第二放大器的输出端与所述第一电流求和节点之间。
37.一种数模转换器(DAC)，包括：
用于响应于数字信号而将第一电流和第二电流分别递送给第一电流求和节点和第二电流求和节点的装置；
用于分别将所述第一电流求和节点和第二电流求和节点耦合至差分放大器的第一差分输入端子和第二差分输入端子的装置；
用于响应于所述第一电流求和节点的电压改变而改变第一电流路径的导电性以将所述第一电流求和节点的阻抗维持在预定义范围内的装置，其中所述第一电流路径被适配成将所述第一电流求和节点耦合至第一差分模拟输出电压；以及
用于响应于所述第二电流求和节点的电压改变而改变第二电流路径的导电性以将所述第二电流求和节点的阻抗维持在所述预定义范围内的装置，其中所述第二电流路径被适配成将所述第二电流求和节点耦合至第二差分模拟输出电压。
38.如权利要求37所述的DAC，其特征在于，进一步包括：
用于将第一电容器耦合在所述差分放大器的第一差分输出端与所述第二电流求和节点之间的装置；以及
用于将第二电容器耦合在所述差分放大器的第二差分输出端与所述第一电流求和节点之间的装置。
39.如权利要求37所述的DAC，其特征在于，进一步包括：
用于使用施加到所述差分放大器的控制信号来改变所述差分放大器的共模增益以改变所述差分放大器的谐波失真的装置。
40.如权利要求39所述的DAC，其特征在于，进一步包括：
用于根据提供给所述差分放大器的参考电压来定义所述差分放大器的共模输入电压的装置。
41.如权利要求40所述的DAC，其特征在于，进一步包括：
用于在所述差分放大器的差分输入端子之间形成差分共源共栅的装置；以及
用于在所述差分放大器的差分输出端子之间形成差分源极跟随器放大级的装置。
42.如权利要求41所述的DAC，其特征在于，所述差分共源共栅是折叠式共源共栅。
43.如权利要求40所述的DAC，其特征在于，进一步包括：
用于补偿所述差分放大器的频率响应的装置。
44.如权利要求40所述的DAC，其特征在于，进一步包括：
用于通过改变布置在所述差分放大器中的至少一个晶体管的沟道宽度对沟道长度比来改变所述差分放大器的谐波失真的装置。
45.如权利要求40所述的DAC，其特征在于，进一步包括：
用于通过改变流经布置在所述差分放大器中的至少一个电流源的电流来改变所述差分放大器的谐波失真的装置。
46.如权利要求43所述的DAC，其特征在于，进一步包括：
用于通过改变至少一个电容器的电容来改变所述差分放大器的谐波失真的装置。
47.一种数模转换器(DAC)，包括：
用于响应于数字信号而将第一电流和第二电流分别递送给第一电流求和节点和第二电流求和节点的装置；
用于将所述第一电流求和节点耦合至第一放大器的差分输入端子的装置；
用于将所述第二电流求和节点耦合至第二放大器的差分输入端子的装置；
用于响应于所述第一电流求和节点的电压改变而改变第一电流路径的导电性以将所述第一电流求和节点的阻抗维持在预定义范围内的装置，其中所述第一电流路径被适配成将所述第一电流求和节点耦合至表示模拟电压的第一差分电压；
用于响应于所述第二电流求和节点的电压改变而改变第二电流路径的导电性以将所述第二电流求和节点的阻抗维持在所定义的所述预定义范围内的装置，其中所述第二电流路径被适配成将所述第二电流求和节点耦合至表示所述模拟电压的第二差分电压；
用于将第一电容器耦合在所述第一导电性改变装置的输出端与所述第二电流求和节点之间的装置；以及
用于将第二电容器耦合在所述第二导电性改变装置的输出端与所述第一电流求和节点之间的装置。
CN201480013259.8A 2013-03-15 2014-03-12 减小用于低功率宽带高分辨率dac的阻抗衰减器的谐波失真的技术 Active CN105075125B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/839,763 2013-03-15
US13/839,763 US8872685B2 (en) 2013-03-15 2013-03-15 Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs
PCT/US2014/024370 WO2014150838A1 (en) 2013-03-15 2014-03-12 Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resoluton dacs

Publications (2)

Publication Number Publication Date
CN105075125A true CN105075125A (zh) 2015-11-18
CN105075125B CN105075125B (zh) 2017-03-22

Family

ID=50440849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013259.8A Active CN105075125B (zh) 2013-03-15 2014-03-12 减小用于低功率宽带高分辨率dac的阻抗衰减器的谐波失真的技术

Country Status (6)

Country Link
US (1) US8872685B2 (zh)
EP (1) EP2974031A1 (zh)
JP (1) JP6117421B2 (zh)
KR (1) KR101623424B1 (zh)
CN (1) CN105075125B (zh)
WO (1) WO2014150838A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107707271A (zh) * 2016-08-09 2018-02-16 联发科技股份有限公司 线路接收器以及线路接收器的驱动方法
CN107959497A (zh) * 2016-10-18 2018-04-24 半导体组件工业公司 被配置用于流电隔离信令的集成电路及配备集成电路的方法
CN110890891A (zh) * 2018-09-07 2020-03-17 联发科技（新加坡）私人有限公司 数字至模拟转换器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702215A (zh) * 2015-03-11 2015-06-10 大唐微电子技术有限公司 噪声电流源和抖动振荡系统
US9806729B1 (en) * 2015-10-20 2017-10-31 Marvell International Ltd. Current steering cell with code-dependent nonlinearity cancellation and fast settling for low-power low-area high-speed digital-to-analog converters
CN107395538B (zh) * 2017-08-01 2019-11-19 厦门大学 一种频率选择性谐波抑制的数字预失真系统及方法
US10840927B1 (en) 2019-05-16 2020-11-17 Synaptics Incorporated Low power current steering digital-to-analog converter

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191719B1 (en) * 1997-08-25 2001-02-20 Broadcom Corporation Digital to analog converter with reduced ringing
WO2008051917A2 (en) * 2006-10-20 2008-05-02 Hershberger Kyle M Inter-stage matching network to enhance common mode stability
US20080191807A1 (en) * 2007-02-08 2008-08-14 Hyun-Won Mun Signal converter having compensation unit
CN101753104A (zh) * 2008-12-05 2010-06-23 承景科技股份有限公司 伪差动切换电容式电路
CN102386865A (zh) * 2011-09-22 2012-03-21 四川和芯微电子股份有限公司 运算放大电路及系统
WO2012037133A1 (en) * 2010-09-13 2012-03-22 Texas Instruments Incorporated Multiplexed amplifier with reduced glitching
US20120092199A1 (en) * 2010-10-14 2012-04-19 Texas Instruments Incorporated Pipelined adc having a three-level dac elements
CN102549929A (zh) * 2009-09-30 2012-07-04 高通股份有限公司 具有内建负载衰减器的宽带数/模转换器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912603A (ja) 1982-07-13 1984-01-23 Toshiba Corp カスコ−ド回路
US5451909A (en) 1993-02-22 1995-09-19 Texas Instruments Incorporated Feedback amplifier for regulated cascode gain enhancement
JPH10112654A (ja) 1996-10-07 1998-04-28 Toshiba Corp 電流セグメント方式ディジタル・アナログ変換器
CA2237208A1 (en) 1998-05-08 1999-11-08 Northern Telecom Limited Congestion notification from router
US6353404B1 (en) 1999-05-07 2002-03-05 Yamaha Corporation D/A conversion apparatus and D/A conversion method
US7696823B2 (en) 1999-05-26 2010-04-13 Broadcom Corporation System and method for linearizing a CMOS differential pair
US6684065B2 (en) 1999-12-20 2004-01-27 Broadcom Corporation Variable gain amplifier for low voltage applications
US6417793B1 (en) 2000-02-04 2002-07-09 Rockwell Technologies, Llc Track/attenuate circuit and method for switched current source DAC
US6668164B2 (en) 2000-06-01 2003-12-23 Motorola, Inc. Method and apparatus for reducing intermodulation distortion in a low current drain automatic gain control system
US6518906B2 (en) 2000-07-25 2003-02-11 Agere Systems Guardian Corp. Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage
KR20030014253A (ko) 2001-03-29 2003-02-15 코닌클리케 필립스 일렉트로닉스 엔.브이. Ｂｔｌ증폭기 및 이를 위한 옵셋 검출 및 보정 시스템
US6566951B1 (en) 2001-10-25 2003-05-20 Lsi Logic Corporation Low voltage variable gain amplifier having constant common mode DC output
JP3657580B2 (ja) 2002-07-16 2005-06-08 株式会社東芝 段階的０データ検出ミュート回路
US9414255B2 (en) 2002-09-13 2016-08-09 Alcatel Lucent Packet flow control in a wireless communications network based on an indication contained in a packet
US6747585B2 (en) 2002-10-29 2004-06-08 Motorola, Inc. Method and apparatus for increasing a dynamic range of a digital to analog converter
US7058371B2 (en) 2003-03-12 2006-06-06 Via Technologies, Inc. Mechanism for modulating wireless communication signals
US6738006B1 (en) 2003-05-06 2004-05-18 Analog Devices, Inc. Digital/analog converter including gain control for a sub-digital/analog converter
US7158065B2 (en) 2005-02-04 2007-01-02 Tpo Displays Corp. Signal driving circuits
US7415286B2 (en) 2005-04-08 2008-08-19 Broadcom Corporation Gain boosting for local oscillation distribution circuitry
KR101133394B1 (ko) 2005-06-22 2012-04-09 도쿄엘렉트론가부시키가이샤 기판 처리 장치 및 기판 처리 방법과 컴퓨터 판독 가능한 기억 매체
US7199742B2 (en) 2005-07-29 2007-04-03 United Microelectronics Corp. Digital-to-analog converter and related level shifter thereof
US7693494B2 (en) 2005-12-06 2010-04-06 Texas Instruments Incorporated High dynamic range pre-power amplifier incorporating digital attenuator
US7528754B1 (en) 2006-02-09 2009-05-05 Arizona Board Of Regents Finite impulse response digital to analog converter
KR101189278B1 (ko) 2006-04-18 2012-10-09 삼성디스플레이 주식회사 디지털 아날로그 변환기 및 표시 장치의 구동 방법
WO2008084583A1 (ja) 2007-01-10 2008-07-17 Panasonic Corporation 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器
TWI354449B (en) 2008-02-12 2011-12-11 Faraday Tech Corp Current steering dac and voltage booster for curre
TWI350065B (en) 2008-03-12 2011-10-01 Sunplus Mmedia Inc Switched capacitor digital-to-analog converter

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191719B1 (en) * 1997-08-25 2001-02-20 Broadcom Corporation Digital to analog converter with reduced ringing
WO2008051917A2 (en) * 2006-10-20 2008-05-02 Hershberger Kyle M Inter-stage matching network to enhance common mode stability
US20080191807A1 (en) * 2007-02-08 2008-08-14 Hyun-Won Mun Signal converter having compensation unit
CN101753104A (zh) * 2008-12-05 2010-06-23 承景科技股份有限公司 伪差动切换电容式电路
CN102549929A (zh) * 2009-09-30 2012-07-04 高通股份有限公司 具有内建负载衰减器的宽带数/模转换器
WO2012037133A1 (en) * 2010-09-13 2012-03-22 Texas Instruments Incorporated Multiplexed amplifier with reduced glitching
US20120092199A1 (en) * 2010-10-14 2012-04-19 Texas Instruments Incorporated Pipelined adc having a three-level dac elements
CN102386865A (zh) * 2011-09-22 2012-03-21 四川和芯微电子股份有限公司 运算放大电路及系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107707271A (zh) * 2016-08-09 2018-02-16 联发科技股份有限公司 线路接收器以及线路接收器的驱动方法
CN107959497A (zh) * 2016-10-18 2018-04-24 半导体组件工业公司 被配置用于流电隔离信令的集成电路及配备集成电路的方法
CN107959497B (zh) * 2016-10-18 2023-05-09 半导体组件工业公司 被配置用于流电隔离信令的集成电路及配备集成电路的方法
CN110890891A (zh) * 2018-09-07 2020-03-17 联发科技（新加坡）私人有限公司 数字至模拟转换器
CN110890891B (zh) * 2018-09-07 2023-09-15 联发科技（新加坡）私人有限公司 数字至模拟转换器

Also Published As

Publication number Publication date
US20140266830A1 (en) 2014-09-18
JP2016515366A (ja) 2016-05-26
US8872685B2 (en) 2014-10-28
CN105075125B (zh) 2017-03-22
KR101623424B1 (ko) 2016-05-23
EP2974031A1 (en) 2016-01-20
JP6117421B2 (ja) 2017-04-19
KR20150119973A (ko) 2015-10-26
WO2014150838A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN105075125A (zh) 减小用于低功率宽带高分辨率dac的阻抗衰减器的谐波失真的技术
Sutula et al. Variable-mirror amplifier: A new family of process-independent class-AB single-stage OTAs for low-power SC circuits
CN105009457A (zh) 低毛刺噪声dac
RU2364020C1 (ru) Дифференциальный усилитель с отрицательной обратной связью по синфазному сигналу
CN218450050U (zh) 放大器和示波器
CN101978600A (zh) 电容乘法器电路
US8169353B2 (en) Wideband digital to analog converter with built-in load attenuator
US7777655B2 (en) Wideband switched current source
Khafaji et al. A 6-bit Fully Binary Digital-to-Analog Converter in 0.25-$\mu {\hbox {m}} $ SiGe BiCMOS for Optical Communications
RU2416146C1 (ru) Дифференциальный усилитель с повышенным коэффициентом усиления
Balasubramanian et al. Current and emerging trends in the design of digital-to-analog converters
Márquez et al. A novel autozeroing technique for flash Analog-to-Digital converters
CN203326961U (zh) 具有高增益的电平转换电路
Song et al. A fast-settling three-stage amplifier using regular Miller plus reversed indirect compensation
WO2020041875A1 (en) Method and system for linear signal processing with signal decomposition
Valliarampath et al. Designing linear PAs at millimeter-wave frequencies using Volterra series analysis
Mojarad et al. Low-voltage high-gain large-capacitive-load amplifiers in 90-nm CMOS technology
CN103066935A (zh) 具有高增益的电平转换电路
Asiyabi et al. High-speed CMOS three-stage amplifier based on feedback attenuation
Larsson et al. A 360 fJ/conversion-step, 14-bit, 100 MS/s, digitally background calibrated pipelined ADC in 130-nm CMOS
Kumar et al. Implementation of a CMOS operational amplifier using composite cascode stages
Valliarampath et al. Linearity improvement analysis for power amplifiers at mm‐wave frequencies
KHATEB et al. Quadrature oscillator based on novel low-voltage ultra-low-power quasi-floating-gate DVCC
RU2374757C1 (ru) Каскодный дифференциальный усилитель
Pakniat Five‐level class‐D amplifier employing fourth‐order continuous‐time sigma‐delta modulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant