CN105071904A - 通信接口和协议 - Google Patents
通信接口和协议 Download PDFInfo
- Publication number
- CN105071904A CN105071904A CN201510552852.6A CN201510552852A CN105071904A CN 105071904 A CN105071904 A CN 105071904A CN 201510552852 A CN201510552852 A CN 201510552852A CN 105071904 A CN105071904 A CN 105071904A
- Authority
- CN
- China
- Prior art keywords
- frame
- value
- designator
- response
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
- H04L65/40—Support for services or applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0096—Channel splitting in point-to-point links
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L2001/125—Arrangements for preventing errors in the return channel
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Communication Control (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本公开涉及通信接口和协议。一种装置包括接收机、差错检测单元和应答单元。所述接收机可经由第一通信路径从第二装置的发射机单元接收数据帧。所述差错检测单元可检测经由第一通信路径接收的数据帧中的数据差错。所述应答单元可保持应答指示符,该应答指示符指示所述装置接收到的帧是否是无差错的。响应于所述差错检测单元检测到差错,所述应答单元可通过冻结应答指示符的值来指示差错状况存在,或者可替换地,所述应答单元可将应答指示符的当前值设置为预定差错值。此外,在所述装置正在接收帧的同时,所述装置可经由第二通信路径连续地将应答指示符的值传递到第二装置。
Description
本申请是申请日为2011年1月27日申请号为201180013710.2(国际申请号:PCT/US2011/022705)发明名称为“通信接口和协议”的发明专利申请的分案申请。
技术领域
本公开内容涉及通信链路以及差错检测和处理。
背景技术
利用具有基于SerDes的互连的通信链路的系统通常需要下述电路系统,该电路系统不仅在串行数据格式和并行数据格式之间对数据进行串行化和解串行化,而且还确保通过有损信道进行准确传输。更具体地讲,在有损信道中,由于例如符号间干扰、时钟抖动、电源噪声等,存在数据比特丢失的有限可能性。
在这样的系统中,负责确保帧数据的可靠输送的可能是数据链路层。然而,在许多常规系统中,与可靠性相关联的一些功能可引发大量实现开销。在一些系统中,由于多个开关上的多个端点的寻址、从超额开关丢弃的包、公共节点噪声等,该实现开销可能是必要的。因此,虽然在这样的系统中是必要的,但是实现开销可降低链路的带宽效率,特别是当传送较小的数据有效载荷时。因而,为了保持常规系统的带宽利用效率,可通过发送较大的数据有效载荷来摊销实现开销。然而,效率的损失和实现开销的额外成本对于主要传送较小的数据有效载荷的系统可能是不可接受的。
发明内容
公开了包括通信接口的设备的各种实施例。在一个实施例中,一种装置包括接收机单元,其可被配置为经由第一通信路径从第二装置的发射机单元接收数据帧。所述装置还包括差错检测单元,其可被配置为检测经由第一通信路径接收的数据帧中的数据差错。所述装置另外包括应答单元,其可被配置为保持应答指示符,该应答指示符指示所述装置经由第一串行通信路径接收的帧是否是无差错的。响应于差错检测单元在所接收的帧中检测到数据差错,应答单元可被配置为通过冻结应答指示符的值来指示差错状况存在于第一通信路径上。此外,所述装置可被配置为,在所述装置正在经由第一通信路径接收帧的同时,经由第二通信路径连续地将应答指示符的值传递到第二装置,所述应答指示符的值包括指示已从所述装置接收到至少一个无差错帧的至少一个值。
在一种具体实现中,应答指示符可包括计数值,该计数值指示自从初始化事件以来所述装置接收到的无差错帧的数量。另外,冻结应答指示符的值可使至少两个连续的相同计数值被传递。
在另一种具体实现中,应答指示符可包括一个比特。在这样的实现中,应答单元可被配置为,对于差错检测单元对其没有检测到数据差错的每个接收的帧,切换应答指示符的状态。此外,冻结应答指示符的值可使应答指示符的至少两个连续的相同值被传递到第二装置。
在另一个实施例中,一种装置可包括发射机单元,其被配置为经由第一通信路径将数据帧发送到第二装置的接收机单元。所述装置还可包括接收机单元,其可被配置为在发射机单元正在经由第一通信路径发送帧的同时,经由第二通信路径连续地从第二装置接收应答指示符的值,所述应答指示符的值包括指示第二装置的接收机单元已接收到至少一个无差错帧的至少一个值。应答指示符的值指示第二装置是否已经由第一通信路径接收到无差错帧。此外,所述装置可包括差错处理单元,其可被配置为响应于检测到所述装置的接收机单元已从第二装置接收到应答指示符的冻结值,确定差错状况存在。
在一种具体实现中,差错处理单元可进一步被配置为响应于检测到应答指示符的至少两个连续的相同值,确定差错状况存在。
附图说明
图1是在两个设备之间包括通信链路的系统的一个实施例的框图。
图2是描绘图1中所示的系统的通信链路中所使用的数据链路层帧协议的一个实施例的示图。
图3是图1中所示的通信接口的一个实施例的框图。
图4A是描绘图1和图3中所示的通信接口的接收机单元的一个实施例的操作的流程图。
图4B是描绘图1和图3中所示的通信接口的接收机单元的另一个实施例的操作的流程图。
图5是描绘图1和图3中所示的通信接口的接收机单元的一个实施例的操作的流程图。
图6是描绘图1和图3中所示的一个通信接口的发射单元的实施例和第二通信接口的接收机单元的实施例的操作的流程图。
具体实施例在附图中以举例的方式显示,并且将在本文中进行详细描述。然而,应该指出,附图和具体实施方式并非意图将权利要求限于所公开的具体实施例,即使在针对一个特定特征仅描述一个实施例的情况下。相反,本发明是要覆盖对于本领域技术人员显然具有本公开内容的益处的所有修改形式、等同形式和改变形式。本公开内容中所提供的特征的例子的意图是说明性的,而不是限制性的,除非另有说明。
如贯穿本申请所使用的,单词“可”是按宽泛的意义(即,意味着具有可能性)、而不是强制意义(即,意味着必须)来使用的。类似地,单词“包括”意味着包括,但不限于。
各种单元、电路或其它组件可被描述为“被配置为”执行一个任务或多个任务。在这样的上下文中,“被配置为”是结构的广义叙述,一般意味着“具有在操作期间执行所述一个任务或多个任务的电路”。就这而论,单元/电路/组件可被配置为即使当该单元/电路/组件当前没有开启时也执行任务。通常,形成与“被配置为”对应的结构的电路系统可包括硬件电路。类似地,为了方便描述,各种单元/电路/组件可被描述为执行一个任务或多个任务。这样的描述应该被解释为包括措词“被配置为”。叙述被配置为执行一个或多个任务的单元/电路/组件明确地并非意图援引35U.S.C.§112第六段对单元/电路/组件的解释。
具体实施方式
许多常规的通信链路使用刻板的肯定应答方案。在这些常规系统中,假设差错在长潜伏期信道上相当频繁地发生,因此,系统刻板地对每一个接收的帧进行应答。在合适的时间量内没有被应答的任何帧被重新发送。链路带宽效率是以控制的复杂性和被分配给应答信息流的更高带宽为代价来进行优化的。这些解决方案要求更高的复杂性、窗口排队和协议复杂性。在许多情况下,这些类型的系统用软件驱动程序或者嵌入式控制器内的微码来实现。窗口方法不仅在发送侧需要重新发送队列,而且还由于需要队列保存所有帧,直到丢失帧恢复为止,增加了接收机侧的潜伏期和复杂性。
现在翻到图1,显示了在两个设备之间包括通信链路的系统的一个实施例的框图。系统10包括经由串行通信链路16与另一个设备(比如,设备2)耦接的设备(比如,设备1)。设备1包括通信接口12A,设备2包括通信接口12B。一般来讲,设备1和2均可体现任何类型的装置,并且均可根据需要实现任何特定功能。就这点而论,实现设备1或2中的每个或者其方面的电路系统可合并在单个集成电路(IC)上或者不同的IC上。在一个示例性实施例中,一个设备(比如,设备1)可代表存储器控制器,另一个设备(比如,设备2)可代表存储器设备。
指出,通信链路(诸如通信链路16)指的是两个设备之间用于传递信息的有线或无线的物理互连。例如,在安装在电路板上的两个集成电路(IC)芯片经由有线通信链路互连的一个实施例中,通信链路可包括在电路板上的任何数量的走线。因此,在图1中所示的实施例中,通信链路16包括串行地将信息从设备1传递到设备2的单向通信路径(比如,14A)和串行地将信息从设备2传递到设备1的单向通信路径(比如,14B)。指出,在各种实施例中,在串行通信链路16内可能存在任何数量的单向通信路径14A和14B。然而,还指出,在其它实施例中,通信链路16可改为包括任何数量的双向串行通信路径。可替换地,通信路径16可包括单向串行通信路径和双向串行通信路径这二者。
如以下结合图3的描述更详细地描述的,在一个实施例中,每个通信接口12可包括下述逻辑,该逻辑用于从各自设备的其它电路接收事务、使用特定的数据帧格式(图2中所示)对事务进行格式化、以及在通信链路16上发送和接收格式化的数据帧。另外,每个通信接口12可被配置为对所接收的帧进行差错检查并且当找到差错时冻结应答。
参照图2,显示了描绘可在图1的通信链路16上传递的数据链路层(DLL)帧的一个实施例的示图。帧200包括有效载荷字段201、DLL字段203、接收应答(RxAck)字段205和循环冗余码(CRC)字段207。
在一个实施例中,当帧正在输送数据(例如,读取和写入存储器数据(即,分别地,用于加载或存储))时,有效载荷字段201包括若干数据比特。然而,当帧是控制帧时,有效载荷字段201可包括控制信息,诸如一个或多个控制或命令字。在一种具体实现中,有效载荷字段201的长度可以是72个比特。然而,在其它实施例中,可使用其它数量的比特。
DLL字段203用于对接收机指示帧是否正在传递数据(比如,事务层信息)、或者帧是否正在传递控制信息(比如,数据链路信息)。在一个实施例中,DLL字段203可以是一个比特,而在其它实施例中,DLL字段203可以是用于指示各种类型的数据或者各种类型的控制帧的多个比特的编码。RxAck字段205用于将肯定应答指示符传递回下述设备的发射机,该设备发送了在先前发送的帧中没有发现差错的帧。在一个实施例中,RxAck字段205可以是一个比特的Ack指示,而在其它实施例中,RxAck字段205可以是提供计数值的多个比特的编码。CRC字段207用于将CRC比特从一个设备的发射机传递到另一个设备的接收机以用于进行差错检查。在一种具体实现中,CRC字段207可包括足以保护帧200的其余部分中或者如所需的一个或多个前帧中的比特数量的任何数量的比特。
翻到图3,显示了示出图1的通信接口12A和12B的一个实施例的更详细的方面的示图。通信接口12A包括发射机单元301,其包括与中继队列310耦接的发送(Tx)请求处理者队列305。中继队列310与TxSerDes315、链路控制单元345和CRC产生器320耦接,CRC产生器320也与TxSerDes315耦接。TxSerDes315经由通信链路16的通信通道14A与通信接口12B的RxSerDes350耦接。指出,在一些实施例中,可在没有中继队列310的情况下操作发射机单元301。
通信接口12A还包括接收机单元302,其包括与差错处理单元335耦接的RxSerDes330,差错处理单元335又与链路控制单元345和中继队列310耦接。差错处理单元335还与前Ack指示符储存器325耦接。
设备12B的接收机单元303包括RxSerDes350,其与RX目标处理者队列365和CRC差错检查单元355耦接。CRC差错检查单元355与RxAck产生器单元360耦接。RxAck产生器单元360与设备12B的发射机单元304的TxSerDes370耦接。TxSerDes370经由通信链路16的通信通道14B与设备12A的RxSerDes330耦接。
在一个实施例中,Tx请求处理者队列305可存储从例如设备1的其它电路部分接收的事务。在使用中继队列310的实现中,将被发送的事务可被存储在中继队列310中。每个事务可被格式化为例如图2中所示的帧格式,并且被存储在TxSerDes315的Tx队列317内。在一个实施例中,CRC产生器320可基于帧中的其余比特来产生CRC,然后可将该CRC附加到该帧。在另一个实施例中,为了提供更强的差错检测,CRC产生器320可基于两个帧来产生CRC,并且创建比将单独地刚好放入任一帧的CRC字段207内大的CRC。在这样的实施例中,CRC可以用两个帧来传递。具体地讲,CRC可基于两个帧来产生,然后用后面的两个帧来传递。因此,用于两个帧的完整CRC将落后于其CRC已产生的两个帧。在又一个实施例中,CRC产生器320可基于前一帧来产生CRC。因此,在这样的实施例中,CRC产生器320可基于一个帧中的其余比特来产生CRC,然后可在下一帧的CRC字段207中发送该CRC。因而,用于给定帧的CRC将落后于其CRC已用一个帧产生的帧。
在各种实施例中,CRC可以在存储在Tx队列317中之前或之后被附加到帧。其它逻辑(诸如链路控制单元345)可根据帧是数据帧还是控制帧来控制该帧的DLL指示203。更具体地讲,在一个实施例中,如果帧是数据帧,则可将DLL指示清除为逻辑值0,并且如果帧是控制帧(诸如恢复或中继帧),则可将DLL指示设置为逻辑值1。指出,在其它实施例中,DLL指示的逻辑值可反过来,以使得如果帧是控制帧,则可将DLL指示清除为逻辑值0,反之亦然。
另外,通信设备12A(未显示)内的与通信接口12B中所示的逻辑类似的逻辑可对将被通信设备12A发送的每个帧产生合适的RxAck指示符(以下进一步描述)。
格式化的帧可被TxSerDes315经由通信路径14A发送到RxSerDes350。CRC差错检查单元355可对每个帧进行差错检查。在一个实施例中,CRC差错检查单元355可通过下述方式来检测所接收的帧中的差错,即,从所接收的帧产生CRC值,并且将新近产生的CRC值与该帧中传递的CRC值进行比较。如果没有检测到差错,则每个帧的有效载荷可被转发到Rx处理者队列365。另外,CRC差错检查单元355可向RxAck产生器单元360通知差错是否存在于当前帧中。在一个实施例中,如果存在差错,则CRC差错检查单元355可向RxAck产生器单元360提供指示存在差错的冻结信号,如果不存在差错,则CRC差错检查单元355可向RxAck产生器单元360提供Ack信号。然而,在其它实施例中,可使用一个差错/无差错信号。作为响应,RxAck产生器单元360可产生RxAck指示符的合适值,并且将该值发送到TxSerDes370。TxSerDes370可使用一个或多个帧将该RxAck指示符发送到通信接口12A。
更具体地讲,RxAck产生器单元360可保持应答指示符,该应答指示符指示RxSerDes350接收到的帧是否是无差错的。因此,在一个实施例中,每次接收到无差错帧并且CRC差错检查单元355发送Ack信号,RxAck产生器单元360就可更新(比如,增加)正在运行的计数值,该计数值指示自从通信链路16被初始化或重新初始化以来接收到的无差错帧的数量。然而,如果CRC差错检查单元355检测到差错并且发送冻结信号,则RxAck产生单元360可冻结计数值,并且将冻结的计数值提供给TxSerDes370。因而,在这样的实施例中,RxAck指示符可对应于计数值。在一个实施例中,每个帧中的RxAck字段205可仅传递一个比特的值。就这点而言,可使用若干个帧来发送一个比特的计数值。例如,如果计数值为1011b,则RxAck产生器360可一次一个比特地将该计数值提供给TxSerDes370,TxSerDes370使用4个帧一次一个比特地发送该计数值。在一个实施例中,RxAck产生器360可连续地将每个新的计数值提供给TxSerDes370,并且差错处理单元355可被配置为记录哪些帧包括有效的RxAck指示计数值。
因此,冻结计数值指的是阻止计数值改变。因而,当冻结的计数值被连续地发送到TxSerDes370时,接收机单元302可通过至少连续两次“查看”同一计数值来检测差错状况。在一个实施例中,在通信链路16的初始化事件期间,计数值可被初始化为初始值,诸如0(或者一些其它预定的初始值)。当接收到无差错帧时,可增加计数值。如果接收到例如11个帧并且在第12帧中检测到差错,则RxAck产生器360可将计数值冻结为11,并且连续地将该冻结的计数值(即,11)提供给TxSerDes370,直到通信链路在恢复操作中再次被初始化、或者帧被中继为止。
在另一个实施例中,在每个帧中发送的RxAck指示符可以是每次接收到无差错帧时就被切换的一个比特。就这点而论,RxAck产生器单元360每次可简单地切换Ack指示符,并且在差错的情况下,RxAck产生器360可将Ack指示符冻结为最后切换的值。
在以上实施例中,冻结计数值指的是阻止计数值切换。在一个实施例中,在通信链路16的初始化事件期间,RxAck指示符值可被初始化为初始值,诸如0(或一些其它预定的初始值)。当接收到每个无差错帧时,RxAck指示符值可被切换。如果检测到差错,则RxAck产生器单元360可将RxAck指示符值冻结为最后的RxAck指示符值,并且连续地将该冻结的RxAck指示符值提供给TxSerDes370,直到通信链路在恢复操作中再次被初始化、或者帧被中继为止。
在又一个实施例中,RxAck指示符可以是一个比特,该比特保持相同,只要帧被发现是无差错的。当检测到差错时,RxAck产生器360可切换最后的RxAck值。可替换地,RxAck产生器360可使RxAck指示符值被设置为不同的值,诸如预定差错值。
RxSerDes330可将来自所接收的一个帧(多个帧)的RxAck字段205中的指示符递送到差错处理单元335。差错处理单元335可被配置为,从所接收的连续的RxAck指示符创建新的RxAck指示符(比如,多个比特的计数值),并且将新的RxAck指示符(当它有效时)与存储在前Ack指示符储存器325中的前RxAck指示符进行比较。当比较完成时,可将新的RxAck指示符存储在前Ack指示符储存器325中以用于下一次比较。
在RxAck指示符是多个比特的计数值的实施例中,如果两个连续的RxAck指示符计数值相同(即,冻结的RxAck指示符),则差错处理单元335可确定差错已发生。在RxAck指示符是切换比特的实施例中,如果RxAck指示符对于两个连续帧具有相同的值(即,冻结的RxAck指示符),则差错处理单元335可确定差错已发生。在RxAck指示符值是保持相同、直到差错发生为止的值的实施例中,如果RxAck指示符值在任何两个连续帧上不同,或者如果RxAck指示符值被设置为预定差错值,则差错处理单元335可确定差错已发生。
如上所述,根据实现,如果RxAck指示符值在任何两个连续帧上不同,或者如果RxAck指示符值被设置为预定差错值,则由于冻结的RxAck指示符,差错处理单元335可检测到差错已发生。然而,接收机肯定地对所有帧进行应答可能不是必要的。更具体地讲,在一个实施例中,控制帧(即,具有指示帧是控制帧的DLL比特的帧)可以不肯定地被接收机应答。在这样的实施例中,RxSerDes303可检测控制帧,并且当接收到无差错控制帧时,向接收机单元303中的RxAck产生器360通知不增加或改变(或者在一个实施例中,不保持相同)。如果在控制帧中检测到差错,则可简单地抛弃它们。因而,对于设备12A将表现为RxAck指示符被冻结,即使它没有被冻结。
因此,如此使得设备12A正确地检测差错状况,在这样的实施例中,链路控制单元345可记录控制帧的数量和发送的数据帧的数量,同时还说明往返延迟。在一个实施例中,为了产生校正的Ack值,链路控制单元345可实现简单的固定长度延迟的FIFO(未显示),其匹配事务发送计数器与所接收的RxAck指示符之间的往返延迟(链路初始化时)。在另一个实施例中,链路控制单元345可实现下述计数器和逻辑,该计数器和逻辑跟踪在设备12A与12B之间飞行的帧数,以创建校正的Ack值。
在一个实施例中,链路控制单元345可将校正的Ack值提供给差错处理单元335,以用于存储在前Ack指示符储存器325中。在一个实施例中,差错处理单元335可使用该值来修改存储在前Ack指示符储存器325中的值,或者可替换地,使用校正的Ack值,而不是储存器325中的值。
如果检测到差错,则差错处理单元335通知链路控制单元345。在一个实施例中,链路控制单元345可通过例如下述方式来发起中继操作,即,发送一个或多个控制帧,以向通信接口12B的接收机部分指示中继帧将被发送并且对接收机操作进行解冻。在一个实施例中,链路控制单元345可使DLL指示203指示帧是控制帧(比如,使DLL比特被设置),并且提供用于在该帧的有效载荷字段201中发送的预定控制信号。所述预定信息可以是例如指示下几帧是中继数据帧的控制字。中继队列310中的事务可被重新格式化为图2的帧格式,CRC可被附加到格式化的帧,并且该帧可被发送。作为响应,接收机单元可将RxAck指示符值重置或重新初始化为初始值。
链路控制单元345然后可使中继队列310中的对应事务被重新发送。在一个实施例中,中继队列310可利用发送指针和写指针,发送指针指向在中继期间将被重新发送的下一事务,写指针指向新的事务将被写入的下一位置。中继队列可以大得足以经由RxAck回路时间来适应设备之间的往返延迟。当新事务到达并且被发送时,中继队列中的项目可被覆写,因为按照定义,它们被假设已被成功地发送。当检测到差错时,冻结的RxAck计数值可用于将Tx指针重置为Rx计数值加1,并且中继可从该位置开始。
在不使用中继队列的实施例中,链路控制单元345可使DLL指示203指示帧是控制帧(比如,使DLL指示被设置),并且提供用于在帧的有效载荷字段201中发送的预定控制信息。所述预定信息可以是例如对通信接口12B的接收机单元进行解冻和/或重新初始化的“恢复”控制字。另外,所述控制信息还可以是数据链路消息,诸如设备状态查询、空闲、或暂停消息。
在图4A中,显示了描述图1和图3中所示的通信接口的接收机单元302的一个实施例的操作的流程图。共同参照图1至图4,在一个实施例中,在图4的块401中开始,当RxSerDes330接收到每个帧时,将RxAck指示符值转发到差错处理单元335。在RxAck是多个比特的计数值的实施例中,差错处理单元335可使用例如移位寄存器来保存每个RxAck值以形成多个比特的计数值,该多个比特的技术值是新的RxAck指示符值。差错处理单元335然后可将新的RxAck指示符值与存储在前RxAck指示符储存器325中的计数值进行比较(块403)。在RxAck指示符是每次切换的一个比特的实施例中,差错处理单元335可将每一个比特与前RxAck指示符进行比较。如果该值在比较期间不同,则操作如以上结合块401的描述所述的那样继续进行。
如果新的RxAck指示符值与前RxAck指示符相同(块405),则差错处理单元335发起差错处理(块407)。例如,如上所述,差错处理单元335可向数据链路控制单元345通知存在差错并且发起中继操作或者发出恢复操作。在一个实施例中,差错处理单元335可向上游设备逻辑通知差错,以使得该设备逻辑可对丢失的事务采取合适的决策。
图4B中所示的流程图描述了图1和图3中所示的通信接口的接收机单元302的另一个实施例的操作。共同参照图1至图4,在一个实施例中,在图4B的块411中开始,当RxSerDes330接收到每个帧时,将RxAck指示符值转发到差错处理单元335。差错处理单元335然后可将新的RxAck指示符值与存储在前RxAck指示符储存器325中的值进行比较(块413)。如果该值在比较期间相同,则操作如以上结合块411的描述所述的那样继续进行。
如果新的RxAck指示符值不同于前RxAck指示符值,或者如果新的RxAck指示符值被设置为预定差错值(块415),则差错处理单元335发起差错处理(块417)。例如,如上所述,差错处理单元335可向数据链路控制单元345通知存在差错并且发起中继操作或者发出恢复操作。在一个实施例中,差错处理单元335可向上游设备逻辑通知差错,以使得该设备逻辑可对丢失的事务采取合适的决策。
在图5中,显示了描述图1和图3中所示的通信接口的接收机单元的一个实施例的操作的流程图。共同参照图1至图3和图5,在一个实施例中,在图5的块501中开始,RxSerDes350经由通信路径(比如,14A)接收帧。CRC差错检查单元355可对该帧进行差错检查(块503)。在一个实施例中,CRC差错检查单元355从所接收的帧产生CRC,并且将新的CRC与在该帧中接收的CRC进行比较。如果该帧不具有差错(块505),并且接收机Ack状态没有被冻结(块507),则将该帧转发到Rx目标处理者队列365,以用于进一步处理(块509)。
另外,CRC差错检查单元355向RxAck产生器单元360通知更新或改变RxAck指示符(块511)。在一个实施例中,RxAck产生器单元360可保持并增加正在运行的多个比特的计数值(即,RxAck指示符),该多个比特的计数值代表自从初始化事件(即,通信链路16最后一次被初始化或重新初始化)以来接收到的无差错帧的数量。在另一个实施例中,RxAck产生器单元360可仅切换一个比特的RxAck指示符值。RxAck指示符被转发到TXSerDes370,以用于在通信路径14B上发送。在使用多个比特的计数值作为RxAck指示符的实施例中,TXSerDes370可如上所述那样在单独的帧中发送每个比特(块513),而在一个比特的实施例中,TXSerDes370可发送单个RxAck值。
返回参照块505,如果存在差错,则CRC差错检查单元355向RxAck产生器单元360和RxSerDes350通知差错。RxAck产生器单元360可冻结Ack状态和RxAck指示符值(块515)。冻结的RxAck指示符可被转发到TXSerDes370,以用于在通信路径14B上发送。RxSerDes350可抛弃当前帧,阻止将后面任何帧转发到Rx目标处理者队列365(块517),并且继续发送冻结的RxAck指示符值,直到另一个设备如上所述那样开始中继或者重新初始化通信链路16为止。
因此,返回参照块507,如果接收机接收到帧并且Ack状态被冻结,并且RxSerDes350确定该帧不是控制帧(块519),则RxSerDes350丢弃该帧(块521)。然而,如果帧是控制帧(比如,在有效载荷中包括合适的链路控制信息的帧)(块519),则RxSerDes350可清除Ack状态并且重置RxAck指示符值(块523)。如上所述,控制帧可指示后面跟着中继数据帧或者恢复接收标准数据帧。类似地,在另一个实施例中,即使Ack状态被冻结,如果所有控制帧都是无差错的,则也可对它们全部进行处理。
指出,如上所述,在可替换实施例中,RxAck指示符值可以是在所接收的帧中没有检测到差错时保持不变的值(比如,一个比特的值)。该值被重复地发送以指示该无差错状态。当在所接收的帧中检测到差错时,RxAck产生器单元360改变该值(比如,将该值变为预定差错值)。在这些可替换实施例中的某些实施例中,当在块625中检测到差错时,可冻结Ack状态,并且,不是冻结Ack值,而是RxAck产生器单元360可改变Ack值(比如,将该值变为预定差错值),该Ack值然后可在块617中被发送。类似地,不是在块615中更新Ack值,而是RxAck值可保持相同。
在图6中,显示了图1和图3中所示的一个通信接口的发射单元的实施例和第二通信接口的接收机单元的实施例的操作的流程图。共同参照图1至图3和图6,在一个实施例中,在图6的块601中开始,设备1中的上游逻辑可将事务存储在Tx请求处理者队列305中。当设备1的发射机为新的事务做好准备时,向Tx请求处理者队列305请求事务(块601)。CRC产生器单元320计算CRC,并且用附加到帧的CRC来格式化事务帧(块603)。将格式化的帧存储在Tx队列317中(块605)。从发送队列,经由通信链路16的通信通道14中的一个或多个发送帧(块607)。
RxSerDes350经由通信路径(比如,14A)接收帧(块609)。CRC差错检查单元355对帧进行差错检查。如果该帧没有差错(块611),并且接收机Ack状态没有被冻结(块613),则接受该帧,并且CRC差错检查单元355如上所述那样向RxAck产生器单元360通知更新RxAck指示符值(块615)。在一个实施例中,RxAck产生器单元360可保持并增加正在运行的多个比特的计数值(即,RxAck指示符),该多个比特的计数值代表自从通信链路16最后一次被初始化或重新初始化以来接收到的无差错帧的数量。在另一个实施例中,RxAck指示符值是每次接收到无差错帧时可被切换的一个比特的值。更新的/切换的RxAck指示符值被转发到TxSerDes370,以用于在通信路径14B上发送。TxSerDes370可如上所述那样使用一个或多个帧来发送RxAck值(块617)。
RxSerDes330接收包括RxAck值的帧(块619)。RxAck值被转发到差错处理单元335。差错处理单元335然后可将新的RxAck值与存储在前RxAck指示符储存器325中的值进行比较。如果RxAck值在比较期间不同(块621),则操作如以上结合块601和619的描述所述的那样继续进行。
然而,如果新的RxAck值与前RxAck值相同(块621),则差错处理单元335发起差错处理(块623)。例如,如上所述,差错处理单元335可向数据链路控制单元345通知存在差错并且发起中继操作或者发出恢复操作。
返回参照块611,如果CRC差错检查确定在所接收的帧中存在差错,则CRC差错检查单元355向RxAck产生器单元360和RxSerDes350通知差错。RxAck产生器单元360可冻结Ack状态和RxAck指示符值(块625)。可将冻结的RxAck指示符值转发到TxSerDes370,并且可在通信路径14B上发送该冻结的RxAck指示符值(块617)。操作如以上结合块619的描述所述的那样继续进行。
返回参照块613,如果接收机接收到帧并且Ack状态被冻结,如果RxSerDes350确定该帧不是控制帧(块627),则RxSerDes350丢弃该帧(块629)。然而,如果该帧是控制帧(块627),则RxSerDes350清除Ack状态,并且重置(即,初始化)Rx指示符值(块631)。操作如以上结合块617的描述所述的那样继续进行。
指出,如上所述,在可替换实施例中,RxAck指示符值可以是在所接收的帧中没有检测到差错时保持不变的值(比如,一个比特的值)。该值被重复地发送以指示该无差错状态。当在所接收的帧中检测到差错时,RxAck产生器单元360改变该值(比如,将该值变为预定差错值)。在这些可替换实施例中的某些实施例中,当在块625中检测到差错时,可冻结Ack状态,并且,不是冻结Ack值,而是RxAck产生器单元360可改变Ack值(比如,将该值变为预定差错值),然后可在块617中发送该Ack值。类似地,不是在块615中更新Ack值,而是RxAck值可保持相同。
还指出,虽然按特定次序描述并显示了操作流程,但是设想在其它实施例中,可根据需要按不同的次序执行在图4A至图6的各个块中所描绘的操作。
在以上许多实施例中,假设差错是不频繁的并且通信链路潜伏期低。因此,上述实施例中的至少一些可准确地跟踪在低带宽链路上发生频率较低的无差错接受和应答进程。当接收到有差错帧时,应答信道可通过继续发送最后知道的良好帧的标识符来准确地识别故障点,直到通过重新发送该具有差错的帧来清除差错、或者如上所述那样清除系统差错为止。
因而,以上实施例中的各个实施例可以以相对于帧时间较长的响应时间为代价将通信链路优化为在正常操作期间具有最低开销。另外,一些实施例中所显示的重新发送队列可以是存储侧缓冲器,因而不进入到临界潜伏期路径中。此外,在接收机侧不需要临时保存队列,这可进一步降低复杂性和系统潜伏期。
指出,虽然已就串行通信链路描述了以上实施例,但是设想在其它实施例中可使用并行链路。
虽然以相当详细地描述了以上实施例,但是一旦以上公开内容被充分领会,许多改变形式和修改形式对于本领域技术人员将是显而易见的。意图在于权利要求被解释为包括所有这样的改变形式和修改形式。
Claims (20)
1.一种装置,包括:
接收机单元,其被配置为经由第一通信路径从第二装置的发射机单元接收数据帧;
差错检测单元,其被配置为检测经由所述第一通信路径接收的数据帧中的数据差错;
应答单元,其被配置为保持应答指示符,所述应答指示符指示所述装置经由所述第一通信路径接收的帧是否是无差错的,其中,响应于所述差错检测单元在所接收的帧中检测到数据差错,所述应答单元被配置为通过冻结所述应答指示符的值来指示所述第一通信路径上的差错状况;
其中,所述装置被配置为,在所述装置正在经由所述第一通信路径接收帧的同时,经由第二通信路径连续地将所述应答指示符的值传递到所述第二装置,并且其中,所传递的所述应答指示符的值是指示特定帧是否已经被无差错地接收到的单个比特。
2.根据权利要求1所述的装置,其中,给定的数据帧包括传递所述应答指示符的对应值的应答字段。
3.根据权利要求2所述的装置,其中,所述装置被配置为传递散置在多个包上的多比特的计数值,其中所述计数值指示自从初始化事件以来所述装置接收到的无差错帧的数量,并且其中,冻结所述应答指示符的值使至少两个连续的相同计数值被传递到所述第二装置。
4.根据权利要求2所述的装置,其中,所述接收机单元被配置为响应于冻结所述应答指示符的值而丢弃接收到的帧中的一个或多个。
5.根据权利要求2所述的装置,其中,所述应答单元被配置为,对于所述差错检测单元对其没有检测到数据差错的每个接收的帧,切换所述应答指示符的状态,并且其中,冻结所述应答指示符的值使所述应答指示符的至少两个连续的相同值被传递到所述第二装置。
6.根据权利要求1所述的装置,其中,给定的数据帧包括传递控制指示符的数据链路字段,所述控制指示符指示所述给定帧是否传递数据、或者所述给定帧是否在所述帧的有效载荷字段中传递控制信息。
7.根据权利要求1所述的装置,其中,给定的数据帧包括传递控制指示符的数据链路字段,所述控制指示符指示所述给定帧是否传递数据、或者所述给定帧是否在所述帧的有效载荷字段中传递控制信息,并且其中,响应于基于所述数据链路字段确定所接收的数据帧是控制帧,所述应答单元被配置为当保持所述应答指示符的值时忽略所述控制帧。
8.一种装置,包括:
发射机单元,其被配置为经由第一通信路径将数据帧发送到第二装置的接收机单元;
接收机单元,其被配置为在所述发射机单元正在经由第一通信路径发送帧的同时,经由第二通信路径连续地从所述第二装置接收应答指示符的值,其中,所述应答指示符的值中的给定值是指示所述第二装置是否已经由所述第一通信路径接收到无差错帧的单个比特;
差错处理单元,其被配置为响应于检测到所述装置的接收机单元已从所述第二装置接收到所述应答指示符的冻结值,确定差错状况存在。
9.根据权利要求8所述的装置,其中,给定的数据帧包括应答字段和数据链路字段,所述应答字段传递所述应答指示符的对应值,所述数据链路字段传递控制指示符,所述控制指示符指示所述给定帧是否传递数据、或者所述给定帧是否传递控制信息。
10.根据权利要求8所述的装置,其中,所述差错处理单元被进一步配置为将所接收的应答指示符的值与先前接收的应答指示符的值进行比较,以确定差错状况是否存在。
11.根据权利要求10所述的装置,其中,所述差错处理单元被进一步配置为响应于检测到所述应答指示符的至少两个连续的相同值,确定差错状况存在。
12.根据权利要求9所述的装置,还包括链路控制单元,所述链路控制单元与所述差错处理单元耦接,并且被配置为使控制帧被发送到所述第二装置,所述控制帧在所述控制帧的有效载荷字段中具有特定编码,其中,所述控制帧包括指示所述帧是控制帧的数据链路指示符,其中,所述特定编码被配置为使所述应答指示符的冻结值在所述第二装置中被重新初始化。
13.根据权利要求12所述的装置,其中,所述链路控制单元被进一步配置为保持与比发送到所述第二装置的控制帧数量少的数据帧数量对应的事务帧计数值,并且其中,所述差错处理单元被进一步配置为将一计数值与所述事务帧计数值进行比较以确定差错状况是否存在,其中所述接收机单元被配置为通过多个帧来接收计数值的多个部分。
14.一种系统,包括:
第一设备;和
第二设备,其经由第一通信路径和第二通信路径与所述第一设备耦接;
其中,所述第一设备被配置为经由所述第一通信路径从所述第二设备接收数据帧,并且检测所述数据帧中的差错;
其中,所述第一设备被进一步配置为:
保持单比特应答指示符,所述单比特应答指示符指示是否经由所述第一通信路径接收到无差错帧;和
响应于在所接收的帧中检测到数据差错,冻结所述应答指示符的值;
在所述第一设备正在经由所述第一通信路径接收帧的同时,经由所述第二通信路径连续地将应答指示符的值传递到所述第二设备,所述应答指示符的值包括指示已接收到至少一个无差错帧的至少一个值;
其中,所述第二设备被配置为从所述第一设备接收所述应答指示符的值,并且响应于接收到所述应答指示符的冻结值,确定差错状况存在。
15.根据权利要求14所述的系统,其中,给定的数据帧包括应答字段和数据链路字段,所述应答字段传递所述应答指示符的对应值,所述数据链路字段传递控制指示符,所述控制指示符指示所述给定数据帧是否传递数据、或者所述给定帧是否传递控制信息。
16.根据权利要求15所述的系统,其中,第一设备被配置为在应答字段内传递计数值的一部分,其中所述计数值指示自从初始化事件以来所述第一设备接收到的无差错帧的数量。
17.根据权利要求16所述的系统,其中,所述计数值是多个比特的值,并且其中,所述第一设备被配置为使用多个帧来将所述多个比特的值传递到所述第二设备。
18.根据权利要求15所述的系统,其中,所述第一设备被配置为,对于所述差错检测单元对其没有检测到差错的每个接收的帧,切换所述应答指示符的值,并且其中,冻结的应答指示符对应于所述应答指示符的两个连续的相同值。
19.根据权利要求15所述的系统,其中,所述第二设备被进一步配置为响应于接收到所述应答指示符的冻结值,将控制帧发送到所述第一设备,所述控制帧在所述数据帧的有效载荷字段中具有特定编码,其中,所述控制帧包括指示所述帧是控制帧的数据链路指示符,其中,所述特定编码被配置为使所述第一设备重新初始化所述应答指示符的冻结值。
20.根据权利要求19所述的系统,其中,所述第二设备被进一步配置为响应于接收到冻结的应答指示符,在发送在所述有效载荷字段中具有特定编码的控制帧之后,将一个或多个先前发送的数据帧重新发送到所述第一设备。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/697,763 | 2010-02-01 | ||
US12/697,763 US8370725B2 (en) | 2010-02-01 | 2010-02-01 | Communication interface and protocol |
CN201180013710.2A CN103004124B (zh) | 2010-02-01 | 2011-01-27 | 通信接口和协议 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180013710.2A Division CN103004124B (zh) | 2010-02-01 | 2011-01-27 | 通信接口和协议 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105071904A true CN105071904A (zh) | 2015-11-18 |
Family
ID=44320111
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180013710.2A Active CN103004124B (zh) | 2010-02-01 | 2011-01-27 | 通信接口和协议 |
CN201510552852.6A Pending CN105071904A (zh) | 2010-02-01 | 2011-01-27 | 通信接口和协议 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180013710.2A Active CN103004124B (zh) | 2010-02-01 | 2011-01-27 | 通信接口和协议 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8370725B2 (zh) |
EP (1) | EP2532110B1 (zh) |
KR (1) | KR101471733B1 (zh) |
CN (2) | CN103004124B (zh) |
TW (1) | TWI442733B (zh) |
WO (1) | WO2011094395A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110785937A (zh) * | 2017-06-26 | 2020-02-11 | 上海诺基亚贝尔股份有限公司 | Crc和极化码传输方案 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8954803B2 (en) * | 2010-02-23 | 2015-02-10 | Mosys, Inc. | Programmable test engine (PCDTE) for emerging memory technologies |
US8539254B1 (en) * | 2010-06-01 | 2013-09-17 | Xilinx, Inc. | Method and integrated circuit for protecting against differential power analysis attacks |
US8988956B2 (en) | 2012-09-18 | 2015-03-24 | Mosys, Inc. | Programmable memory built in self repair circuit |
US9363621B2 (en) | 2012-11-12 | 2016-06-07 | Huawei Technologies Co., Ltd. | System and method adopting a reliable stop-and-wait hybrid automatic repeat request protocol |
WO2017027028A1 (en) * | 2015-08-12 | 2017-02-16 | Hewlett Packard Enterprise Development Lp | Serdes link management |
WO2017084707A1 (en) * | 2015-11-18 | 2017-05-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Toggling based indicator of reception success |
CN108134655B (zh) * | 2017-12-19 | 2021-01-19 | 深圳先进技术研究院 | 一种确定通信链路状态的方法及控制器 |
US11855655B2 (en) * | 2021-09-28 | 2023-12-26 | Texas Instruments Incorporated | Serial communications module with CRC |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101048968A (zh) * | 2004-10-28 | 2007-10-03 | 松下电器产业株式会社 | 数据通信装置、数据接收装置、数据发送装置和重发控制方法 |
CN101278529A (zh) * | 2005-10-03 | 2008-10-01 | 松下电器产业株式会社 | 通信装置 |
US20080242236A1 (en) * | 2007-03-26 | 2008-10-02 | Spencer Paul S | Encoding and decoding systems with header and data transmission success indication |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4422171A (en) * | 1980-12-29 | 1983-12-20 | Allied Corporation, Law Department | Method and system for data communication |
US6148422A (en) * | 1997-10-07 | 2000-11-14 | Nortel Networks Limited | Telecommunication network utilizing an error control protocol |
US6088337A (en) * | 1997-10-20 | 2000-07-11 | Motorola, Inc. | Method access point device and peripheral for providing space diversity in a time division duplex wireless system |
JP4703310B2 (ja) * | 2005-08-04 | 2011-06-15 | 株式会社東芝 | 通信方法および通信システム |
KR100750170B1 (ko) | 2005-11-15 | 2007-08-21 | 삼성전자주식회사 | 통신 네트워크에서 데이터 프레임을 효율적으로 전송하는방법 및 장치 |
KR100899823B1 (ko) | 2007-05-10 | 2009-05-27 | 포스데이타 주식회사 | 무선 통신시스템의 arq 피드백 방법 및 장치 |
CN101359980B (zh) * | 2008-09-05 | 2011-02-09 | 华为技术有限公司 | Rlc数据块发送过程中的异常处理方法 |
-
2010
- 2010-02-01 US US12/697,763 patent/US8370725B2/en active Active
-
2011
- 2011-01-27 WO PCT/US2011/022705 patent/WO2011094395A2/en active Application Filing
- 2011-01-27 EP EP11737631.9A patent/EP2532110B1/en active Active
- 2011-01-27 CN CN201180013710.2A patent/CN103004124B/zh active Active
- 2011-01-27 CN CN201510552852.6A patent/CN105071904A/zh active Pending
- 2011-01-27 KR KR1020127023090A patent/KR101471733B1/ko active IP Right Grant
- 2011-02-01 TW TW100103945A patent/TWI442733B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101048968A (zh) * | 2004-10-28 | 2007-10-03 | 松下电器产业株式会社 | 数据通信装置、数据接收装置、数据发送装置和重发控制方法 |
CN101278529A (zh) * | 2005-10-03 | 2008-10-01 | 松下电器产业株式会社 | 通信装置 |
US20080242236A1 (en) * | 2007-03-26 | 2008-10-02 | Spencer Paul S | Encoding and decoding systems with header and data transmission success indication |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110785937A (zh) * | 2017-06-26 | 2020-02-11 | 上海诺基亚贝尔股份有限公司 | Crc和极化码传输方案 |
CN110785937B (zh) * | 2017-06-26 | 2023-08-25 | 上海诺基亚贝尔股份有限公司 | Crc和极化码传输方案 |
Also Published As
Publication number | Publication date |
---|---|
TWI442733B (zh) | 2014-06-21 |
US20110191647A1 (en) | 2011-08-04 |
CN103004124A (zh) | 2013-03-27 |
EP2532110A4 (en) | 2013-05-15 |
KR101471733B1 (ko) | 2014-12-12 |
TW201141122A (en) | 2011-11-16 |
WO2011094395A3 (en) | 2011-11-17 |
CN103004124B (zh) | 2017-03-01 |
US8370725B2 (en) | 2013-02-05 |
KR20130023199A (ko) | 2013-03-07 |
EP2532110A2 (en) | 2012-12-12 |
WO2011094395A2 (en) | 2011-08-04 |
EP2532110B1 (en) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105071904A (zh) | 通信接口和协议 | |
EP0525985B1 (en) | High speed duplex data link interface | |
US5245616A (en) | Technique for acknowledging packets | |
US6065052A (en) | System for maintaining strongly sequentially ordered packet flow in a ring network system with busy and failed nodes | |
US8332729B2 (en) | System and method for automatic communication lane failover in a serial link | |
CN102075436B (zh) | 以太网络及其数据传输方法和装置 | |
US5715257A (en) | System for re-transmission in data communication | |
US20080195912A1 (en) | Method of communicatoin | |
CN103141050B (zh) | 快速通道互联系统中数据包重传方法、节点 | |
US20070115823A1 (en) | Inter-layer communication of receipt confirmation for releasing retransmission buffer contents | |
CN101980468A (zh) | 网络热备数据传输方法 | |
CN106487673B (zh) | 一种基于三模冗余的检错重传容错路由单元 | |
WO2009045071A2 (en) | Apparatus and method for transmitting and receiving automatic retransmission request feedback information element in a communication system | |
US20120106344A1 (en) | Data communication acknowledgement in a network | |
US6973071B1 (en) | Method and apparatus for controlling the flow of data in a wireless communication system | |
US8522104B2 (en) | Smart aging retry buffer | |
JP2001069174A (ja) | 伝送制御方法 | |
US20100208581A1 (en) | Data transfer system, data transmitting device, data receiving device and data transfer method | |
US8576704B2 (en) | Communication system, communication device, integrated circuit, and communication method | |
US20060059273A1 (en) | Envelope packet architecture for broadband engine | |
CN115087026B (zh) | 一种提高卫星移动通信系统无线链路传输可靠性的方法 | |
US20030161320A1 (en) | Method and network element for a safety transport of ethernet frames over a transport SDH/SONET network | |
CN112312355B (zh) | 一种箭载以太网通信方法及通信系统 | |
JP2000244530A (ja) | データ通信装置 | |
CN116260553A (zh) | 数据重传的方法、装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151118 |
|
WD01 | Invention patent application deemed withdrawn after publication |