CN105071778B - 一种基于cmos工艺实现的太赫兹功率放大器 - Google Patents

Abstract

一种基于CMOS工艺实现的太赫兹功率放大器，有用于将输入信号分离成两路信号的功率分离器，连接在所述功率分离器的输出端用于对功率分离器输出的两路信号分别进行功率放大的功率放大单元，连接在所述功率放大单元的输出端用于将功率放大单元输出的两路放大后的信号进行合成，形成太赫兹功率放大器输出信号的电流功率合成器。本发明能工作在太赫兹频率下，能够克服由于频率接近器件截止频率带来的功率放大增益难以提高、密勒电容降低功率放大器工作频率等限制；降低了功率放大器对寄生的敏感程度，提高因为温度和其他原因导致性能恶化的可靠性；保证了功率放大器的输出功率；降低了版图设计匹配性设计的难度，通道之间的幅度、相位具有更好的匹配效果。

Description

一种基于CMOS工艺实现的太赫兹功率放大器

技术领域

本发明涉及一种太赫兹功率放大器。特别是涉及一种基于CMOS工艺实现的太赫兹功率放大器。

背景技术

近年来，高速无线通信系统正不断朝着更高频率、带宽、更高集成度以及更低成本等方向发展。太赫兹频段(300GHz-3THz)介于微波和红外线之间，是电磁波谱中唯一没有获得较全面研究并很好加以利用的最后一个波谱区间，在通信频带日益紧缺的今天，对太赫兹波通信技术的研究具有重要意义。太赫兹波通信技术广泛应用于生活的各个方面，由于其自身所具有的独特性质以及在光谱中的位置使太赫兹波在通信、电子对抗、雷达、电磁武器、天文学、医学成像、无损检测、环境监测及安全检查等领域存在着广泛的应用前景。

近年来，随着特征尺寸的不断减小，深亚微米CMOS工艺及其MOSFET的特征频率已经达到200GHz以上，使得利用CMOS工艺实现GHz频段的高频模拟电路成为可能。在硅CMOS、BiCMOS、双极工艺、GaAs MESFET、异质结双极晶体管(HBT)、GeSi器件等众多工艺中，虽然硅CMOS的高频性能和噪声性能不是最好，但由于它的工艺最为成熟、成本最低、功耗最小、应用也最为广泛，因此CMOS射频集成电路是近年来发展的趋势。随着射频识别技术的发展，世界各国的研究人员在CMOS射频集成电路的设计和制作方面进行了大量研究，使CMOS射频集成电路的性能不断提高。随着硅基工艺的进步，硅基工艺已能支持实现太赫兹通信集成电路，但高达几百GHz的工作频段使太赫兹通信集成电路的实现面临一系列挑战。

传统的数字CMOS工艺技术之所以没有在超高频电路(频率超过100GHz)应用方面被充分考虑，是因为CMOS振荡器电路受到器件的截止频率(f_T)和最大振荡频率(f_max)的限制。然而，工艺技术的发展使得器件尺寸不断缩小，器件的工作频率不断增加，使在CMOS工艺下能够使得场效应晶体管截止频率接近甚至达到太赫兹的频率范围，使得采用CMOS工艺实现在太赫兹波频段下工作的电路成为可能。

采用CMOS工艺实现的太赫兹波电路已有研究，但主要研究领域集中在振荡器等方面。在毫米波(30GHz-300GHz)波段范围内功率放大器的实现也有研究，但是因为CMOS工艺器件在截止频率附近工作性能较差，在太赫兹波段实现的功率放大器方案还鲜有报道。

发明内容

本发明所要解决的技术问题是，提供一种集成度高、成本低、易于大规模生产的基于CMOS工艺实现的太赫兹功率放大器。

本发明所采用的技术方案是：一种基于CMOS工艺实现的太赫兹功率放大器，包括有：用于将输入信号分离成两路信号的功率分离器，连接在所述功率分离器的输出端用于对功率分离器输出的两路信号分别进行功率放大的功率放大单元，连接在所述功率放大单元的输出端用于将功率放大单元输出的两路放大后的信号进行合成，形成太赫兹功率放大器输出信号的电流功率合成器。

所述的功率分离器是由主线圈和副线圈组成，所述主线圈的两端接地，中间端连接输入信号，所述副线圈分为线圈匝数相同的两个输出线圈，所述两个输出线圈分别对应连接功率放大单元中的一组放大电路。

所述功率分离器的主线圈和副线圈的线圈比为1:1。

所述的功率放大单元包括有两组结构相同的放大电路，每一组放大电路均包括有：分别对应连接在功率分离器的两个输出线圈的两端的第一阻抗匹配网络和第二阻抗匹配网络，所述第一阻抗匹配网络的输出端连接第一NMOS管的漏级，所述第一NMOS管的栅极接电源V_C1，所述第一NMOS管的源极连接第三阻抗匹配网络，所述第二阻抗匹配网络的输出端连接第二NMOS管的漏级，所述第二NMOS管的栅极接电源V_C1，所述第二NMOS管的源极连接第四阻抗匹配网络，所述第三阻抗匹配网络和第四阻抗匹配网络的输出端分别对应连接第一变压器或第二变压器主线圈的两个输入端，所述第一变压器或第二变压器副线圈的两个输出端分别对应连接第五阻抗匹配网络和第六阻抗匹配网络的输入端，所述第五阻抗匹配网络的输出端连接第三NMOS管的漏级，所述第三NMOS管的栅极接电源V_C2，所述第三NMOS管的源极连接第七阻抗匹配网络，所述第六阻抗匹配网络的输出端连接第四NMOS管的漏级，所述第四NMOS管的栅极接电源V_C2，所述第四NMOS管的源极连接第八阻抗匹配网络，所述第七阻抗匹配网络和第八阻抗匹配网络的输出端分别对应连接电流功率合成器的输入端。

所述第一变压器和第二变压器参数相同，第一变压器和第二变压器的主线圈和副线圈的线圈比均为1:1。

所述的第一NMOS管和第二NMOS管的长宽比相同，所述的第三NMOS管和第四NMOS管的长宽比相同。

所述电流功率合成器是由主线圈和副线圈组成，所述主线圈分为线圈匝数相同的两个输入线圈，所述的两个输入线圈分别对应连接功率放大单元中的两组放大电路的输出端，所述副线圈的两端接地，中间连端构成太赫兹功率放大器的输出端。

所述电流功率合成器的一个输入线圈的两端对应连接功率放大单元中一组放大电路中的第七阻抗匹配网络和第八阻抗匹配网络的输出端，所述电流功率合成器的另一个输入线圈的两端对应连接功率放大单元中另一组放大电路中的第七阻抗匹配网络和第八阻抗匹配网络的输出端。

所述功率合成器的主线圈和副线圈的线圈比为1:2。

本发明的一种基于CMOS工艺实现的太赫兹功率放大器，具有如下优点：

1、能工作在太赫兹频率下，能够克服由于频率接近器件截止频率带来的功率放大增益难以提高、密勒电容降低功率放大器工作频率等限制。

2、采用电流功率合成器，降低了功率放大器对寄生的敏感程度，提高其因为温度和其他原因导致性能恶化的可靠性。

3、保证了功率放大器的输出功率，变压器的变压比可以为1:X，X大于1，PA输出阻抗就可以减到初级线圈每一个通道的电流次级线圈中的电流因此，一个N路1:X圈数比的电流合成器的整体功率输出由此可以看出，传递到负载的总功率与频道数量无关，但是与主副线圈圈数比的平方成正比。增加通道的个数会降低输出功率对每个PA通道的要求。

4、在版图设计方面，尤其是通道对称方面，任何幅度的相位失配都会降低功率和成效率。因此，功率合成器版图设计中，通道对称成为需要注意的关键环节之一。本发明降低了版图设计匹配性设计的难度，通道之间的幅度、相位具有更好的匹配效果。

附图说明

图1是本发明基于CMOS工艺实现的太赫兹功率放大器的构成框图；

图2是本发明基于CMOS工艺实现的太赫兹功率放大器的电路原理图。

图中

T1：功率分离器 F：功率放大单元

T2：第一变压器 T3：第二变压器

T4：电流功率合成器 M1、M5：第一NMOS管

M2、M6：第二NMOS管 M3、M7：第三NMOS管

M4/M8：第四NMOS管 TL1、TL9：第一阻抗匹配网络

TL3、TL11第二阻抗匹配网络 TL2、TL10：第三阻抗匹配网络

TL4、TL12：第四阻抗匹配网络 TL5、TL13：第五阻抗匹配网络

TL7、TL15：第六阻抗匹配网络 TL6、TL14：第七阻抗匹配网络

TL8、TL16：第八阻抗匹配网络

具体实施方式

下面结合实施例和附图对本发明的一种基于CMOS工艺实现的太赫兹功率放大器做出详细说明。

如图1所示，本发明的一种基于CMOS工艺实现的太赫兹功率放大器，包括有：用于将输入信号分离成两路信号的功率分离器T1，连接在所述功率分离器T1的输出端用于对功率分离器T1输出的两路信号分别进行功率放大的功率放大单元F，连接在所述功率放大单元F的输出端用于将功率放大单元F输出的两路放大后的信号进行合成，形成太赫兹功率放大器输出信号PA OUT的电流功率合成器T4。

如图2所示，所述的功率分离器T1是由主线圈和副线圈组成，所述主线圈的两端接地，中间端连接输入信号PA IN，所述副线圈分为线圈匝数相同的两个输出线圈，所述两个输出线圈分别对应连接功率放大单元F中的一组放大电路。所述功率分离器T1采用非标准工艺完成设计，功率分离器T1的主线圈和副线圈的线圈比为1:1。

频率很高的情况下，器件的参数受到版图的影响很大，尤其是外在寄生，如栅、源、漏电阻，衬底电阻，之间的耦合电容，最终决定能够达到的最大增益。MOS的f_T和f_MAX可以表示如下：

其中，C_gt是栅总电容，R_g是栅电阻，C_gd是栅源电容。所有的这些寄生都要尽可能小以得到最好的性能。然而，这些寄生的优化也存在折衷，无法达到所有参数最优的情况。比如，多指栅极结构能够降低栅电阻，不仅增加了f_MAX，而且能够提高噪声系数。但是，栅到衬底和栅到源/漏的电容随着指数的增加而增加，降低f_T。栅双侧接触可以进一步降低串联栅电阻，然而却无法避免地增加栅耦合电容和电感，在高频工作状态下更加明显。在确定了第一级放大器尺寸后，在偏置电压V_C1的控制下工作在饱和区，进而完成第一组阻抗匹配网络(TL1、TL3、TL9、TL11)物理参数的确定。

为了减小共源级功率放大器的密勒电容，提高放大器的工作频率，本发明采用共栅极功率放大器。同时为了减轻功率当搭起对放大增益的压力，获得足够的增益和稳定性，本发明采用两级功率放大器级联的结构，使其能够实现理想的放大效果。在每一个信号通路上的器件和互连线的寄生电容都会产生低阻通路，会极大程度地增加功率损耗，使功率传输效率大大降低，因此在共栅极功率放大器前后都需要添加T型阻抗匹配网络进行阻抗匹配。

如图2所示，所述的功率放大单元F包括有两组结构相同的放大电路，每一组放大电路均包括有：分别对应连接在功率分离器1的两个输出线圈的两端的第一阻抗匹配网络TL1/TL9和第二阻抗匹配网络TL3/TL11，所述第一阻抗匹配网络TL1/TL9的输出端连接第一NMOS管M1/M5的漏级，所述第一NMOS管M1/M5的栅极接电源V_C1，所述第一NMOS管M1/M5的源极连接第三阻抗匹配网络TL2/TL10，所述第二阻抗匹配网络TL3/TL11的输出端连接第二NMOS管M2/M6的漏级，所述第二NMOS管M2/M6的栅极接电源V_C1，所述第二NMOS管M2/M6的源极连接第四阻抗匹配网络TL4/TL12，所述第三阻抗匹配网络TL2/TL10和第四阻抗匹配网络TL4/TL12的输出端分别对应连接第一变压器T2或第二变压器T3主线圈的两个输入端，所述第一变压器T2或第二变压器T3副线圈的两个输出端分别对应连接第五阻抗匹配网络TL5/TL13和第六阻抗匹配网络TL7/TL15的输入端，所述第五阻抗匹配网络TL5/TL13的输出端连接第三NMOS管M3/M7的漏级，所述第三NMOS管M3/M7的栅极接电源V_C2，所述第三NMOS管M3/M7的源极连接第七阻抗匹配网络TL6/TL14，所述第六阻抗匹配网络TL7/TL15的输出端连接第四NMOS管M4/M8的漏级，所述第四NMOS管M4/M8的栅极接电源V_C2，所述第四NMOS管M4/M8的源极连接第八阻抗匹配网络TL8/TL16，所述第七阻抗匹配网络TL6/TL14和第八阻抗匹配网络TL8/TL16的输出端分别对应连接电流功率合成器T4的输入端。

所述第一变压器T2和第二变压器T3采用非标准工艺完成设计，第一变压器T2和第二变压器T3的主线圈和副线圈的线圈比均为1:1。根据变压器参数，确定第三阻抗匹配网络TL2/TL10和第四阻抗匹配网络TL4/TL12的物理参数。第二级放大器对信号功率进行进一步放大，依照同样的方法确定第五阻抗匹配网络TL5/TL13和第六阻抗匹配网络TL7/TL15的物理参数。

所述的功率放大单元F中：所述的第一NMOS管(M1/M5)和第二NMOS管(M2/M6)的长宽比相同，所述的第三NMOS管(M3/M7)和第四NMOS管(M4/M8)的长宽比相同。第一阻抗匹配网络TL1/TL9和第二阻抗匹配网络TL3/TL11参数相同；第三阻抗匹配网络TL2/TL10和第四阻抗匹配网络TL4/TL12参数相同；第五阻抗匹配网络TL5/TL13和第六阻抗匹配网络TL7/TL15参数相同；第七阻抗匹配网络TL6/TL14和第八阻抗匹配网络TL8/TL16参数相同。

如图2所示，所述电流功率合成器T4是由主线圈和副线圈组成，所述主线圈分为线圈匝数相同的两个输入线圈，所述的两个输入线圈分别对应连接功率放大单元F中的两组放大电路的输出端，所述副线圈的两端接地，中间端构成太赫兹功率放大器的输出端PAOUT。具体是，所述电流功率合成器T4的一个输入线圈的两端对应连接功率放大单元F中一组放大电路中的第七阻抗匹配网络TL6和第八阻抗匹配网络TL8的输出端，所述电流功率合成器T4的另一个输入线圈的两端对应连接功率放大单元F中另一组放大电路中的第七阻抗匹配网络TL14和第八阻抗匹配网络TL16的输出端。所述功率合成器T4，也采用非标准工艺设计，电流功率合成器T4的主线圈和副线圈的线圈比为1:2,完成电流功率合成的作用。根据输出情况，完成最后的阻抗匹配，确定第七阻抗匹配网络TL6/TL14和第八阻抗匹配网络TL8/TL16的物理参数。

本发明的一种基于CMOS工艺实现的太赫兹功率放大器，在版图设计中，注意版图的对称性，经过功率分离器分离出信号的两个电路应保证完全的对称布局，任何幅度和相位的失配都会降低功率合成效率。

Claims (8)

1.一种基于CMOS工艺实现的太赫兹功率放大器，其特征在于，包括有：用于将输入信号分离成两路信号的功率分离器(T1)，连接在所述功率分离器(T1)的输出端用于对功率分离器(T1)输出的两路信号分别进行功率放大的功率放大单元(F)，连接在所述功率放大单元(F)的输出端用于将功率放大单元(F)输出的两路放大后的信号进行合成，形成太赫兹功率放大器输出信号(PAOUT)的电流功率合成器(T4)；

所述的功率放大单元(F)包括有两组结构相同的放大电路，每一组放大电路均包括有：分别对应连接在功率分离器(T1)的两个输出线圈的两端的第一阻抗匹配网络(TL1/TL9)和第二阻抗匹配网络(TL3/TL11)，所述第一阻抗匹配网络(TL1/TL9)的输出端连接第一NMOS管(M1/M5)的漏级，所述第一NMOS管(M1/M5)的栅极接电源V_C1，所述第一NMOS管(M1/M5)的源极连接第三阻抗匹配网络(TL2/TL10)，所述第二阻抗匹配网络(TL3/TL11)的输出端连接第二NMOS管(M2/M6)的漏级，所述第二NMOS管(M2/M6)的栅极接电源V_C1，所述第二NMOS管(M2/M6)的源极连接第四阻抗匹配网络(TL4/TL12)，所述第三阻抗匹配网络(TL2/TL10)和第四阻抗匹配网络(TL4/TL12)的输出端分别对应连接第一变压器(T2)或第二变压器(T3)主线圈的两个输入端，所述第一变压器(T2)或第二变压器(T3)副线圈的两个输出端分别对应连接第五阻抗匹配网络(TL5/TL13)和第六阻抗匹配网络(TL7/TL15)的输入端，所述第五阻抗匹配网络(TL5/TL13)的输出端连接第三NMOS管(M3/M7)的漏级，所述第三NMOS管(M3/M7)的栅极接电源V_C2，所述第三NMOS管(M3/M7)的源极连接第七阻抗匹配网络(TL6/TL14)，所述第六阻抗匹配网络(TL7/TL15)的输出端连接第四NMOS管(M4/M8)的漏级，所述第四NMOS管(M4/M8)的栅极接电源V_C2，所述第四NMOS管(M4/M8)的源极连接第八阻抗匹配网络(TL8/TL16)，所述第七阻抗匹配网络(TL6/TL14)和第八阻抗匹配网络(TL8/TL16)的输出端分别对应连接电流功率合成器(T4)的输入端。

2.根据权利要求1所述的一种基于CMOS工艺实现的太赫兹功率放大器，其特征在于，所述的功率分离器(T1)是由主线圈和副线圈组成，所述主线圈的两端接地，中间端连接输入信号(PAIN)，所述副线圈分为线圈匝数相同的两个输出线圈，所述两个输出线圈分别对应连接功率放大单元(F)中的一组放大电路。

3.根据权利要求2所述的一种基于CMOS工艺实现的太赫兹功率放大器，其特征在于，所述功率分离器(T1)的主线圈和副线圈的线圈比为1:1。

4.根据权利要求1所述的一种基于CMOS工艺实现的太赫兹功率放大器，其特征在于，所述第一变压器(T2)和第二变压器(T3)参数相同，第一变压器(T2)和第二变压器(T3)的主线圈和副线圈的线圈比均为1:1。

5.根据权利要求1所述的一种基于CMOS工艺实现的太赫兹功率放大器，其特征在于，所述的第一NMOS管(M1/M5)和第二NMOS管(M2/M6)的长宽比相同，所述的第三NMOS管(M3/M7)和第四NMOS管(M4/M8)的长宽比相同。

6.根据权利要求1所述的一种基于CMOS工艺实现的太赫兹功率放大器，其特征在于，所述电流功率合成器(T4)是由主线圈和副线圈组成，所述主线圈分为线圈匝数相同的两个输入线圈，所述的两个输入线圈分别对应连接功率放大单元(F)中的两组放大电路的输出端，所述副线圈的两端接地，中间连端构成太赫兹功率放大器的输出端(PA OUT)。

7.根据权利要求6所述的一种基于CMOS工艺实现的太赫兹功率放大器，其特征在于，所述电流功率合成器(T4)的一个输入线圈的两端对应连接功率放大单元(F)中一组放大电路中的第七阻抗匹配网络(TL6)和第八阻抗匹配网络(TL8)的输出端，所述电流功率合成器(T4)的另一个输入线圈的两端对应连接功率放大单元(F)中另一组放大电路中的第七阻抗匹配网络(TL14)和第八阻抗匹配网络(TL16)的输出端。

8.根据权利要求6所述的一种基于CMOS工艺实现的太赫兹功率放大器，其特征在于，所述功率合成器(T4)的主线圈和副线圈的线圈比为1:2。