CN105047154B - 驱动补偿电路、具有该电路的液晶显示装置及驱动方法 - Google Patents

Abstract

本发明公开了一种驱动补偿电路、具有该电路的液晶显示装置及驱动方法。该液晶显示装置包括像素单元；数据线，传输数据信号至像素单元；扫描驱动器，包括驱动信号端输出扫描信号、第一及第二时钟端输出第一及第二时钟信号及补偿信号端输出补偿信号；驱动补偿电路与扫描驱动器连接，并根据第一及第二时钟信号导通，以对从扫描驱动器接收的扫描信号与补偿信号进行合并，并输出合并后的补偿扫描信号；扫描线，将补偿扫描信号传输至像素单元。本发明使液晶显示装置的前端像素单元的电压与后端像素单元的电压都能达到饱和状态，从而提高液晶显示装置的显示品质。

Description

驱动补偿电路、具有该电路的液晶显示装置及驱动方法

技术领域

本发明涉及显示技术领域，特别是涉及一种驱动补偿电路、具有该电路的液晶显示装置及驱动方法。

背景技术

现有的液晶显示装置通常包括阵列基板、彩膜基板、液晶及偏光片等结构，阵列基板包括沿第一方向延伸的数据线和沿第二方向延伸的扫描线界定的呈阵列分布的多个像素单元，每一像素单元包括一TFT(Thin Film Transistor，薄膜晶体管，简称TFT)，液晶显示装置是通过扫描线驱动薄膜晶体管来控制数据线对像素单元进行充放电，以实现正常的影像显示。

请参阅图1是现有的液晶显示装置的驱动电路图，其输出的若干扫描信号OUT1-OUT(N+1)驱动薄膜晶体管的开启时间基本相同(如图2所示)，然而由于液晶显示装置中数据线前端与后端等效串联电阻与电容网络的影响(如图3所示)，造成输出的扫描信号延迟失真，这就使得液晶显示装置的前端像素单元中的薄膜晶体管的开启时间大于液晶显示装置的后端像素单元中的薄膜晶体管的开启时间，如图4所示，从而使得数据线对像素单元充电时，前端像素单元电压达到饱和状态后还有时间富余(如曲线A)，而后端像素单元电压达到饱和状态的时间不够(如曲线B)，进而造成画面显示质量降低。

发明内容

本发明主要解决的技术问题是提供一种驱动补偿电路、具有该电路的液晶显示装置及驱动方法，使得前端像素单元的电压与后端像素单元的电压都能达到饱和状态，从而提高液晶显示装置的显示质量。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种液晶显示装置，包括：像素单元；数据线，用于传输数据信号至所述像素单元；扫描驱动器，包括驱动信号端、第一时钟端、第二时钟端及补偿信号端，所述驱动信号端用于输出扫描信号，所述第一及第二时钟端用于输出第一及第二时钟信号，所述补偿信号端用于输出补偿信号；驱动补偿电路，与所述扫描驱动器连接，所述驱动补偿电路根据从所述扫描驱动器接收到的所述第一及第二时钟信号导通，以对从所述扫描驱动器接收到的所述扫描信号与所述补偿信号进行合并，并输出合并后的补偿扫描信号；扫描线，用于将所述补偿扫描信号传输至所述像素单元。

其中，所述驱动补偿电路包括一第一移位寄存器、若干第二移位寄存器、若干第三移位寄存器、设置在所述第一移位寄存器与一第二移位寄存器之间的第一或门及设置在一第二移位寄存器与一第三移位寄存器之间的第二或门，所述第一移位寄存器的驱动信号端连接所述扫描驱动器的驱动信号端，所述第一移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第一移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第一移位寄存器的重启端连接一第二移位寄存器的输出端，所述第一移位寄存器的输出端连接一扫描线及所述第一或门的第一输入端，所述第一或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第一或门的输出端连接所述第二移位寄存器的驱动信号端，所述第二移位寄存器的第一时钟端连接所述扫描驱动器的第二时钟端，所述第二移位寄存器的第二时钟端连接所述扫描驱动器的第一时钟端，所述第二移位寄存器的重启端连接一第三移位寄存器的输出端，所述第二移位寄存器的输出端连接一扫描线及一第二或门的第一输入端，所述第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第二或门的输出端连接所述第三移位寄存器的驱动信号端，所述第三移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第三移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第三移位寄存器的重启端连接另一第二移位寄存器的输出端，所述第三移位寄存器的输出端连接一扫描线及另一第二或门的第一输入端，所述另一第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述另一第二或门的输出端连接所述另一第二移位寄存器的驱动信号端。

其中，所述扫描驱动器的所述补偿信号端输出的补偿扫描信号的开启时间T_COMP为所述数据线的前端与后端等效串联电阻及电容网络的延迟时间T(delay)与所述液晶显示装置的分辨率(M*N)的函数，且T_COMP＝T(delay)/N。

其中，T(N+1)＝T(N)+T_COMP，其中，T(N+1)为第N+1行所述扫描线的开启时间，T(N)为第N行所述扫描线的开启时间，N为大于等于1的整数。

其中，所述第一行扫描线的开启时间小于所述液晶显示装置的扫描线的平均开启时间。

其中，所述第N行扫描线的开启时间小于所述液晶显示装置的扫描线的平均开启时间，N为大于1的整数。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种驱动补偿电路，包括一第一移位寄存器、若干第二移位寄存器、若干第三移位寄存器、设置在所述第一移位寄存器与一第二移位寄存器之间的第一或门及设置在一第二移位寄存器与一第三移位寄存器之间的第二或门，所述第一移位寄存器的驱动信号端连接一扫描驱动器的驱动信号端，所述第一移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第一移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第一移位寄存器的重启端连接一第二移位寄存器的输出端，所述第一移位寄存器的输出端连接一扫描线及所述第一或门的第一输入端，所述第一或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第一或门的输出端连接所述第二移位寄存器的驱动信号端，所述第二移位寄存器的第一时钟端连接所述扫描驱动器的第二时钟端，所述第二移位寄存器的第二时钟端连接所述扫描驱动器的第一时钟端，所述第二移位寄存器的重启端连接一第三移位寄存器的输出端，所述第二移位寄存器的输出端连接一扫描线及一第二或门的第一输入端，所述第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第二或门的输出端连接所述第三移位寄存器的驱动信号端，所述第三移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第三移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第三移位寄存器的重启端连接另一第二移位寄存器的输出端，所述第三移位寄存器的输出端连接一扫描线及另一第二或门的第一输入端，所述另一第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述另一第二或门的输出端连接所述另一第二移位寄存器的驱动信号端。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示装置的驱动方法，包括：提供扫描信号、第一时钟信号、第二时钟信号及补偿信号；根据接收到的第一及第二时钟信号将所述扫描信号与所述补偿信号进行合并，并输出合并后的补偿扫描信号；将所述补偿扫描信号传输至扫描线。

其中，所述补偿扫描信号的开启时间T_COMP为液晶显示装置的数据线的前端与后端等效串联电阻及电容网络的延迟时间T(delay)与所述液晶显示装置的分辨率(M*N)的函数，且T_COMP＝T(delay)/N。

其中，T(N+1)＝T(N)+T_COMP，其中，T(N+1)为第N+1行所述扫描线的开启时间，T(N)为第N行所述扫描线的开启时间，N为大于等于1的整数。

本发明的有益效果是：区别于现有技术的情况，本发明的液晶显示装置通过用驱动补偿电路对扫描信号与补偿信号进行合并后输出补偿扫描信号，然后利用扫描线将补偿扫描信号传输至像素单元，使得液晶显示装置前端像素单元的电压与后端像素单元的电压都能达到饱和状态，以此来提高液晶显示装置的显示品质。

附图说明

图1是现有技术中液晶显示装置的驱动电路图；

图2是现有技术中扫描信号时序波形图；

图3是现有技术中液晶显示装置的电阻与电容的等效网络图；

图4是现有技术中前端像素单元与后端像素单元的扫描信号及电压波形图；

图5是本发明的液晶显示装置的结构示意图；

图6是本发明的驱动补偿电路的电路图；

图7是本发明的补偿扫描信号的波形图；

图8是本发明中前端像素单元与后端像素单元的补偿扫描信号及电压波形图；

图9是本发明的液晶显示装置的驱动方法的流程图。

具体实施方式

请参阅图5，是本发明的液晶显示装置的结构示意图。如图5所示，本发明的液晶显示装置20包括多个像素单元21、扫描驱动器22、驱动补偿电路23、数据驱动器24、多条扫描线A以及多条数据线C。其中，数据驱动器24用于产生数据信号。数据线C与数据驱动器24连接，用于传输该数据信号至像素单元21。扫描驱动器22包括驱动信号端STV、第一及第二时钟端CLK及CLKB及补偿信号端COMP，所述驱动信号端STV用于输出扫描信号、所述第一及第二时钟端CLK及CLKB用于输出第一及第二时钟信号，所述补偿信号端COMP用于输出补偿信号。驱动补偿电路23与扫描驱动器22连接，用于接收扫描信号、第一及第二时钟信号及补偿信号，并根据所述第一及第二时钟信号将扫描信号与补偿信号合并后输出补偿扫描信号。扫描线A连接驱动补偿电路23，用于将补偿扫描信号传输至像素单元21。

像素单元21包括薄膜晶体管T和像素电极P，薄膜晶体管T包括栅极G0、源极S0和漏极D0。其中，像素电极P连接漏极D0，扫描线A连接栅极G0，以将补偿扫描信号传输至栅极G0，进而控制薄膜晶体管T导通，数据线C连接源极S0，以在薄膜晶体管T导通时经源极S0传输数据信号至像素电极P。

本实施例中，同一条扫描线A驱动多个像素单元21，并且该多个像素单元21分别显示如图5所示的颜色G、R以及B。在扫描线A传输补偿扫描信号时，同一条扫描线A驱动的多个像素单元21的薄膜晶体管T都打开，此时，多条数据线C同时传输数据信号到相应的像素单元21中的像素电极P，以向显示不同颜色的像素单元21进行充电。本实施例中，由于液晶显示装置20中的电阻和电容的影响，使得产生的扫描信号产生延迟现象，而造成液晶显示装置的前端像素单元的电压与后端像素单元的电压达到饱和状态不一致。因此本实施例采用驱动补偿电路23对扫描信号进行补偿，具体的驱动补偿电路23如图6所示。

请参阅图6，所述驱动补偿电路23包括一第一移位寄存器231、若干第二移位寄存器233、若干第三移位寄存器235、设置在所述第一移位寄存器231与一第二移位寄存器233之间的第一或门232及设置在一第二移位寄存器233与一第三移位寄存器235之间的第二或门234。所述第一移位寄存器231的驱动信号端STV连接所述扫描驱动器22的驱动信号端STV，所述第一移位寄存器231的第一时钟端CLK连接所述扫描驱动器22的第一时钟端CLK，所述第一移位寄存器231的第二时钟端CLKB连接所述扫描驱动器22的第二时钟端CLKB，所述第一移位寄存器231的重启端RESET连接一第二移位寄存器233的输出端OUT，所述第一移位寄存器231的输出端OUT连接一扫描线A及所述第一或门232的第一输入端，所述第一或门232的第二输入端连接所述扫描驱动器22的补偿信号端COMP，所述第一或门232的输出端连接所述第二移位寄存器233的驱动信号端STV，所述第二移位寄存器233的第一时钟端CLK连接所述扫描驱动器22的第二时钟端CLKB，所述第二移位寄存器233的第二时钟端CLKB连接所述扫描驱动器22的第一时钟端CLK，所述第二移位寄存器233的重启端RESET连接一第三移位寄存器235的输出端OUT，所述第二移位寄存器233的输出端OUT连接一扫描线A及所述第二或门234的第一输入端，所述第二或门234的第二输入端连接所述扫描驱动器22的补偿信号端COMP，所述第二或门234的输出端连接所述第三移位寄存器235的驱动信号端STV，所述第三移位寄存器235的第一时钟端CLK连接所述扫描驱动器22的第一时钟端CLK，所述第三移位寄存器235的第二时钟端CLKB连接所述扫描驱动器22的第二时钟端CLKB，所述第三移位寄存器235的重启端RESET连接另一第二移位寄存器233的输出端OUT，所述第三移位寄存器235的输出端OUT连接一扫描线A及另一第二或门234的第一输入端，所述另一第二或门234的第二输入端连接所述扫描驱动器22的补偿信号端COMP，所述另一第二或门234的输出端连接所述另一第二移位寄存器233的驱动信号端STV。在本实施例中，所述驱动补偿电路23输出若干补偿扫描信号，如OUT0-OUT4。

以下对图5及6所示的驱动补偿电路23的工作原理进行详细说明：

在本实施例中，所述扫描驱动器22输出的第一及第二时钟信号用于控制所述扫描线A的奇数行或偶数行开启。当所述扫描驱动器22输出的第一时钟信号CLK为高电平且输出的第二时钟信号CLKB为低电平信号时，所述扫描线A的奇数行开启，即第一移位寄存器231及所有的第三移位寄存器235开启。当所述扫描驱动器22输出的第一时钟信号CLK为低电平信号且输出的第二时钟信号CLKB为高电平信号时，所述扫描线A的偶数行开启，即所有的第二移位寄存器233开启。

其中，当所述第一行扫描线A的开启时间小于所述液晶显示装置的扫描线的平均开启时间时，则所述补偿驱动电路23从第二行扫描线A开始进行扫描信号补偿，即所述扫描驱动器22的补偿信号端COMP输出高电平补偿信号。具体地，当所述扫描驱动器22输出的第一时钟信号为高电平且输出的第二时钟信号为低电平时，所述第一移位寄存器231开启，所述扫描驱动器22的扫描信号端STV输出扫描信号(高电平)至所述第一移位寄存器231的扫描信号端STV，所述第一移位寄存器231通过其输出端OUT输出该扫描信号至第一行扫描线A，以控制该行薄膜晶体管T导通，进而通过数据线C对像素单元21进行充电。同时所述第一移位寄存器231通过其输出端OUT将输出的扫描信号提供给所述第一或门232的第一输入端，所述第一或门232的第二输入端还从所述扫描驱动器22的补偿信号端COMP接收到高电平的补偿信号，所述第一或门232将第一输入端接收到的扫描信号(高电平)与第二输入端接收到的高电平补偿信号进行或运算(即合并)后输出给与其连接的所述第二移位寄存器233的扫描信号端STV，即补偿扫描信号的开启时间大于扫描信号的开启时间。当所述扫描驱动器22输出的第一时钟信号为低电平信号且输出的第二时钟信号为高电平信号时，与第一移位寄存器231连接的所述第二移位寄存器233开启，并将接收到的补偿后的补偿扫描信号通过其输出端OUT输出给与其连接的第二行扫描线A，以控制该行薄膜晶体管T导通，进而通过数据线C对像素单元21进行充电，即所述第二移位寄存器233输出的补偿扫描信号的开启时间大于所述第一移位寄存器231输出的扫描信号的开启时间，从而保证后端像素单元的电压与前端像素单元的电压都能达到饱和状态。其余移位寄存器的工作原理与上述相同，在此不再赘述。

当所述第N行(N为大于1的整数，如第二行扫描线)A的开启时间小于所述液晶显示装置的扫描线的平均开启时间时，则所述补偿驱动电路23从第三行扫描线A开始进行扫描信号补偿，即所述扫描驱动器22的补偿信号端COMP输出高电平补偿信号。具体地，当所述扫描驱动器22输出的第一时钟信号为高电平且第二时钟信号为低电平时，所述第一移位寄存器231开启，所述扫描驱动器22的扫描信号端STV输出扫描信号(高电平)至所述第一移位寄存器231的扫描信号端STV，第一移位寄存器231通过其输出端OUT输出该扫描信号给与其连接的第一行扫描线A，以控制该行薄膜晶体管T导通，进而通过数据线C对像素单元21进行充电。同时所述第一移位寄存器231通过其输出端OUT将输出的扫描信号提供给所述第一或门232的第一输入端，所述第一或门232的第二输入端还从所述扫描驱动器22的补偿信号端COMP接收低电平补偿信号，所述第一或门232将第一输入端接收到的扫描信号(高电平)与第二输入端接收到的低电平补偿信号进行或运算(即合并)后输出给与其连接的所述第二移位寄存器233的扫描信号端STV，即补偿扫描信号的开启时间等于扫描信号的开启时间。当所述扫描驱动器22输出的第一时钟信号为低电平信号且输出的第二时钟信号为高电平信号时，与第一移位寄存器231连接的所述第二移位寄存器233开启，所述第一移位寄存器233将接收到的扫描信号通过其输出端OUT输出给与其连接的第二行扫描线A，以控制该行薄膜晶体管T导通，进而通过数据线C对像素单元21进行充电。同时所述第二移位寄存器233通过其输出端OUT将扫描信号输出至所述第二或门234的第一输入端，所述第二或门234的第二输入端还从所述扫描驱动器22的补偿信号端COMP接收到高电平补偿信号，所述第二或门234将第一输入端接收到的扫描信号(高电平)与第二输入端接收到的高电平补偿信号进行或运算(即合并)后输出给与所述第一移位寄存器233连接的第三移位寄存器235的驱动信号端STV，即补偿扫描信号的开启时间大于扫描信号的开启时间。当所述扫描驱动器22输出的第一时钟信号为高电平且第二时钟信号为低电平时，所述第三移位寄存器235开启，所述第三移位寄存器235通过其输出端OUT将补偿扫描信号输出给第三扫描线A，以控制该行薄膜晶体管T导通，进而通过数据线C对像素单元21进行充电。即所述第三移位寄存器235输出的补偿扫描信号的开启时间大于所述第一及第二移位寄存器231及233输出的扫描信号的开启时间，从而保证后端像素单元的电压与前端像素单元的电压都能达到饱和状态。其余移位寄存器的工作原理与上述相同，在此不再赘述。

请一并参阅图7及图8，是所述驱动补偿电路23输出的各补偿扫描信号及电压的波形图。其中，扫描驱动器22输出的扫描信号及补偿信号给驱动补偿电路23并经驱动补偿电路23后得到补偿后的补偿扫描信号OUT1-OUT(N+1)。本实施例中，补偿扫描信号OUT1-OUT(N+1)的脉冲宽度(即开启时间)逐行增加，即第二行扫描线A的开启时间大于第一行扫描线A的开启时间，第三行扫描线A的开启时间大于第二行扫描线A的开启时间，以此类推，从而使得前端像素单元的电压与后端像素单元的电压都能达到饱和状态(如曲线C及D)。

值得注意的是，驱动补偿电路23只对扫描信号的高电平进行高电平补偿，因此，补偿后的补偿扫描信号OUT1-OUT(N+1)的上升沿、下降沿及低电平分别与扫描信号的上升沿、下降沿及低电平相等。

因此，每个补偿后的补偿扫描信号OUT1-OUT(N+1)的开启时间逐级增加而非均匀变化，使得控制前端像素单元薄膜晶体管T的开启时间小于控制后端像素单元薄膜晶体管T的时间，从而使得充入前端像素单元21的像素电极P的电压与充入后端像素单元21中的像素电极P的电压都能达到饱和状态，因此，保证了每个像素单元21显示的颜色的亮度相近或相同，从而减小了色偏现象，提高了显示装置的显示品质。

请参阅图9，是本发明液晶显示装置的驱动方法的流程图。所述驱动方法包括：

步骤S61：提供扫描信号、第一时钟信号、第二时钟信号及补偿信号；

步骤S62：根据接收到的第一及第二时钟信号将所述扫描信号与所述补偿信号进行合并，并输出合并后的补偿扫描信号；

步骤S63：将所述补偿扫描信号传输至扫描线。；

在步骤S63中，扫描线将补偿后的补偿扫描信号传输到薄膜晶体管的栅极，以打开薄膜晶体管。在薄膜晶体管打开时，数据线将数据信号传输到薄膜晶体管的源极，通过薄膜晶体管的源极进一步输送到像素电极，像素电极根据接收到的数据信号进行颜色的显示。因为本发明对扫描信号的开启时间进行了补偿，使得控制前端像素单元薄膜晶体管的时间小于控制后端像素单元薄膜晶体管的时间，从而使得充入前端像素单元中的像素电极的电压与充入后端像素单元中的像素电极的电压都能达到饱和状态，因此，保证了每个像素单元显示的颜色的亮度相近或相同，从而减小了色偏现象，提高了显示装置的显示品质。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种液晶显示装置，其特征在于，所述液晶显示装置包括：

像素单元；

数据线，用于传输数据信号至所述像素单元；

扫描驱动器，包括驱动信号端、第一时钟端、第二时钟端及补偿信号端，所述驱动信号端用于输出扫描信号，所述第一及第二时钟端用于输出第一及第二时钟信号，所述补偿信号端用于输出补偿信号；

驱动补偿电路，与所述扫描驱动器连接，所述驱动补偿电路根据从所述扫描驱动器接收到的所述第一及第二时钟信号导通，以对从所述扫描驱动器接收到的所述扫描信号与所述补偿信号进行合并，并输出合并后的补偿扫描信号；

扫描线，用于将所述补偿扫描信号传输至所述像素单元；

所述驱动补偿电路包括一第一移位寄存器、若干第二移位寄存器、若干第三移位寄存器、设置在所述第一移位寄存器与一第二移位寄存器之间的第一或门及设置在一第二移位寄存器与一第三移位寄存器之间的第二或门，所述第一移位寄存器的驱动信号端连接所述扫描驱动器的驱动信号端，所述第一移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第一移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第一移位寄存器的重启端连接一第二移位寄存器的输出端，所述第一移位寄存器的输出端连接一扫描线及所述第一或门的第一输入端，所述第一或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第一或门的输出端连接所述第二移位寄存器的驱动信号端，所述第二移位寄存器的第一时钟端连接所述扫描驱动器的第二时钟端，所述第二移位寄存器的第二时钟端连接所述扫描驱动器的第一时钟端，所述第二移位寄存器的重启端连接一第三移位寄存器的输出端，所述第二移位寄存器的输出端连接一扫描线及一第二或门的第一输入端，所述第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第二或门的输出端连接所述第三移位寄存器的驱动信号端，所述第三移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第三移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第三移位寄存器的重启端连接另一第二移位寄存器的输出端，所述第三移位寄存器的输出端连接一扫描线及另一第二或门的第一输入端，所述另一第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述另一第二或门的输出端连接所述另一第二移位寄存器的驱动信号端。

2.根据权利要求1所述的液晶显示装置，其特征在于，所述扫描驱动器的所述补偿信号端输出的补偿信号的开启时间T_COMP为所述数据线的前端与后端等效串联电阻及电容网络的延迟时间T(delay)与所述液晶显示装置的分辨率(M*N)的函数，且T_COMP＝T(delay)/N。

3.根据权利要求2所述的液晶显示装置，其特征在于，T(N+1)＝T(N)+T_COMP，其中，T(N+1)为第N+1行所述扫描线的开启时间，T(N)为第N行所述扫描线的开启时间，N为大于等于1的整数。

4.根据权利要求3所述的液晶显示装置，其特征在于，所述第一行扫描线的开启时间小于所述液晶显示装置的扫描线的平均开启时间。

5.根据权利要求3所述的液晶显示装置，其特征在于，所述第N行扫描线的开启时间小于所述液晶显示装置的扫描线的平均开启时间，N为大于1的整数。

6.一种驱动补偿电路，其特征在于，所述驱动补偿电路包括一第一移位寄存器、若干第二移位寄存器、若干第三移位寄存器、设置在所述第一移位寄存器与一第二移位寄存器之间的第一或门及设置在一第二移位寄存器与一第三移位寄存器之间的第二或门，所述第一移位寄存器的驱动信号端连接一扫描驱动器的驱动信号端，所述第一移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第一移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第一移位寄存器的重启端连接一第二移位寄存器的输出端，所述第一移位寄存器的输出端连接一扫描线及所述第一或门的第一输入端，所述第一或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第一或门的输出端连接所述第二移位寄存器的驱动信号端，所述第二移位寄存器的第一时钟端连接所述扫描驱动器的第二时钟端，所述第二移位寄存器的第二时钟端连接所述扫描驱动器的第一时钟端，所述第二移位寄存器的重启端连接一第三移位寄存器的输出端，所述第二移位寄存器的输出端连接一扫描线及一第二或门的第一输入端，所述第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述第二或门的输出端连接所述第三移位寄存器的驱动信号端，所述第三移位寄存器的第一时钟端连接所述扫描驱动器的第一时钟端，所述第三移位寄存器的第二时钟端连接所述扫描驱动器的第二时钟端，所述第三移位寄存器的重启端连接另一第二移位寄存器的输出端，所述第三移位寄存器的输出端连接一扫描线及另一第二或门的第一输入端，所述另一第二或门的第二输入端连接所述扫描驱动器的补偿信号端，所述另一第二或门的输出端连接所述另一第二移位寄存器的驱动信号端。

7.根据权利要求6所述的驱动补偿电路，其特征在于，所述扫描驱动器的所述补偿信号端输出的补偿信号的开启时间T_COMP为液晶显示装置的数据线的前端与后端等效串联电阻及电容网络的延迟时间T(delay)与所述液晶显示装置的分辨率(M*N)的函数，且T_COMP＝T(delay)/N。

8.根据权利要求7所述的驱动补偿电路，其特征在于，T(N+1)＝T(N)+T_COMP，其中，T(N+1)为第N+1行所述扫描线的开启时间，T(N)为第N行所述扫描线的开启时间，N为大于等于1的整数。