CN105047116A - 一种图片信息的处理方法及装置 - Google Patents

Abstract

本发明公开了一种图片信息的处理方法及装置，本发明包括：读取图片，获取图片信息；对图片信息进行解码，得到M个像素数据，每个像素数据包括N位数据；对M个像素数据进行编码，其中，每X个像素数据分为一组像素数据；将编码后的各组像素数据存入存储器的各组存储地址中，其中，编码后的每一组像素数据存储到一组存储地址中，每一组存储地址包括Y个存储地址，每个存储地址所利用的位宽为Z，且X×N＝Y×Z，Z＞N；读取存储器的各组存储地址中存储的编码后的各组像素数据；对编码后的各组像素数据进行解码，得到M个像素数据；显示M个像素数据对应的图片。本发明实施例提供的图片信息的处理方法及装置能够提高信号源的输出频率。

Description

一种图片信息的处理方法及装置

技术领域

本发明涉及液晶显示器测试领域，尤其涉及一种图片信息的处理方法及装置。

背景技术

液晶显示器(LiquidCrystalDisplay，LCD)在出厂前，均会利用信号源(又叫信号发生器)对其性能进行测试。同步动态随机存储器(SynchronousDynamicRandomAccessMemory，SDRAM)作为一款廉价且高速的存取器件，常用作于LCD测试所用信号源的核心存储器件，用来缓存图片信息以达到显示图片的效果。

一个图片信息解码后包括多个像素(pixel)信息，一个像素信息包括红色(red，R；R7～R0，8bit)、绿色(green，G；G7～G0，8bit)和蓝色(blue，B；B7～B0，8bit)共24bit像素数据。SDRAM的位宽有4比特(bit)、8bit、16bit和32bit可选。由于一个图片信息解码后为24bit的像素数据，所以，SDRAM一般选取位宽为32bit的SDRAM。图1是现有技术中一个图片信息解码后的像素数据在32位位宽同步动态随机存储器中的一种排列方式的简化模型。如图1所示，一个像素信息占据SDRAM一位地址的32位位宽中的24位位宽。

上述方法采取SDRAM地址和像素信息一一对应的存储方式，通用性强且易于操作。但是，当测试的LCD需求的物理分辨率为1920×1200、刷新频率为60Hz(全高清(FullHighDefinition，FHD))时，信号源的输出频率需要为175MHz左右，因为系统工作效率不可能是百分之百，折合系统工作效率后，需选取速度等级-5(工作频率为200MHz)及以上的SDRAM才能达到对信号源的输出频率的要求，这在一定程度上增加了硬件成本。

发明内容

本发明的目的在于提出一种图片信息的处理方法及装置，能够解决现有技术中用于LCD测试的具有较高输出频率的信号源成本较高的问题。

为达此目的，本发明采用以下技术方案：

第一方面，本发明实施例提供了一种图片信息的处理方法，包括：

读取图片，获取图片信息；

对所述图片信息进行解码，得到M个像素数据，每个所述像素数据包括N位数据，其中，M为所述图片的像素个数；

对所述M个像素数据进行编码，其中，每X个像素数据分为一组像素数据，所述一组像素数据包括X×N位数据；

将编码后的各组像素数据存入存储器的各组存储地址中，其中，编码后的每一组像素数据存储到一组存储地址中，每一组存储地址包括Y个存储地址，每个存储地址所利用的位宽为Z，且X×N＝Y×Z，Z＞N；

读取所述存储器的各组存储地址中存储的编码后的各组像素数据；

对所述编码后的各组像素数据进行解码，得到所述M个像素数据；

显示所述M个像素数据对应的图片。

进一步地，N的值为24，X的值为4，Y的值为3，Z的值为32，M的值为1920×1200。

进一步地，对所述编码后的各组像素数据进行解码，得到所述M个像素数据是通过对所述存储器的各组存储地址中存储的编码后的各组像素数据依次进行编码得到的。

进一步地，将所述存储器的各组存储地址中存储的编码后的各组像素数据进行解码包括：

将各组存储地址的第一存储地址、第二存储地址和第三存储地址存储的位宽为32位的编码后的像素数据分别存入三个暂存器：第一暂存器、第二暂存器和第三暂存器；

将所述第一暂存器的前24位编码后的像素数据输入缓存器中；

将所述第一暂存器的后8位编码后的像素数据和所述第二暂存器的前16位编码后的像素数据输入缓存器中；

将所述第二暂存器的后16位编码后的像素数据和所述第三暂存器的前8位编码后的像素数据输入缓存器中；

将所述第三暂存器的后24位编码后的像素数据输入缓存器中。

进一步地，对所述编码后的各组像素数据进行编码，得到所述M个像素数据之后，显示所述M个像素数据对应的图片之前，还包括：

将所述M个像素数据对应的图片存入缓存器中。

第二方面，本发明实施例提供了一种图片信息的处理装置，包括：

图片信息获取模块，用于读取图片，获取图片信息；

图片信息解码模块，用于对所述图片信息进行解码，得到M个像素数据，每个所述像素数据包括N位数据，其中，M为所述图片的像素个数；

像素数据编码模块，用于对所述M个像素数据进行编码，其中，每X个像素数据分为一组像素数据，所述一组像素数据包括X×N位数据；

像素数据存储模块，用于将编码后的各组像素数据存入存储器的各组存储地址中，其中，编码后的每一组像素数据存储到一组存储地址中，每一组存储地址包括Y个存储地址，每个存储地址所利用的位宽为Z，且X×N＝Y×Z，Z＞N；

像素数据读取模块，用于读取所述存储器的各组存储地址中存储的编码后的各组像素数据；

像素数据解码模块，用于对所述编码后的各组像素数据进行解码，得到所述M个像素数据；

图片显示模块，用于显示所述M个像素数据对应的图片。

进一步地，N的值为24，X的值为4，Y的值为3，Z的值为32，M的值为1920×1200。

进一步地，所述像素数据解码模块包括像素数据解码单元，所述像素数据解码单元用于对所述存储器的各组存储地址中存储的编码后的各组像素数据依次进行解码。

进一步地，所述像素数据解码单元包括：

像素数据存入子单元，用于将各组存储地址的第一个存储地址、第二个存储地址和第三个存储地址存储的位宽为32位的编码后的像素数据分别存入三个暂存器：第一暂存器、第二暂存器和第三暂存器；

像素数据第一输入子单元，用于将所述第一暂存器的前24位编码后的像素数据输入缓存器中；

像素数据第二输入子单元，用于将所述第一暂存器的后8位编码后的像素数据和所述第二暂存器的前16位编码后的像素数据输入缓存器中；

像素数据第三输入子单元，用于将所述第二暂存器的后16位编码后的像素数据和所述第三暂存器的前8位编码后的像素数据输入缓存器中；

像素数据第四输入子单元，用于将所述第三暂存器的后24位编码后的像素数据输入缓存器中。

进一步地，还包括：

图片存入模块，用于将所述M个像素数据对应的图片存入缓存器中。

本发明实施例提供的图片信息的处理方法及装置，对图片信息对应的像素数据进行重新编码，并将编码后的每一组像素数据存储到一组存储地址中，通过每个存储地址所利用的位宽大于每个像素数据包括的数据的位数，提高了每个存储地址所利用的位宽，使得利用具有较低工作频率的SDRAM即可得到具有较大输出频率的信号源，进而在不增加硬件成本的前提下，提高了信号源的输出频率。

附图说明

为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。

图1是现有技术中一个图片信息解码后的像素数据在32位位宽同步动态随机存储器中的一种排列方式的简化模型。

图2是本发明实施例一提供的图片信息的处理方法的流程图。

图3是本发明实施例一提供的图片信息的处理方法的一个图片信息解码后的像素数据在32位位宽同步动态随机存储器中的一种排列方式的简化模型。

图4是本发明实施例一提供的图片信息的处理方法的将存储器的各组存储地址中存储的编码后的各组像素数据进行解码的流程图。

图5是本发明实施例二提供的图片信息的处理装置的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。

实施例一：

图2是本发明实施例一提供的图片信息的处理方法的流程图。如图2所示，该方法包括以下步骤：

S21、读取图片，获取图片信息。

从图片存储介质中读取图片，并获取该图片对应的图片信息。

S22、对图片信息进行解码，得到M个像素数据，每个像素数据包括N位数据，其中，M为图片的像素个数。

对上述获取的图片信息进行解码，解码后的像素数据可以有1920×1200个，即：M的值为1920×1200。此时，图片的物理分辨率为1920×1200，即：图片是全高清的。一个像素数据可以包括24位数据，即：N的值为24，这24位数据可以包括红色(red，R；R7～R0，8位)、绿色(green，G；G7～G0，8位)和蓝色(blue，B；B7～B0，8位)。

S23、对M个像素数据进行编码，其中，每X个像素数据分为一组像素数据，一组像素数据包括X×N位数据。

对上述解码后得到的M个像素数据进行重新编码，以便将像素数据存入存储器中。可以将每4个像素数据分为一组像素数据，即：X的值为4。因为一组像素数据可以有4个像素数据，每个像素数据可以包括24位数据，因此，一组像素数据可以包括4×24＝96位数据。

S24、将编码后的各组像素数据存入存储器的各组存储地址中，其中，编码后的每一组像素数据存储到一组存储地址中，每一组存储地址包括Y个存储地址，每个存储地址所利用的位宽为Z，且X×N＝Y×Z，Z＞N。

Z的值可以为32，因此，此处用到的存储器可以是位宽为32位的同步动态随机存储器，这样选择既可以充分利用存储器的每个位宽。由于X×N＝Y×Z(Z>N)，N的值为24，X的值为4，Z的值为32，所以，Y的值为3，即：每4个包括24位数据的像素数据存入存储器的每3个位宽为32的存储地址中。图3是本发明实施例一提供的图片信息的处理方法的一个图片信息解码后的像素数据在32位位宽同步动态随机存储器中的一种排列方式的简化模型。如图3所示，每3个存储地址(第一存储地址、第二存储地址和第三存储地址)分为一组存储地址，每4个像素数据(第一像素数据、第二像素数据、第三像素数据和第四像素数据)分为一组像素数据，其中第一像素数据和第四像素数据不需要拆分，第二像素数据和第三像素数据需要拆分。第一存储地址存储第一像素数据的24位数据和第二像素数据的前8位数据，第二存储地址存储第二像素数据的后16位数据和第三像素数据的前16位数据，第三存储地址存储第三像素数据的后8位数据和第四像素数据的24位数据，此方案将存储器的32位位宽全部利用。

由信号源最大输出频率＝存储器最大工作频率×系统工作效率×Z/N可知，在系统工作效率不变的情况下，只要存储器所利用的位宽Z大于一个像素数据包括的像素位数N，即可利用具有较低工作频率的SDRAM来得到具有较大输出频率的信号源。在存储器的每个存储地址所利用的位宽为32，且N的值为24时，假设系统工作效率不变，仍然是175MHz/200MHz，若要得到最大输出频率为175MHz的信号源，则所需的SDRAM的最大工作频率为200MHz。虽然存储器每个存储地址所利用的带宽不同时，系统工作效率会发生变化，但是，其变化值较小，因此，在将存储器的32位位宽全部利用时，利用最大工作频率为150MHz左右(小于166MHz)的存储器即可得到最大输出频率为175MHz的信号源，此时，所需的存储器的速度等级为-6，不需要速度等级为-5的存储器，大大降低了硬件成本。因此，利用本发明实施例一提供的图片信息的处理方法能够在不增加硬件成本的前提下，提高信号源的输出频率。

S25、读取存储器的各组存储地址中存储的编码后的各组像素数据。

通过读取存储器中各组存储地址中存储的编码后的各组像素数据，获取存储器中存储的编码后的像素数据，以便对其进行解码。

S26、对编码后的各组像素数据进行解码，得到M个像素数据。

对上述获取的编码后的各组数据像素进行解码，以便显示像素数据对应的图片。对编码后的各组像素数据进行解码是通过对存储器的各组存储地址中存储的编码后的各组像素数据依次进行解码得到的。

图4是本发明实施例一提供的图片信息的处理方法的将存储器的各组存储地址中存储的编码后的各组像素数据进行解码的流程图。如图4所示，将存储器的各组存储地址中存储的编码后的各组像素数据进行解码包括以下步骤：S41、将各组存储地址的第一存储地址、第二存储地址和第三存储地址存储的位宽为32位的编码后的像素数据分别存入三个暂存器：第一暂存器、第二暂存器和第三暂存器。S42、将第一暂存器的前24位编码后的像素数据输入缓存器中。S43、将第一暂存器的后8位编码后的像素数据和第二暂存器的前16位编码后的像素数据输入缓存器中。S44、将第二暂存器的后16位编码后的像素数据和第三暂存器的前8位编码后的像素数据输入缓存器中。S45、将第三暂存器的后24位编码后的像素数据输入缓存器中。结合图3可知，步骤S41中，第一暂存器暂存的是第一像素数据的24位数据和第二像素数据的前8位数据；第二暂存器暂存的是第二像素数据的后16位数据和第三像素数据的前16位数据；第三暂存器暂存的是第三像素数据的后8位数据和第四像素数据的24位数据。步骤S42实现的是将第一像素数据输入缓存器。步骤S43实现的是将第二像素数据输入缓存器。步骤S44实现的是将第三像素数据输入缓存器。步骤S45实现的是将第四像素数据输入缓存器。经上述步骤S41-S45后，实现了对存储器的各组存储地址中存储的编码后的各组像素数据进行解码。如此反复之后，能够对存储器的所有存储地址中存储的编码后的像素数据进行解码，进而得到M个像素数据。

优选地，该步骤S26之后还可以包括以下步骤：将M个像素数据对应的图片存入缓存器中。

S27、显示M个像素数据对应的图片。

根据同步输出的使能信号、红绿蓝协议和缓存器中存储的图片显示M个像素数据对应的图片。

实施例二：

本发明实施例二提供的图片信息的处理装置与上述实施例一提供的图片信息的处理方法属于同一发明构思，在本实施例二中未详细描述的内容可以参见上述实施例一。图5是本发明实施例二提供的图片信息的处理装置的结构示意图。如图5所示，该装置包括：

图片信息获取模块51，用于读取图片，获取图片信息。

图片信息解码模块52，用于对图片信息进行解码，得到M个像素数据，每个像素数据包括N位数据，其中，M为图片的像素个数。

像素数据编码模块53，用于对M个像素数据进行编码，其中，每X个像素数据分为一组像素数据，一组像素数据包括X×N位数据。

像素数据存储模块54，用于将编码后的各组像素数据存入存储器的各组存储地址中，其中，编码后的每一组像素数据存储到一组存储地址中，每一组存储地址包括Y个存储地址，每个存储地址所利用的位宽为Z，且X×N＝Y×Z，Z＞N。

像素数据读取模块55，用于读取存储器的各组存储地址中存储的编码后的各组像素数据。

像素数据解码模块56，用于对编码后的各组像素数据进行解码，得到M个像素数据。

图片显示模块57，用于显示M个像素数据对应的图片。

优选地，N的值为24，X的值为4，Y的值为3，Z的值为32，M的值为1920×1200。

优选地，像素数据解码模块56包括像素数据解码单元，像素数据解码单元用于对存储器的各组存储地址中存储的编码后的各组像素数据依次进行解码。

优选地，像素数据解码单元包括：像素数据存入子单元，用于将各组存储地址的第一个存储地址、第二个存储地址和第三个存储地址存储的位宽为32位的编码后的像素数据分别存入三个暂存器：第一暂存器、第二暂存器和第三暂存器；像素数据第一输入子单元，用于将第一暂存器的前24位编码后的像素数据输入缓存器中；像素数据第二输入子单元，用于将第一暂存器的后8位编码后的像素数据和第二暂存器的前16位编码后的像素数据输入缓存器中；像素数据第三输入子单元，用于将第二暂存器的后16位编码后的像素数据和第三暂存器的前8位编码后的像素数据输入缓存器中；像素数据第四输入子单元，用于将第三暂存器的后24位编码后的像素数据输入缓存器中。

优选地，该装置还包括：图片存入模块，用于将M个像素数据对应的图片存入缓存器中。

上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由权利要求的范围决定。

Claims (10)

1.一种图片信息的处理方法，其特征在于，包括：

读取图片，获取图片信息；

对所述图片信息进行解码，得到M个像素数据，每个所述像素数据包括N位数据，其中，M为所述图片的像素个数；

对所述M个像素数据进行编码，其中，每X个像素数据分为一组像素数据，所述一组像素数据包括X×N位数据；

将编码后的各组像素数据存入存储器的各组存储地址中，其中，编码后的每一组像素数据存储到一组存储地址中，每一组存储地址包括Y个存储地址，每个存储地址所利用的位宽为Z，且X×N＝Y×Z，Z＞N；

读取所述存储器的各组存储地址中存储的编码后的各组像素数据；

对所述编码后的各组像素数据进行解码，得到所述M个像素数据；

显示所述M个像素数据对应的图片。

2.根据权利要求1所述的图片信息的处理方法，其特征在于，N的值为24，X的值为4，Y的值为3，Z的值为32，M的值为1920×1200。

3.根据权利要求2所述的图片信息的处理方法，其特征在于，对所述编码后的各组像素数据进行解码，得到所述M个像素数据是通过对所述存储器的各组存储地址中存储的编码后的各组像素数据依次进行解码得到的。

4.根据权利要求3所述的图片信息的处理方法，其特征在于，将所述存储器的各组存储地址中存储的编码后的各组像素数据进行解码包括：

将各组存储地址的第一个存储地址、第二个存储地址和第三个存储地址存储的位宽为32位的编码后的像素数据分别存入三个暂存器：第一暂存器、第二暂存器和第三暂存器；

将所述第一暂存器的前24位编码后的像素数据输入缓存器中；

将所述第一暂存器的后8位编码后的像素数据和所述第二暂存器的前16位编码后的像素数据输入缓存器中；

将所述第二暂存器的后16位编码后的像素数据和所述第三暂存器的前8位编码后的像素数据输入缓存器中；

将所述第三暂存器的后24位编码后的像素数据输入缓存器中。

5.根据权利要求1所述的图片信息的处理方法，其特征在于，对所述编码后的各组像素数据进行解码，得到所述M个像素数据之后，显示所述M个像素数据对应的图片之前，还包括：

将所述M个像素数据对应的图片存入缓存器中。

6.一种图片信息的处理装置，其特征在于，包括：

图片信息获取模块，用于读取图片，获取图片信息；

图片信息解码模块，用于对所述图片信息进行解码，得到M个像素数据，每个所述像素数据包括N位数据，其中，M为所述图片的像素个数；

像素数据编码模块，用于对所述M个像素数据进行编码，其中，每X个像素数据分为一组像素数据，所述一组像素数据包括X×N位数据；

像素数据存储模块，用于将编码后的各组像素数据存入存储器的各组存储地址中，其中，编码后的每一组像素数据存储到一组存储地址中，每一组存储地址包括Y个存储地址，每个存储地址所利用的位宽为Z，且X×N＝Y×Z，Z＞N；

像素数据读取模块，用于读取所述存储器的各组存储地址中存储的编码后的各组像素数据；

像素数据解码模块，用于对所述编码后的各组像素数据进行解码，得到所述M个像素数据；

图片显示模块，用于显示所述M个像素数据对应的图片。

7.根据权利要求6所述的图片信息的处理装置，其特征在于，N的值为24，X的值为4，Y的值为3，Z的值为32，M的值为1920×1200。

8.根据权利要求7所述的图片信息的处理装置，其特征在于，所述像素数据解码模块包括像素数据解码单元，所述像素数据解码单元用于对所述存储器的各组存储地址中存储的编码后的各组像素数据依次进行解码。

9.根据权利要求8所述的图片信息的处理装置，其特征在于，所述像素数据解码单元包括：

像素数据存入子单元，用于将各组存储地址的第一个存储地址、第二个存储地址和第三个存储地址存储的位宽为32位的编码后的像素数据分别存入三个暂存器：第一暂存器、第二暂存器和第三暂存器；

像素数据第一输入子单元，用于将所述第一暂存器的前24位编码后的像素数据输入缓存器中；

像素数据第二输入子单元，用于将所述第一暂存器的后8位编码后的像素数据和所述第二暂存器的前16位编码后的像素数据输入缓存器中；

像素数据第三输入子单元，用于将所述第二暂存器的后16位编码后的像素数据和所述第三暂存器的前8位编码后的像素数据输入缓存器中；

像素数据第四输入子单元，用于将所述第三暂存器的后24位编码后的像素数据输入缓存器中。

10.根据权利要求6所述的图片信息的处理装置，其特征在于，还包括：

图片存入模块，用于将所述M个像素数据对应的图片存入缓存器中。