CN105006814A - 一种双路计算板的防浪涌方法和系统 - Google Patents
一种双路计算板的防浪涌方法和系统 Download PDFInfo
- Publication number
- CN105006814A CN105006814A CN201510383271.4A CN201510383271A CN105006814A CN 105006814 A CN105006814 A CN 105006814A CN 201510383271 A CN201510383271 A CN 201510383271A CN 105006814 A CN105006814 A CN 105006814A
- Authority
- CN
- China
- Prior art keywords
- voltage
- riser card
- current
- cpu
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种双路计算板的防浪涌方法和系统,包括:根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组。根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件。通过本发明的方案,能够有效防止浪涌电流,避免浪涌电流对器件的损坏。
Description
技术领域
本发明涉及板卡设计领域,尤其涉及一种双路计算板的防浪涌方法和系统。
背景技术
浪涌电流是指电源接通瞬间或者电路出现异常的情况下产生的远大于正常值的电流,由于其值远高于正常电流,因此易造成器件击穿损坏。为了防止此类损害对器件功能可能造成的损坏,防浪涌便成为板卡设计时必须考虑的一个方面。
发明内容
为了解决上述问题,本发明提出了一种双路计算板的防浪涌方法和系统,能够有效防止浪涌电流,避免浪涌电流对器件的损坏。
为了达到上述目的,本发明提出了一种双路计算板的防浪涌方法,该方法包括:
根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组。
根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件。
优选地,双路计算板上的各个器件包括:中央处理器CPU 0、CPU 1、外围组件快速互连交换机PCIE Switch以及记忆立管卡Memory RiserCard_00至Memory Riser Card_07。
优选地,根据整个所述双路计算板上的器件的电流需求等级对器件的需求电压进行分组包括:
预先将各个器件的不同的电流需求与预设的电流阈值范围进行比较,并且当电流需求处于预设的第一电流阈值范围时将电流需求划分为第一电流等级;当电流需求处于预设的第二电流阈值范围时将电流需求划分为第二电流等级;当电流需求处于预设的第三电流阈值范围时将电流需求划分为第三电流等级;当电流需求处于预设的第四电流阈值范围时将电流需求划分为第四电流等级。
将电流需求处于第一电流等级的CPU 0和CPU 1的需求电压划分为第一电压组。
将电流需求处于第二电流等级的PCIE Switch的需求电压,以及CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07的共用的需求电压划分为第二电压组。
将电流需求处于第三电流等级的Memory Riser Card_00至Memory RiserCard_03的需求电压划分为第三电压组。
将电流需求处于第四电流等级的Memory Riser Card_04至Memory RiserCard_07的需求电压划分为第四电压组。
优选地,根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件包括:
CPU 0和CPU 1所需的第一电压组的电压分别由热插拔控制器控制的第一N型金属-氧化物-半导体NMOS和第二NMOS将连接器出来的电压进行转化后单独供应给CPU 0和CPU 1。
PCIE Switch所需的第二电压组所包含的电压,以及CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07共用的第三电压组所包含的电压由热插拔控制器控制的第三NMOS将连接器出来的电压进行转化后共同供应给PCIE Switch、CPU 0、CPU 1以及Memory Riser Card_00至MemoryRiser Card_07。
Memory Riser Card_00至Memory Riser Card_03所需的第三电压组的电压由热插拔控制器控制的第四NMOS将连接器出来的电压进行转化后单独供应给Memory Riser Card_00至Memory Riser Card_03。
Memory Riser Card_04至Memory Riser Card_07所需的第三电压组的电压由热插拔控制器控制的第五NMOS将连接器出来的电压进行转化后单独供应给Memory Riser Card_04至Memory Riser Card_04。
优选地,热插拔控制器为MAX5977A。
为了达到上述目的,本发明还提出了一种双路计算板的防浪涌系统,该系统包括:分组模块和电压供应模块。
分组模块,用于根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组。
电压供应模块,用于根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件。
优选地,双路计算板上的各个器件包括:中央处理器CPU 0、CPU 1、外围组件快速互连交换机PCIE Switch以及记忆立管卡Memory RiserCard_00至Memory Riser Card_07。
优选地,分组模块根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组是指:
预先将各个器件的不同的电流需求与预设的电流阈值范围进行比较,并且当电流需求处于预设的第一电流阈值范围时将电流需求划分为第一电流等级;当电流需求处于预设的第二电流阈值范围时将电流需求划分为第二电流等级;当电流需求处于预设的第三电流阈值范围时将电流需求划分为第三电流等级;当电流需求处于预设的第四电流阈值范围时将电流需求划分为第四电流等级。
将电流需求处于第一电流等级的CPU 0和CPU 1的需求电压划分为第一电压组。
将电流需求处于第二电流等级的PCIE Switch的需求电压,以及CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07的共用的需求电压划分为第二电压组。
将电流需求处于第三电流等级的Memory Riser Card_00至Memory RiserCard_03的需求电压划分为第三电压组。
将电流需求处于第四电流等级的Memory Riser Card_04至Memory RiserCard_07的需求电压划分为第四电压组。
优选地,电压供应模块根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件是指:
CPU 0和CPU 1所需的第一电压组的电压分别由热插拔控制器控制的第一N型金属-氧化物-半导体NMOS和第二NMOS将连接器出来的电压进行转化后单独供应给CPU 0和CPU 1。
PCIE Switch所需的第二电压组所包含的电压,以及CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07共用的第三电压组所包含的电压由热插拔控制器控制的第三NMOS将连接器出来的电压进行转化后共同供应给PCIE Switch、CPU 0、CPU 1以及Memory Riser Card_00至MemoryRiser Card_07。
Memory Riser Card_00至Memory Riser Card_03所需的第三电压组的电压由热插拔控制器控制的第四NMOS将连接器出来的电压进行转化后单独供应给Memory Riser Card_00至Memory Riser Card_03。
Memory Riser Card_04至Memory Riser Card_07所需的第三电压组的电压由热插拔控制器控制的第五NMOS将连接器出来的电压进行转化后单独供应给Memory Riser Card_04至Memory Riser Card_04。
优选地,热插拔控制器为MAX5977A。
与现有技术相比,本发明包括:根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组。根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件。通过本发明的方案,能够有效防止浪涌电流,避免浪涌电流对器件的损坏。
附图说明
下面对本发明实施例中的附图进行说明,实施例中的附图是用于对本发明的进一步理解,与说明书一起用于解释本发明,并不构成对本发明保护范围的限制。
图1为本发明的双路计算板的防浪涌方法流程图;
图2为本发明的双路计算板的防浪涌方法示意图;
图3为本发明的双路计算板的防浪涌系统组成框图。
具体实施方式
为了便于本领域技术人员的理解,下面结合附图对本发明作进一步的描述,并不能用来限制本发明的保护范围。
浪涌电流是指电源接通瞬间或者电路出现异常的情况下产生的远大于正常值的电流,由于其值远高于正常电流,因此易造成器件击穿损坏。为了防止此类损害对器件功能可能造成的损坏,防浪涌便成为板卡设计时必须考虑的一个方面。
本发明使用热插拔控制器MAX5977A为整个双路计算板提供防浪涌保护,根据整个系统的架构以及板上各个器件对于电流的需求,将板上的12V电源进行合理地划分。
为了达到上述目的,本发明提出了一种双路计算板的防浪涌方法,如图1所示,该方法包括:
S101、根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组。
优选地,双路计算板上的各个器件包括:中央处理器CPU 0、CPU 1、外围组件快速互连交换机PCIE Switch以及记忆立管卡Memory RiserCard_00至Memory Riser Card_07。
优选地,热插拔控制器为MAX5977A。
MAX5977A为电源热插拔控制器,够为1V至16V单电源供电系统提供完备保护。插入板卡时,MAX5977A将限制浪涌电流,以免损坏电路板或导致背板短路。输入电压高于欠压门限且低于过压门限时,内部5V电荷泵供电的5uA电流源驱动外部N沟道金属氧化物半导体场效应晶体管MOEFET栅极,提供缓慢导通响应。芯片IC内部的检流放大器检测外部旁路电阻两端的电流,在较宽的输入电压范围内提供电流检测。器件提供两极过流断路器保护:快速触发门限用于快速门断;低速触发门限提供延时关断。
优选地,根据整个所述双路计算板上的器件的电流需求等级对器件的需求电压进行分组包括:
预先将各个器件的不同的电流需求与预设的电流阈值范围进行比较,并且当电流需求处于预设的第一电流阈值范围时将电流需求划分为第一电流等级;当电流需求处于预设的第二电流阈值范围时将电流需求划分为第二电流等级;当电流需求处于预设的第三电流阈值范围时将电流需求划分为第三电流等级;当电流需求处于预设的第四电流阈值范围时将电流需求划分为第四电流等级。
这里需要说明的是,上述的电流阈值范围可以根据不同的情况进行不同的设置。并且具体划分为几个电流阈值范围也可以根据电路板上存在的不同的电流形式自行定义。
将电流需求处于第一电流等级的CPU 0和CPU 1的需求电压划分为第一电压组。
在本发明实施例中,CPU 0和CPU 1的需求电压包括:0.89V、0.97V、1.1V、1.2V,并且这些电压对于电流的需求较大,因此可以将这些电压分别划分为一组。
将电流需求处于第二电流等级的PCIE Switch的需求电压,以及CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07的共用的需求电压划分为第二电压组。
在本发明实施例中,PCIE Switch的需求电压包括:0.9V、1.8V;CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07的共用的需求电压为1.5V;并且这些电压对于电流的需求不大,则可以将这些电压划分到一个组中,由一个MAX5977A控制的12V进行共同供应。
将电流需求处于第三电流等级的Memory Riser Card_00至Memory RiserCard_03的需求电压划分为第三电压组。
将电流需求处于第四电流等级的Memory Riser Card_04至Memory RiserCard_07的需求电压划分为第四电压组。
在本发明实施例中,Memory Riser Card_00至Memory Riser Card_07需求的12V的电压,虽然需求的电流不大,但是器件较多,可以将8个MemoryRiser平均分为两组,然后每4个为一组由一个MAX5977A控制的12V进行分别供应。
S102、根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件。
优选地,根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件包括:
CPU 0和CPU 1所需的第一电压组的电压分别由热插拔控制器控制的第一N型金属-氧化物-半导体NMOS和第二NMOS将连接器出来的电压进行转化后单独供应给CPU 0和CPU 1。
在本发明实施例中,如图3所示,CPU 0的需求电压包括:0.89V、0.97V、1.1V、1.2V,这些电压由MAX5977A控制的第一NMOS将连接器出来的12V电压进行转化为图3示的0.89VA、0.97VA、1.1VA、1.2VA后,单独供应给CPU 0。
CPU 1的需求电压也包括:0.89V、0.97V、1.1V、1.2V,这些电压由MAX5977A控制的第二NMOS将连接器出来的12V电压进行转化为图3示的0.89VB、0.97VB、1.1VB、1.2VB后,单独供应给CPU 0。
PCIE Switch所需的第二电压组所包含的电压,以及CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07共用的第三电压组所包含的电压由热插拔控制器控制的第三NMOS将连接器出来的电压进行转化后共同供应给PCIE Switch、CPU 0、CPU 1以及Memory Riser Card_00至MemoryRiser Card_07。
在本发明实施例中,PCIE Switch的需求电压包括:0.9V、1.8V;CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07的共用的需求电压为1.5V;该0.9V、1.8V和1.5V的电压由MAX5977A控制的第三NMOS将连接器出来的12V电压共同进行转化为图3示的0.9V、1.8V、1.5V后,将0.9V、1.8V的电压供应给PCIE Switch,将1.5V的电压供应给CPU 0、CPU1以及Memory Riser Card_00至Memory Riser Card_07。
Memory Riser Card_00至Memory Riser Card_03所需的第三电压组的电压由热插拔控制器控制的第四NMOS将连接器出来的电压进行转化后单独供应给Memory Riser Card_00至Memory Riser Card_03。
Memory Riser Card_04至Memory Riser Card_07所需的第三电压组的电压由热插拔控制器控制的第五NMOS将连接器出来的电压进行转化后单独供应给Memory Riser Card_04至Memory Riser Card_04。
在本发明实施例中,Memory Riser Card_00至Memory Riser Card_07需求12V的电压,首先将8个Memory Riser平均分为两组,然后每4个为一组由一个MAX5977A控制的12V进行分别供应。对于Memory Riser Card_00至Memory Riser Card_03,由MAX5977A控制的第四NMOS将连接器出来的12V电压转化为图3示的12V后,将该电压分别供应给Memory RiserCard_00至Memory Riser Card_03;对于Memory Riser Card_04至MemoryRiser Card_07,由MAX5977A控制的第五NMOS将连接器出来的12V电压转化为图3示的12V后,将该电压分别供应给Memory Riser Card_04至Memory Riser Card_07。
通过本发明方案,在保证了板上的各器件电流需求的同时,实现了对板卡防浪涌的目的。
为了达到上述目的,本发明还提出了一种双路计算板的防浪涌系统01,如图2所示,该系统包括:分组模块02和电压供应模块03。
分组模块02,用于根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组。
电压供应模块03,用于根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件。
优选地,双路计算板上的各个器件包括:中央处理器CPU 0、CPU 1、外围组件快速互连交换机PCIE Switch以及记忆立管卡Memory RiserCard_00至Memory Riser Card_07。
优选地,分组模块02根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组是指:
预先将各个器件的不同的电流需求与预设的电流阈值范围进行比较,并且当电流需求处于预设的第一电流阈值范围时将电流需求划分为第一电流等级;当电流需求处于预设的第二电流阈值范围时将电流需求划分为第二电流等级;当电流需求处于预设的第三电流阈值范围时将电流需求划分为第三电流等级;当电流需求处于预设的第四电流阈值范围时将电流需求划分为第四电流等级。
将电流需求处于第一电流等级的CPU 0和CPU 1的需求电压划分为第一电压组。
将电流需求处于第二电流等级的PCIE Switch的需求电压,以及CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07的共用的需求电压划分为第二电压组。
将电流需求处于第三电流等级的Memory Riser Card_00至Memory RiserCard_03的需求电压划分为第三电压组。
将电流需求处于第四电流等级的Memory Riser Card_04至Memory RiserCard_07的需求电压划分为第四电压组。
优选地,电压供应模块03根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件是指:
CPU 0和CPU 1所需的第一电压组的电压分别由热插拔控制器控制的第一N型金属-氧化物-半导体NMOS和第二NMOS将连接器出来的电压进行转化后单独供应给CPU 0和CPU 1。
PCIE Switch所需的第二电压组所包含的电压,以及CPU 0和CPU 1与Memory Riser Card_00至Memory Riser Card_07共用的第三电压组所包含的电压由热插拔控制器控制的第三NMOS将连接器出来的电压进行转化后共同供应给PCIE Switch、CPU 0、CPU 1以及Memory Riser Card_00至MemoryRiser Card_07。
Memory Riser Card_00至Memory Riser Card_03所需的第三电压组的电压由热插拔控制器控制的第四NMOS将连接器出来的电压进行转化后单独供应给Memory Riser Card_00至Memory Riser Card_03。
Memory Riser Card_04至Memory Riser Card_07所需的第三电压组的电压由热插拔控制器控制的第五NMOS将连接器出来的电压进行转化后单独供应给Memory Riser Card_04至Memory Riser Card_04。
优选地,热插拔控制器为MAX5977A。
与现有技术相比,本发明包括:根据整个双路计算板上的器件的电流需求等级对器件的需求电压进行分组。根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给双路计算板上的各个器件。通过本发明的方案,能够有效防止浪涌电流,避免浪涌电流对器件的损坏。
需要说明的是,以上所述的实施例仅是为了便于本领域的技术人员理解而已,并不用于限制本发明的保护范围,在不脱离本发明的发明构思的前提下,本领域技术人员对本发明所做出的任何显而易见的替换和改进等均在本发明的保护范围之内。
Claims (10)
1.一种双路计算板的防浪涌方法,其特征在于,所述方法包括:
根据整个所述双路计算板上的器件的电流需求等级对所述器件的需求电压进行分组;
根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给所述双路计算板上的各个器件。
2.如权利要求1所述的防浪涌方法,其特征在于,所述双路计算板上的各个器件包括:中央处理器CPU 0、CPU 1、外围组件快速互连交换机PCIESwitch以及记忆立管卡Memory Riser Card_00至Memory Riser Card_07。
3.如权利要求2所述的防浪涌方法,其特征在于,所述根据整个所述双路计算板上的器件的电流需求等级对所述器件的需求电压进行分组包括:
预先将各个所述器件的不同的所述电流需求与预设的电流阈值范围进行比较,并且当所述电流需求处于预设的第一电流阈值范围时将所述电流需求划分为第一电流等级;当所述电流需求处于预设的第二电流阈值范围时将所述电流需求划分为第二电流等级;当所述电流需求处于预设的第三电流阈值范围时将所述电流需求划分为第三电流等级;当所述电流需求处于预设的第四电流阈值范围时将所述电流需求划分为第四电流等级;
将所述电流需求处于所述第一电流等级的所述CPU 0和所述CPU 1的需求电压划分为第一电压组;
将所述电流需求处于所述第二电流等级的所述PCIE Switch的需求电压,以及所述CPU 0和所述CPU 1与所述Memory Riser Card_00至Memory RiserCard_07的共用的需求电压划分为第二电压组;
将所述电流需求处于所述第三电流等级的所述Memory Riser Card_00至Memory Riser Card_03的需求电压划分为第三电压组;
将所述电流需求处于所述第四电流等级的所述Memory Riser Card_04至Memory Riser Card_07的需求电压划分为第四电压组。
4.如权利要求3所述的防浪涌方法,其特征在于,所述根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给所述双路计算板上的各个器件包括:
所述CPU 0和所述CPU 1所需的所述第一电压组的电压分别由所述热插拔控制器控制的第一N型金属-氧化物-半导体NMOS和第二NMOS将所述连接器出来的电压进行转化后单独供应给所述CPU 0和所述CPU 1;
所述PCIE Switch所需的所述第二电压组所包含的电压,以及所述CPU 0和所述CPU 1与所述Memory Riser Card_00至Memory Riser Card_07共用的所述第三电压组所包含的电压由所述热插拔控制器控制的第三NMOS将所述连接器出来的电压进行转化后共同供应给所述PCIE Switch、所述CPU 0、所述CPU 1以及所述Memory Riser Card_00至Memory Riser Card_07;
所述Memory Riser Card_00至Memory Riser Card_03所需的所述第三电压组的电压由所述热插拔控制器控制的第四NMOS将所述连接器出来的电压进行转化后单独供应给所述Memory Riser Card_00至Memory RiserCard_03;
所述Memory Riser Card_04至Memory Riser Card_07所需的所述第三电压组的电压由所述热插拔控制器控制的第五NMOS将所述连接器出来的电压进行转化后单独供应给所述Memory Riser Card_04至Memory RiserCard_04。
5.如权利要求1-4任意一项所述的防浪涌方法,其特征在于,所述热插拔控制器为MAX5977A。
6.一种双路计算板的防浪涌系统,其特征在于,所述系统包括:分组模块和电压供应模块;
所述分组模块,用于根据整个所述双路计算板上的器件的电流需求等级对所述器件的需求电压进行分组;
所述电压供应模块,用于根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给所述双路计算板上的各个器件。
7.如权利要求6所述的防浪涌系统,其特征在于,所述双路计算板上的各个器件包括:中央处理器CPU 0、CPU 1、外围组件快速互连交换机PCIESwitch以及记忆立管卡Memory Riser Card_00至Memory Riser Card_07。
8.如权利要求7所述的防浪涌系统,其特征在于,所述分组模块根据整个所述双路计算板上的器件的电流需求等级对所述器件的需求电压进行分组是指:
预先将各个所述器件的不同的所述电流需求与预设的电流阈值范围进行比较,并且当所述电流需求处于预设的第一电流阈值范围时将所述电流需求划分为第一电流等级;当所述电流需求处于预设的第二电流阈值范围时将所述电流需求划分为第二电流等级;当所述电流需求处于预设的第三电流阈值范围时将所述电流需求划分为第三电流等级;当所述电流需求处于预设的第四电流阈值范围时将所述电流需求划分为第四电流等级;
将所述电流需求处于所述第一电流等级的所述CPU 0和所述CPU 1的需求电压划分为第一电压组;
将所述电流需求处于所述第二电流等级的所述PCIE Switch的需求电压,以及所述CPU 0和所述CPU 1与所述Memory Riser Card_00至Memory RiserCard_07的共用的需求电压划分为第二电压组;
将所述电流需求处于所述第三电流等级的所述Memory Riser Card_00至Memory Riser Card_03的需求电压划分为第三电压组;
将所述电流需求处于所述第四电流等级的所述Memory Riser Card_04至Memory Riser Card_07的需求电压划分为第四电压组。
9.如权利要求8所述的防浪涌系统,其特征在于,所述电压供应模块根据不同的电压分组由热插拔控制器将连接器出来的电压分别提供给所述双路计算板上的各个器件是指:
所述CPU 0和所述CPU 1所需的所述第一电压组的电压分别由所述热插拔控制器控制的第一N型金属-氧化物-半导体NMOS和第二NMOS将所述连接器出来的电压进行转化后单独供应给所述CPU 0和所述CPU 1;
所述PCIE Switch所需的所述第二电压组所包含的电压,以及所述CPU 0和所述CPU 1与所述Memory Riser Card_00至Memory Riser Card_07共用的所述第三电压组所包含的电压由所述热插拔控制器控制的第三NMOS将所述连接器出来的电压进行转化后共同供应给所述PCIE Switch、所述CPU 0、所述CPU 1以及所述Memory Riser Card_00至Memory Riser Card_07;
所述Memory Riser Card_00至Memory Riser Card_03所需的所述第三电压组的电压由所述热插拔控制器控制的第四NMOS将所述连接器出来的电压进行转化后单独供应给所述Memory Riser Card_00至Memory RiserCard_03;
所述Memory Riser Card_04至Memory Riser Card_07所需的所述第三电压组的电压由所述热插拔控制器控制的第五NMOS将所述连接器出来的电压进行转化后单独供应给所述Memory Riser Card_04至Memory RiserCard_04。
10.如权利要求6-9任意一项所述的防浪涌系统,其特征在于,所述热插拔控制器为MAX5977A。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510383271.4A CN105006814B (zh) | 2015-07-02 | 2015-07-02 | 一种双路计算板的防浪涌方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510383271.4A CN105006814B (zh) | 2015-07-02 | 2015-07-02 | 一种双路计算板的防浪涌方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105006814A true CN105006814A (zh) | 2015-10-28 |
CN105006814B CN105006814B (zh) | 2018-01-09 |
Family
ID=54379379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510383271.4A Active CN105006814B (zh) | 2015-07-02 | 2015-07-02 | 一种双路计算板的防浪涌方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105006814B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109327020A (zh) * | 2018-10-08 | 2019-02-12 | 郑州云海信息技术有限公司 | 一种服务器电源的热插拔保护装置及服务器供电系统 |
CN114039817A (zh) * | 2021-11-05 | 2022-02-11 | 山东云则信息技术有限公司 | 一种基于物联网的智能边缘计算4g、5g兼容数据网关 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1823319A (zh) * | 2003-08-28 | 2006-08-23 | 富士通株式会社 | 主机装置、设备以及通信系统的控制方法 |
US20070257780A1 (en) * | 2006-05-08 | 2007-11-08 | Cisco Technology, Inc. | Inline power allocation for power over Ethernet applications |
CN101192053A (zh) * | 2007-12-12 | 2008-06-04 | 福建星网锐捷网络有限公司 | 模块化设备中热插拔模块的上电方法及热插拔控制电路 |
CN103488268A (zh) * | 2013-09-05 | 2014-01-01 | 华为技术有限公司 | 一种存储装置及存储装置的供电方法 |
-
2015
- 2015-07-02 CN CN201510383271.4A patent/CN105006814B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1823319A (zh) * | 2003-08-28 | 2006-08-23 | 富士通株式会社 | 主机装置、设备以及通信系统的控制方法 |
US20070257780A1 (en) * | 2006-05-08 | 2007-11-08 | Cisco Technology, Inc. | Inline power allocation for power over Ethernet applications |
CN101192053A (zh) * | 2007-12-12 | 2008-06-04 | 福建星网锐捷网络有限公司 | 模块化设备中热插拔模块的上电方法及热插拔控制电路 |
CN103488268A (zh) * | 2013-09-05 | 2014-01-01 | 华为技术有限公司 | 一种存储装置及存储装置的供电方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109327020A (zh) * | 2018-10-08 | 2019-02-12 | 郑州云海信息技术有限公司 | 一种服务器电源的热插拔保护装置及服务器供电系统 |
CN114039817A (zh) * | 2021-11-05 | 2022-02-11 | 山东云则信息技术有限公司 | 一种基于物联网的智能边缘计算4g、5g兼容数据网关 |
Also Published As
Publication number | Publication date |
---|---|
CN105006814B (zh) | 2018-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9722411B2 (en) | Secondary power system and power supply device | |
CN103545803B (zh) | 设备电源接口电路保护装置 | |
CN103744803A (zh) | 一种电源组件及存储系统 | |
EP3605844B1 (en) | Fast over voltage and surge detection for high speed and load switches | |
CN104657313A (zh) | 通用串行总线装置的检测系统及其方法 | |
US20130148247A1 (en) | Overvoltage protection circuit | |
EP2919344A1 (en) | Overvoltage protection device and method | |
CN101815378A (zh) | 一种led恒流源输出短路保护电路 | |
CN105098718A (zh) | 电源供应装置与过电压保护方法 | |
CN105633905A (zh) | 过压欠压保护电路 | |
CN105006814A (zh) | 一种双路计算板的防浪涌方法和系统 | |
US11474581B2 (en) | Communication terminal for hot-swap controllers | |
CN203520222U (zh) | 一种低压差线性稳压器 | |
JP6194419B2 (ja) | シリアルバス電圧補償 | |
CN104345851A (zh) | 电源电路 | |
US20160149402A1 (en) | Usb esd protection circuit | |
CN204020594U (zh) | 一种车载电瓶掉电检测电路和汽车 | |
US8553375B2 (en) | Intelligent soft start control to reduce electrostatic discharge clamp current spikes | |
US20170070056A1 (en) | Power control current sharing circuit | |
KR200469552Y1 (ko) | 돌입전류 방지 장치 | |
CN202649916U (zh) | 用于计算机主板+3.3v以及+5v的时序控制电路 | |
US20160072273A1 (en) | Power supply circuit | |
CN209250235U (zh) | 浪涌保护电路、电路系统及电子设备 | |
US10908665B2 (en) | Maintaining proper voltage sequence during sudden power loss | |
CN105739663B (zh) | Usb电源控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |