CN104991736A - 写数据方法、装置以及存储设备 - Google Patents
写数据方法、装置以及存储设备 Download PDFInfo
- Publication number
- CN104991736A CN104991736A CN201510330128.9A CN201510330128A CN104991736A CN 104991736 A CN104991736 A CN 104991736A CN 201510330128 A CN201510330128 A CN 201510330128A CN 104991736 A CN104991736 A CN 104991736A
- Authority
- CN
- China
- Prior art keywords
- data
- target data
- type
- interface
- described target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
本申请实施例提供了一种写数据方法、装置和存储设备，该方法包括：接收当前待存储的目标数据；确定该目标数据的数据类型；当该目标数据为第一类型数据时，将该目标数据写入至存储器件的第一存储介质中；当该目标数据为第二类型数据时，将该目标数据写入至所述存储器件的第二存储介质中；其中，数据类型包括第一类型数据和第二类型数据，其中，第一类型数据被访问的频率大于对第二类型数据被访问的频率。本申请实施例可以提高数据写入速度，并为提高数据读取速度提供可能，降低数据读写耗时。
Description
技术领域
本申请涉及信息处理技术领域，更具体的说是涉及一种写数据方法、装置以及存储设备。
背景技术
电子设备可以通过内存和硬盘来存储数据。而由于固态硬盘(SSD，SolidState Disk)具有读写的速度快、功耗低等特点，因此电子设备中的硬盘很多为固态硬盘。该SSD由控制单元和存储单元组成，当电子设备的处理器(CPU，Central Processing Unit)如果需要向该SSD中存储数据时，会先将数据存储至内存中，然后再经内存将数据传输给该SSD的控制器，由控制器将数据写入至SSD的存储单元中；相应的，CPU读取硬盘中的数据时，也是先将SSD的存储单元中的数据缓存至内存，然后再从内存中进行数据读取。如，电子设备进入休眠状态，则CPU将内存中的数据导入到该SSD中，在唤醒时，CPU会从将SSD中存储的数据读取到内存中。然而由于SSD内的存储单元的数据读写速度较慢，从而影响了电子设备的数据读写速度。
发明内容
有鉴于此，本申请提供了一种写数据方法、装置以及存储设备，以提高数据写入速度，并为提高数据读取速度提供可能，降低数据读写耗时。
为实现上述目的，本申请提供如下技术方案：一种写数据方法，包括：
接收当前待存储的目标数据；
确定所述目标数据的数据类型；
当所述目标数据为第一类型数据时，将所述目标数据写入至存储器件的第一存储介质中；
当所述目标数据为第二类型数据时，将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述数据类型包括第一类型数据和第二类型数据，其中，所述第一类型数据被访问的频率大于对所述第二类型数据被访问的频率。
优选的，所述接收当前待存储的目标数据，包括：
通过与内存连接的第一接口接收所述内存传输的所述目标数据，其中，所述第一接口为双倍数据速率DDR接口；
或者，通过与处理器相连的第二接口接收处理器传输的所述目标数据，其中，所述第二接口为串行高级技术附件STAT接口或者外部设备互联标准表示PCI-E接口。
优选的，所述将所述目标数据写入至存储器件的第一存储介质中，包括：
基于第一数据写入速率将所述目标数据写入至所述存储器件的第一存储介质中；
则所述将所述目标数据写入至所述存储器件的第二存储介质中，包括：
基于第二数据写入速率将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述第一数据写入速率大于所述第二数据写入速率。
优选的，所述第一存储介质为非易失性存储介质；
所述第二存储介质为与非门闪存。
优选的，所述确定所述目标数据的数据类型，包括：
依据存储的数据访问频率记录，确定所述目标数据对应的访问频率以及所述访问频率所归属的数据类型；
或者，根据所述目标数据中包含的类型标识，确定目标数据所属的数据类型，其中，所述类型标识为处理器根据所述目标数据的访问频率确定出的数据类型所对应的标识。
优选的，所述通过与处理器相连的第二接口接收处理器传输的所述目标数据，包括：
通过与处理器相连所述第一接口接收所述处理器传输的所述目标数据以及所述目标数据的类型信息，其中，所述类型信息为所述处理器确定出的所述目标数据的访问频率；
则所述确定所述目标数据的数据类型，包括：
根据所述目标数据的类型信息中的访问频率，确定所述目标数据的数据类型。
优选的，所述当通过与内存连接的第一接口接收所述内存传输的所述目标数据时，确定所述目标数据的数据类型包括：
将所述内存传输的所述目标数据确定为第一类型数据；
则，当通过与处理器相连的第二接口接收处理器传输的所述目标数据时，所述确定所述目标数据的数据类型包括：
将所述处理器传输的所述目标数据确定为第二类型数据。
另一方面，本申请还提供了一种存储设备，包括：控制单元；
与所述控制单元相连的第一存储介质；
与所述控制单元相连的第二存储介质；
其中，所述第一存储介质与所述第二存储介质不同。
优选的，所述控制器用于确定当前接收到的目标数据的数据类型；当所述数据类型为第一类型数据时，将所述第一类型数据存储至所述第一存储介质中；当所述数据类型为第二类型数据时，将所述第二类型数据存储至所述第二存储介质中；其中，所述第一类型数据被访问的频率大于对所述第二类型数据被访问的频率。
优选的，所述第一存储介质的数据写入速率大于所述第二存储介质的数据写入速率。
优选的，所述第一存储介质为非易失性存储介质；
所述第二存储介质为与非门闪存。
优选的，所述控制单元通过第一接口与内存相连，并通过所述第一接口接收所述内存传输的所述目标数据；且所述控制单元通过第二接口与处理器相连，并接收所述处理器通过所述第二接口传输的所述目标数据；
其中，所述第一接口为双倍数据速率DDR接口；
所述第二接口为串行高级技术附件STAT接口或者外部设备互联标准表示PCI-E接口。
另一方面，本申请实施例一种写数据装置，包括：
数据接收单元，用于接收当前待存储的目标数据；
类型确定单元，用于确定所述目标数据的数据类型；
第一存储单元，用于当所述目标数据为第一类型数据时，将所述目标数据写入至存储器件的第一存储介质中；
第二存储单元，用于当所述目标数据为第二类型数据时，将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述数据类型包括第一类型数据和第二类型数据，其中，所述第一类型数据被访问的频率大于对所述第二类型数据被访问的频率。
优选的，所述数据接收单元，包括：
第一数据接收单元，用于通过与内存连接的第一接口接收所述内存传输的所述目标数据，其中，所述第一接口为双倍数据速率DDR接口；
或者，第二数据接收单元，用于通过与处理器相连的第二接口接收处理器传输的所述目标数据，其中，所述第二接口为串行高级技术附件STAT接口或者外部设备互联标准表示PCI-E接口。
优选的，所述第一存储单元，包括：
第一存储子单元，用于当所述目标数据为第一类型数据时，基于第一数据写入速率将所述目标数据写入至所述存储器件的第一存储介质中；
则所述第二存储单元，包括：
第二存储子单元，用于当所述目标数据为第二类型数据时，基于第二数据写入速率将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述第一数据写入速率大于所述第二数据写入速率。
优选的，所述类型确定单元，包括：
第一确定单元，用于依据存储的数据访问频率记录，确定所述目标数据对应的访问频率以及所述访问频率所归属的数据类型；
或者，第二确定单元，用于根据所述目标数据中包含的类型标识，确定目标数据所属的数据类型，其中，所述类型标识为处理器根据所述目标数据的访问频率确定出的数据类型所对应的标识。
优选的，所述第二数据接收单元，包括：
第二接收子单元，用于通过与处理器相连所述第一接口接收所述处理器传输的所述目标数据以及所述目标数据的类型信息，其中，所述类型信息为所述处理器确定出的所述目标数据的访问频率；
则所述类型确定单元，包括：
类型确定子单元，用于根据所述目标数据的类型信息中的访问频率，确定所述目标数据的数据类型。
优选的，所述当通过与内存连接的第一接口接收所述内存传输的所述目标数据时，所述类型确定单元，包括：
第三确定单元，用于将所述内存传输的所述目标数据确定为第一类型数据；
则，当通过与处理器相连的第二接口接收处理器传输的所述目标数据时，所述类型确定单元包括：
第四确定单元，用于将所述处理器传输的所述目标数据确定为第二类型数据。
经由上述的技术方案可知，在本申请实施例中获取到待存储的目标数据后，需根据该目标数据被访问频率所属的数据类型，从存储器件中选择适合存储该目标数据所属类型的存储介质来存储该目标数据，从而有利于提高数据写入速度，进而有利于后续提高数据读取速度，达到了提高数据读写速度的目的。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1示出了本申请的一种写数据方法一个实施例的流程示意图；
图2示出了本申请的一种写数据装置一个实施例的结构示意图；
图3示出了本申请的存储设备的一个实施例的结构示意图；
图4示出了本申请的存储设备与处理器和内存的连接关系示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，其示出了本申请一种写数据方法一个实施例的流程示意图，本实施例的方法可以包括：
101，接收当前待存储的目标数据。
102，确定该目标数据的数据类型。
当电子设备内存在需要向存储器件内存储的数据时，该存储器件接收该当前待存储的数据，并由该存储器件的控制器判断待存储的数据的数据类型。
其中，为了便于描述本申请实施例中将待存储的数据成为目标数据。
103，当该目标数据为第一类型数据时，将目标数据写入至存储器件的第一存储介质中。
104，当该目标数据为第二类型数据时，将所述目标数据写入至所述存储器件的第二存储介质中。
与现有的存储器件不同，本申请实施例的存储器件中包含有两个存储介质，为了便于区分将这两个存储介质分别称为第一存储介质和第二存储介质。这两个存储介质可以具有不同的存储特性。
可以理解的是，对于电子设备而言，有些数据是经常需要被读取的，而有些数据则可能并不会经常被读取或调取，如果数据经常读写则可能会存储介质的擦写次数影响较大，影响到存储介质的使用寿命。同时，电子设备对不同数据读取的速度也可能会有所不同，而对于经常调取的数据而言，如果对该类数据的读取速度过慢，也会影响到电子设备的数据处理性能。因此，在本申请实施例中，将待存储的目标数据进行分类，以根据数据类型确定该目标存储所需存储到的存储介质。
其中，数据类型可以表征该数据被访问的频率，并将数据类型划分为第一类型数据和第二类型数据。其中，该第一类型数据被访问的频率大于该第二类型数据被访问的频率。
在存储目标数据时，不同类型的数据对应着不同的存储介质，实现了根据数据被访问频率的特性，确定适合存储该数据的存储介质，从而有利于提高数据写入速度。而可以理解的是，数据的写入速度与读取速度是对应的，当写入速度快，则后续读取该数据的数据也会相应增快，而由于数据被存储到与该数据的访问频率匹配的存储介质中，使得数据写入速度增高，在数据读取时，也有利于提高数据读取速度。
可见，在本申请实施例中获取到待存储的目标数据后，根据该目标数据被访问频率所属的数据类型，从存储器件中选择存储该目标数据的存储介质，从而有利于提高数据写入速度，进而有利于后续提高数据读取速度，达到了提高数据读写速度的目的。
可以理解的是，对于经常访问的数据而言，读取该类数据的读写速度对电子设备的数据读写速度影响较大，因此，可以将被访问频率较大的第一类数据存储到数据导入速度较快的存储介质中。而在本申请实施例该第一存储介质的数据导入速度大于该第二存储介质的数据导入速度。
则可选的，该控制器写入数据可以为：
当该目标数据为第一类型数据时，基于第一数据写入速率将目标数据写入至所述存储器件的第一存储介质中；
当该目标数据为第二类型数据时，基于第二数据写入速率将所述目标数据写入至所述存储器件的第二存储介质中。
其中，该第一数据写入速率大于该第二数据写入速率。
可以理解的是，对于经常访问的数据而言，存储该类数据对存储介质的擦写次数影响较大，因此，可以将该类数据存储到对擦写次数限制较小的存储介质中；而将该第二类型数据存储到擦写次数受限的存储介质中。
可选的，在以上任意一个实施例中，该第一存储介质可以为非易失性存储介质(NVM，Non Volatile Memory)，具体的可以为目前的新型存储介质，该类存储介质即对擦写次数的限制较小，又具有与内存相似的数据导入速度。例如，该新型非易失性存储介质可以为：磁阻兼容静态随机存储器(MRAM，Magnetic Random Access Memory)。
相应的，在以上任意一个实施例中，该第二存储介质可以为与非闪存NAND。
以本申请实施例的存储器件为固态为例来说明该实施例中第一存储介质为非易失性存储介质，该第二存储机制为与非闪存的好处。目前大部分固态存储介质中均设置了NAND，但是NAND的可擦写次数有限，从而导致了固态存储介质的使用寿命较短，而本申请实施例通过在固态硬盘中增加了一个非易失性存储介质，而将经常访问的数据存储到该非易失性存储介质，将不经常访问的数据存储到NAND中，有利于降低对NAND擦写次数的影响，从而有利于提高固态硬盘的使用寿命。同时，由于该非易失性存储介质的数据导入速度较快，将经常访问的数据存储到该非易失性存储介质中，有利于提高电子设备的数据读写速度。
需要说明的是，在实际应用中存储器件一般会与电子设备的存储器和处理器相连，一般通过该存储器件中的第一接口与该内存相连；而通过该存储器件的第二接口与处理器相连，当然，处理器和内存之间也存在连接关系。该存储器件接收到的目标数据可以来自处理器，也可以来自内存。但是受限于接口的数据传输速度，处理器和内存向该存储器件存储数据的速率也会受到影响。可选的，为了提高处理器和内存向该存储器件传输数据的速率，在本申请实施例中，可以将该第一接口设置为双倍数据速率(DDR，Double DataRate)接口；而该第二接口则可以设置为串行高级技术附件(STAT，SerialAdvanced Technology Attachment)接口或者外部设备互联标准表示(PCI-E,Peripheral Component Interconnect Express)接口。
需要说明的是，由于数据待存储时，该数据当前并未被访问因此自然不存在该数据当前的被访问的频率，而本申请任意一个实施例所提到的数据被访问的频率可以理解为根据当前时刻之前一段时间内数据被访问的次数，确定出的该数据的访问频率。该访问频率可以认为是一个预估频率，也可以认为是一个历史访问频率。
而确定数据的访问频率则可以是由处理器确定，也可以是存储器件的控制器来确定。根据确定目标数据被访问频率的主体不同，该控制器得到目标数据的数据类型的方式也会有所不同。
如，由存储器件的控制器来确定数据类型可以是：依据存储的数据访问频率记录，确定该目标数据对应的访问频率，从而确定该目标数据对应的访问频率所归属的数据类型。
又如，当数据类型由处理器确定时，则该存储器件接收到的目标数据中除了包含数据本身还包含有该目标数据对应的类型标识，则存储器件的控制器根据目标数据中包含的类型标识，确定目标数据所属的数据类型。其中，该类型标识为处理器根据目标数据的访问频率确定出的数据类型所对应的标识。在该种方式中，处理器为该数据添加了类型标识后，处理器与内存的数据交互过程中，数据也存在该类型标识，从而使得内存向存储器件传输过来的目标数据也存在该类型标识。
又如，数据类型由处理器确定，且该目标数据是由处理器传输给存储器件时，则存储器件通过与处理器相连的第一接口接收处理器传输的目标数据以及所述目标数据的类型信息。其中，该类型信息为所述处理器确定出的所述目标数据的访问频率。
可选的，考虑到内存是存储有应用程序运行中所需数据，内存中存储的数据大部分是访问频率较高的数据，因此，在本申请实施例中，也可以将内存传输给该存储器件的目标数据均认为是第一类型数据。这样，将内存中的数据存储到该存储器件的第一存储介质中，而由于第一存储介质可以为数据导入速度较快的存储介质，则当需要将该第一存储介质中的数据调入到内存时，也可以较快的实现数据调取。特别的，对于电子设备进入休眠以及唤醒时，则可以较快的从第一存储介质中调取内存中所需的数据。
而相对于内存中的数据被访问的频率，处理器对于处理器传输给该存储器件的目标数据被访问的频率相对较低，则可以被认为是第二类型数据而存储到第二存储介质中。当然，也可以由该存储器件对该处理器传输的目标数据在进行类型分析，然后确定出处理器传输的目标数据是属于第一类型数据，还是第二类型数据。
对应本申请实施例的一种写数据的方法，本申请实施例还提供了一种写数据装置。
参见图2，其示出了本申请一种写数据装置一个实施例的结构示意图，本实施例的装置可以包括：
数据接收单元201，用于接收当前待存储的目标数据；
类型确定单元202，用于确定所述目标数据的数据类型；
第一存储单元203，用于当所述目标数据为第一类型数据时，将所述目标数据写入至存储器件的第一存储介质中；
第二存储单元204，用于当所述目标数据为第二类型数据时，将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述数据类型包括第一类型数据和第二类型数据，其中，所述第一类型数据被访问的频率大于对所述第二类型数据被访问的频率。
可选的，所述数据接收单元，包括：
第一数据接收单元，用于通过与内存连接的第一接口接收所述内存传输的所述目标数据，其中，所述第一接口为双倍数据速率DDR接口；
或者，第二数据接收单元，用于通过与处理器相连的第二接口接收处理器传输的所述目标数据，其中，所述第二接口为串行高级技术附件STAT接口或者外部设备互联标准表示PCI-E接口。
可选的，所述第一存储单元可以包括：
第一存储子单元，用于当所述目标数据为第一类型数据时，基于第一数据写入速率将所述目标数据写入至所述存储器件的第一存储介质中；
则所述第二存储单元可以包括：
第二存储子单元，用于当所述目标数据为第二类型数据时，基于第二数据写入速率将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述第一数据写入速率大于所述第二数据写入速率。
可选的，在以上实施例中，所述第一存储介质为非易失性存储介质；第二存储介质为与非门闪存。
可选的，在以上任意一个实施例中，所述类型确定单元可以包括：
第一确定单元，用于依据存储的数据访问频率记录，确定所述目标数据对应的访问频率以及所述访问频率所归属的数据类型；
或者，第二确定单元，用于根据所述目标数据中包含的类型标识，确定目标数据所属的数据类型，其中，所述类型标识为处理器根据所述目标数据的访问频率确定出的数据类型所对应的标识。
可选的，所述第二数据接收单元，包括：
第二接收子单元，用于通过与处理器相连所述第一接口接收所述处理器传输的所述目标数据以及所述目标数据的类型信息，其中，所述类型信息为所述处理器确定出的所述目标数据的访问频率；
则所述类型确定单元，包括：
类型确定子单元，用于根据所述目标数据的类型信息中的访问频率，确定所述目标数据的数据类型。
可选的，所述当通过与内存连接的第一接口接收所述内存传输的所述目标数据时，所述类型确定单元，包括：
第三确定单元，用于将所述内存传输的所述目标数据确定为第一类型数据；
则，当通过与处理器相连的第二接口接收处理器传输的所述目标数据时，所述类型确定单元包括：
第四确定单元，用于将所述处理器传输的所述目标数据确定为第二类型数据。
另一方面，本申请还提供了一种存储设备。参见图3，其示出了本申请一种存储设备一个实施例的结构示意图，本实施例的存储设备可以包括：
控制单元301；
与所述控制单元301相连的第一存储介质302；
与所述控制单元301相连的第二存储介质303；
其中，所述第一存储介质302与所述第二存储介质303不同。
可选的，所述控制器用于确定当前接收到的目标数据的数据类型；当所述数据类型为第一类型数据时，将所述第一类型数据存储至所述第一存储介质中；当所述数据类型为第二类型数据时，将所述第二类型数据存储至所述第二存储介质中；其中，所述第一类型数据被访问的频率大于对所述第二类型数据被访问的频率。
可选的，所述第一存储介质的数据写入速率大于所述第二存储介质的数据写入速率。
可选的，所述第一存储介质为非易失性存储介质；
所述第二存储介质为与非门闪存。
在实际应用中存储器件一般会与电子设备的存储器和处理器相连，一般通过该存储器件中的第一接口与该内存相连；而通过该存储器件的第二接口与处理器相连，当然，处理器和内存之间也存在连接关系。该存储器件接收到的目标数据可以来自处理器，也可以来自内存。
可选的，为了提高处理器和内存向该存储器件传输数据的速率，在本申请实施例中，可以将该第一接口设置为双倍数据速率(DDR，Double Data Rate)接口；而该第二接口则可以设置为串行高级技术附件(STAT，Serial AdvancedTechnology Attachment)接口或者外部设备互联标准表示(PCI-E,PeripheralComponent Interconnect Express)接口。
为了便于理解，图4中示出了本申请实施例的存储设备与内存和处理器的连接关系示意图。
由图可知，存储设备中的控制单元301通过DDR接口与内存401相连，且该控制单元301还通过第二接口与处理器402相连，该第二接口为STAT接口或者PCI-E接口。
相应的，所述控制单元通过双倍数据速率DDR接口与内存相连，并通过所述双倍数据速率DDR接收所述内存传输的所述目标数据；且所述控制单元通过第二接口与处理器相连，并接收所述处理器通过所述第二接口传输的所述目标数据。
可选的，该内存401与处理器402之间的接口也可以采用DDR接口。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (18)
1.一种写数据方法，包括：
接收当前待存储的目标数据；
确定所述目标数据的数据类型；
当所述目标数据为第一类型数据时，将所述目标数据写入至存储器件的第一存储介质中；
当所述目标数据为第二类型数据时，将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述数据类型包括第一类型数据和第二类型数据，其中，所述第一类型数据被访问的频率大于对所述第二类型数据被访问的频率。
2.根据权利要求1所述的方法，其特征在于，所述接收当前待存储的目标数据，包括：
通过与内存连接的第一接口接收所述内存传输的所述目标数据，其中，所述第一接口为双倍数据速率DDR接口；
或者，通过与处理器相连的第二接口接收处理器传输的所述目标数据，其中，所述第二接口为串行高级技术附件STAT接口或者外部设备互联标准表示PCI-E接口。
3.根据权利要求1所述的方法，其特征在于，所述将所述目标数据写入至存储器件的第一存储介质中，包括：
基于第一数据写入速率将所述目标数据写入至所述存储器件的第一存储介质中；
则所述将所述目标数据写入至所述存储器件的第二存储介质中，包括：
基于第二数据写入速率将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述第一数据写入速率大于所述第二数据写入速率。
4.根据权利要求1或3所述的方法，其特征在于，所述第一存储介质为非易失性存储介质；
所述第二存储介质为与非门闪存。
5.根据权利要求1或2所述的方法，其特征在于，所述确定所述目标数据的数据类型，包括：
依据存储的数据访问频率记录，确定所述目标数据对应的访问频率以及所述访问频率所归属的数据类型；
或者，根据所述目标数据中包含的类型标识，确定目标数据所属的数据类型，其中，所述类型标识为处理器根据所述目标数据的访问频率确定出的数据类型所对应的标识。
6.根据权利要求2所述的方法，其特征在于，所述通过与处理器相连的第二接口接收处理器传输的所述目标数据，包括：
通过与处理器相连所述第一接口接收所述处理器传输的所述目标数据以及所述目标数据的类型信息，其中，所述类型信息为所述处理器确定出的所述目标数据的访问频率；
则所述确定所述目标数据的数据类型，包括：
根据所述目标数据的类型信息中的访问频率，确定所述目标数据的数据类型。
7.根据权利要求2所述的方法，其特征在于，所述当通过与内存连接的第一接口接收所述内存传输的所述目标数据时，确定所述目标数据的数据类型包括：
将所述内存传输的所述目标数据确定为第一类型数据；
则，当通过与处理器相连的第二接口接收处理器传输的所述目标数据时，所述确定所述目标数据的数据类型包括：
将所述处理器传输的所述目标数据确定为第二类型数据。
8.一种存储设备，包括：控制单元；
与所述控制单元相连的第一存储介质；
与所述控制单元相连的第二存储介质；
其中，所述第一存储介质与所述第二存储介质不同。
9.根据权利要求8所述的存储设备，其特征在于，所述控制器用于确定当前接收到的目标数据的数据类型；当所述数据类型为第一类型数据时，将所述第一类型数据存储至所述第一存储介质中；当所述数据类型为第二类型数据时，将所述第二类型数据存储至所述第二存储介质中；其中，所述第一类型数据被访问的频率大于对所述第二类型数据被访问的频率。
10.根据权利要求8所述的存储设备，其特征在于，所述第一存储介质的数据写入速率大于所述第二存储介质的数据写入速率。
11.根据权利要求8或10所述的存储设备，其特征在于，所述第一存储介质为非易失性存储介质；
所述第二存储介质为与非门闪存。
12.根据权利要求8所述的存储设备，其特征在于，所述控制单元通过第一接口与内存相连，并通过所述第一接口接收所述内存传输的所述目标数据；且所述控制单元通过第二接口与处理器相连，并接收所述处理器通过所述第二接口传输的所述目标数据；
其中，所述第一接口为双倍数据速率DDR接口；
所述第二接口为串行高级技术附件STAT接口或者外部设备互联标准表示PCI-E接口。
13.一种写数据装置，包括：
数据接收单元，用于接收当前待存储的目标数据；
类型确定单元，用于确定所述目标数据的数据类型；
第一存储单元，用于当所述目标数据为第一类型数据时，将所述目标数据写入至存储器件的第一存储介质中；
第二存储单元，用于当所述目标数据为第二类型数据时，将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述数据类型包括第一类型数据和第二类型数据，其中，所述第一类型数据被访问的频率大于对所述第二类型数据被访问的频率。
14.根据权利要求13所述的装置，其特征在于，所述数据接收单元，包括：
第一数据接收单元，用于通过与内存连接的第一接口接收所述内存传输的所述目标数据，其中，所述第一接口为双倍数据速率DDR接口；
或者，第二数据接收单元，用于通过与处理器相连的第二接口接收处理器传输的所述目标数据，其中，所述第二接口为串行高级技术附件STAT接口或者外部设备互联标准表示PCI-E接口。
15.根据权利要求13所述的装置，其特征在于，所述第一存储单元，包括：
第一存储子单元，用于当所述目标数据为第一类型数据时，基于第一数据写入速率将所述目标数据写入至所述存储器件的第一存储介质中；
则所述第二存储单元，包括：
第二存储子单元，用于当所述目标数据为第二类型数据时，基于第二数据写入速率将所述目标数据写入至所述存储器件的第二存储介质中；
其中，所述第一数据写入速率大于所述第二数据写入速率。
16.根据权利要求13或14所述的装置，其特征在于，所述类型确定单元，包括：
第一确定单元，用于依据存储的数据访问频率记录，确定所述目标数据对应的访问频率以及所述访问频率所归属的数据类型；
或者，第二确定单元，用于根据所述目标数据中包含的类型标识，确定目标数据所属的数据类型，其中，所述类型标识为处理器根据所述目标数据的访问频率确定出的数据类型所对应的标识。
17.根据权利要求14所述的装置，其特征在于，所述第二数据接收单元，包括：
第二接收子单元，用于通过与处理器相连所述第一接口接收所述处理器传输的所述目标数据以及所述目标数据的类型信息，其中，所述类型信息为所述处理器确定出的所述目标数据的访问频率；
则所述类型确定单元，包括：
类型确定子单元，用于根据所述目标数据的类型信息中的访问频率，确定所述目标数据的数据类型。
18.根据权利要求14所述的装置，其特征在于，所述当通过与内存连接的第一接口接收所述内存传输的所述目标数据时，所述类型确定单元，包括：
第三确定单元，用于将所述内存传输的所述目标数据确定为第一类型数据；
则，当通过与处理器相连的第二接口接收处理器传输的所述目标数据时，所述类型确定单元包括：
第四确定单元，用于将所述处理器传输的所述目标数据确定为第二类型数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510330128.9A CN104991736A (zh) | 2015-06-15 | 2015-06-15 | 写数据方法、装置以及存储设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510330128.9A CN104991736A (zh) | 2015-06-15 | 2015-06-15 | 写数据方法、装置以及存储设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104991736A true CN104991736A (zh) | 2015-10-21 |
Family
ID=54303552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510330128.9A Pending CN104991736A (zh) | 2015-06-15 | 2015-06-15 | 写数据方法、装置以及存储设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104991736A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109614040A (zh) * | 2018-11-26 | 2019-04-12 | 武汉烽火信息集成技术有限公司 | 具有多存储池的存储方法、存储介质、电子设备及系统 |
| CN110045925A (zh) * | 2019-03-05 | 2019-07-23 | 北京字节跳动网络技术有限公司 | 数据处理方法、装置、电子设备和计算机可读存储介质 |
| CN112136104A (zh) * | 2019-07-29 | 2020-12-25 | 深圳市大疆创新科技有限公司 | 数据包写入方法及装置、控制终端和可移动平台 |
| CN112783423A (zh) * | 2019-11-08 | 2021-05-11 | 阿里巴巴集团控股有限公司 | 数据对象的存放方法、装置、电子设备及计算机可读介质 |
| CN116339561A (zh) * | 2023-03-29 | 2023-06-27 | 郑州裕中能源有限责任公司 | 一种锅炉监测三维可视化方法及系统、设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828556A (zh) * | 2005-03-05 | 2006-09-06 | 腾讯科技（深圳）有限公司 | 一种数据存储的方法、系统及设备 |
| US20100082893A1 (en) * | 2000-01-06 | 2010-04-01 | Super Talent Electronics, Inc. | Flash Memory Controller For Electronic Data Flash Card |
| CN103677654A (zh) * | 2012-09-24 | 2014-03-26 | 联想(北京)有限公司 | 一种存储数据的方法及电子设备 |
| CN103870205A (zh) * | 2012-12-11 | 2014-06-18 | 联想(北京)有限公司 | 用于存储控制的方法和装置、以及信息处理的方法和装置 |
-
2015
- 2015-06-15 CN CN201510330128.9A patent/CN104991736A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100082893A1 (en) * | 2000-01-06 | 2010-04-01 | Super Talent Electronics, Inc. | Flash Memory Controller For Electronic Data Flash Card |
| CN1828556A (zh) * | 2005-03-05 | 2006-09-06 | 腾讯科技（深圳）有限公司 | 一种数据存储的方法、系统及设备 |
| CN103677654A (zh) * | 2012-09-24 | 2014-03-26 | 联想(北京)有限公司 | 一种存储数据的方法及电子设备 |
| CN103870205A (zh) * | 2012-12-11 | 2014-06-18 | 联想(北京)有限公司 | 用于存储控制的方法和装置、以及信息处理的方法和装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109614040A (zh) * | 2018-11-26 | 2019-04-12 | 武汉烽火信息集成技术有限公司 | 具有多存储池的存储方法、存储介质、电子设备及系统 |
| CN109614040B (zh) * | 2018-11-26 | 2022-04-29 | 武汉烽火信息集成技术有限公司 | 具有多存储池的存储方法、存储介质、电子设备及系统 |
| CN110045925A (zh) * | 2019-03-05 | 2019-07-23 | 北京字节跳动网络技术有限公司 | 数据处理方法、装置、电子设备和计算机可读存储介质 |
| CN112136104A (zh) * | 2019-07-29 | 2020-12-25 | 深圳市大疆创新科技有限公司 | 数据包写入方法及装置、控制终端和可移动平台 |
| WO2021016815A1 (zh) * | 2019-07-29 | 2021-02-04 | 深圳市大疆创新科技有限公司 | 数据包写入方法及装置、控制终端和可移动平台 |
| CN112783423A (zh) * | 2019-11-08 | 2021-05-11 | 阿里巴巴集团控股有限公司 | 数据对象的存放方法、装置、电子设备及计算机可读介质 |
| CN116339561A (zh) * | 2023-03-29 | 2023-06-27 | 郑州裕中能源有限责任公司 | 一种锅炉监测三维可视化方法及系统、设备 |
| CN116339561B (zh) * | 2023-03-29 | 2024-03-15 | 郑州裕中能源有限责任公司 | 一种锅炉监测三维可视化方法及系统、设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11954370B2 (en) | Command queuing | |
| CN106067321B (zh) | 适于存储器编程暂停-恢复的控制器 | |
| CN110678852B (zh) | 控制对缓冲器的存储器操作的设备和方法 | |
| US20210271424A1 (en) | Quality of service control for read operations in memory systems | |
| CN104991736A (zh) | 写数据方法、装置以及存储设备 | |
| US11204864B2 (en) | Data storage devices and data processing methods for improving the accessing performance of the data storage devices | |
| KR102595233B1 (ko) | 데이터 처리 시스템 및 그것의 동작 방법 | |
| US11960728B2 (en) | Interface circuit, memory device, storage device, and method of operating the memory device | |
| US9037781B2 (en) | Method for managing buffer memory, memory controllor, and memory storage device | |
| US9804983B2 (en) | Controlling method, connector, and memory storage device | |
| US20210357153A1 (en) | Controller Command Scheduling in a Memory System to Increase Command Bus Utilization | |
| US9733832B2 (en) | Buffer memory accessing method, memory controller and memory storage device | |
| US9971549B2 (en) | Method of operating a memory device | |
| KR102645786B1 (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
| US11157401B2 (en) | Data storage device and operating method thereof performing a block scan operation for checking for valid page counts | |
| CN113495850A (zh) | 管理垃圾回收程序的方法、装置及计算机可读取存储介质 | |
| US20140149646A1 (en) | Memory systems including flash memories, first buffer memories, second buffer memories and memory controllers and methods for operating the same | |
| KR20210002190A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170210 Address after: The 100176 branch of the Beijing economic and Technological Development Zone fourteen Street No. 99 building 33 building D No. 2226 Applicant after: Beijing legend core technology Co., Ltd. Address before: 100085 Beijing, Haidian District information industry base on the road No. 6 Applicant before: Lenovo (Beijing) Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151021 |