CN104978149A - 数据写入方法、存储器控制电路单元与存储器存储装置 - Google Patents
数据写入方法、存储器控制电路单元与存储器存储装置 Download PDFInfo
- Publication number
- CN104978149A CN104978149A CN201410143520.8A CN201410143520A CN104978149A CN 104978149 A CN104978149 A CN 104978149A CN 201410143520 A CN201410143520 A CN 201410143520A CN 104978149 A CN104978149 A CN 104978149A
- Authority
- CN
- China
- Prior art keywords
- data
- erased cell
- physics erased
- those
- logical blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供一种数据写入方法、存储器控制电路单元与存储器存储装置。本数据写入方法包括，根据配置于存储器存储装置的逻辑单元的写入次数，将此些逻辑单元划分为第一区与至少一个第二区。本方法还包括，判断所接收的数据对应的逻辑单元是否属于第一区。本方法还包括，当所接收的数据所对应的逻辑单元属于第一区时，将所接收的数据程序化至第一作用物理抹除单元，以及当所接收的数据所对应的逻辑单元不属于第一区时，将所接收的数据程序化至第二作用物理抹除单元。基此，本发明可有效地增进垃圾回收操作的效率。
Description
技术领域
本发明是有关于一种用于可复写式非易失性存储器的数据写入方法、存储器控制电路单元与存储器存储装置。
背景技术
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以快闪存储器作为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。
而在可复写式非易失性存储器存储装置中，例如，固态硬盘，其控制芯片系统会在当整个固态硬盘用尽冗余区块(spare block)后，控制芯片需要快速将数据搬移重组，并做垃圾回收（garbage collection operation）才能整理出新的冗余区块，而垃圾回收的效率除了会影响写入的速度，也会影响写入放大(Write Amplification)的倍率和固态硬盘的寿命。
而在文件写入的过程中，系统数据（例如，文件配置表，File AllocationTable，简称FAT）和使用者数据会交错写入至固态硬盘中。主机端在写入数据的顺序是先写入数据，接着更新FAT。在基于物理程序化单元(Page base)的演算法中，数据写入快闪存储器的顺序和主机端写入快闪存储器的顺序相同。而在同一个物理抹除单元中，由于FAT的更新会造成旧有的FAT数据变为无效，如此就会造成同一个物理抹除单元中会存在有许多无效的数据区段。如果这些无效的数据区段占了10％，就表示在垃圾回收操作时有90％的数据需要搬动，使得垃圾回收的效率变低。基此，如何提升垃圾回收的效率，为本领域人员努力发展的技术之一。
发明内容
本发明提供一种数据写入方法、存储器控制电路单元与存储器存储装置，可改善垃圾回收操作的效率，进而延长存储器存储装置的使用寿命。
本发明的一范例实施例提出一种数据写入方法，用于可复写式非易失性存储器模块，其中可复写式非易失性存储器模块具有多个物理抹除单元，每个物理抹除单元具有多个物理程序化单元。上述的数据写入方法包括：从上述可复写式非易失性存储器模块的这些物理抹除单元中提取一个物理抹除单元作为第一作用物理抹除单元，且从可复写式非易失性存储器模块的这些物理抹除单元中提取另一个物理抹除单元作为第二作用物理抹除单元。接着将配置在可复写式非易失性存储器模块的多个逻辑单元划分为第一区与至少一个第二区。将一第一数据程序化至该第一作用物理抹除单元，其中该主机系统指示将该第一数据存储至该些逻辑单元之中的一第一逻辑单元且该第一逻辑单元属于该第一区。此外，将一第二数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第二数据存储至该些逻辑单元之中的一第二逻辑单元且该第二逻辑单元属于该第二区，以及将一第三数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第三数据存储至该些逻辑单元之中的一第三逻辑单元且该第三逻辑单元属于该第二区。
在本发明的一实施例中，上述将配置于可复写式非易失性存储器模块的多个逻辑单元划分为第一区与至少一个第二区的步骤包括：根据这些逻辑单元的更新频率将这些逻辑单元划分为第一区与至少一个第二区。
在本发明的一实施例中，上述根据这些逻辑单元的更新频率将这些逻辑单元划分为第一区与至少一个第二区的步骤包括：记录每个逻辑单元的写入次数，并根据这些逻辑单元的这些写入次数将这些逻辑单元划分为第一区与至少一个第二区。
在本发明的一实施例中，上述根据这些逻辑单元的这些写入次数将这些逻辑单元划分为第一区与至少一个第二区的步骤包括：根据对应每个逻辑单元的写入次数，将这些逻辑单元之中至少一个逻辑单元划分为第一区，其中上述至少一个逻辑单元的写入次数大于这些逻辑单元之中其他逻辑单元的写入次数，接着将其他逻辑单元划分为第二区。
在本发明的一实施例中，上述记录每个逻辑单元的写入次数的步骤包括：记录在预先定义周期内对应每个逻辑单元的写入次数。
在本发明的一实施例中，上述将配置于可复写式非易失性存储器模块的逻辑单元划分为第一区与至少一个第二区的步骤包括：将逻辑单元中用以存储属于主机系统的操作系统的文件系统的数据的至少一个逻辑单元划分为第一区，以及将这些逻辑单元之中非上述至少一个逻辑单元的其他逻辑单元划分为第二区。
本发明的一范例实施例提出一种数据写入方法，用于可复写式非易失性存储器模块，而上述可复写式非易失性存储器模块具有多个物理抹除单元，且每个物理抹除单元具有多个物理程序化单元。上述的数据写入方法包括：从可复写式非易失性存储器模块的物理抹除单元中提取一个物理抹除单元作为第一作用物理抹除单元，以及从可复写式非易失性存储器模块的物理抹除单元中提取另一个物理抹除单元作为第二作用物理抹除单元。当从主机系统接收第一写入指令与对应第一写入指令的第一数据时，判断第一数据是否属于主机系统的操作系统的文件系统的数据。倘若第一数据属于文件系统的数据时，将第一数据程序化至第一作用物理抹除单元，以及倘若第一数据非属于文件系统的数据时，将第一数据程序化至第二作用物理抹除单元。
本发明的一范例实施例提出一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。上述的存储器控制电路单元包括主机接口、存储器接口，与存储器管理电路。主机接口用以电性连接至一主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块，而其中可复写式非易失性存储器模块具有多个物理抹除单元，每个物理抹除单元具有多个物理程序化单元。存储器管理电路电性连接至主机接口与存储器接口，并且用以从可复写式非易失性存储器模块的物理抹除单元中提取一个物理抹除单元作为第一作用物理抹除单元。存储器管理电路还用以从可复写式非易失性存储器模块的物理抹除单元中提取另一物理抹除单元作为第二作用物理抹除单元。存储器管理电路还将配置于可复写式非易失性存储器模块的多个逻辑单元划分为一个第一区与至少一个第二区。存储器管理电路还用以下达第一指令序列给可复写式非易失性存储器模块以将第一数据程序化至第一作用物理抹除单元，其中主机系统指示将第一数据存储至上述逻辑单元之中的第一逻辑单元且第一逻辑单元属于第一区。存储器管理电路还用以下达第二指令序列给该可复写式非易失性存储器模块以将第二数据程序化至第二作用物理抹除单元，其中主机系统指示将第二数据存储至上述逻辑单元之中的第二逻辑单元且第二逻辑单元属于第二区。其中存储器管理电路还用以下达第三指令序列给可复写式非易失性存储器模块以将第三数据程序化至第二作用物理抹除单元，其中主机系统指示将第三数据存储至上述逻辑单元之中的第三逻辑单元且第三逻辑单元属于第二区。
在本发明的一实施例中，在上述将配置于可复写式非易失性存储器模块的多个逻辑单元划分为第一区与至少一个第二区的操作中包括：存储器管理电路用以根据这些逻辑单元的更新频率将这些逻辑单元划分为第一区与至少一个第二区。
在本发明的一实施例中，在上述根据这些逻辑单元的更新频率将这些逻辑单元划分为第一区与至少一个第二区的操作中包括：存储器管理电路用以记录每个逻辑单元的写入次数，以及根据这些逻辑单元的写入次数将这些逻辑单元划分为第一区与至少一个第二区。
在本发明的一实施例中，在上述根据这些逻辑单元的写入次数将这些逻辑单元划分为第一区与至少一个第二区的操作中包括：存储器管理电路用以根据对应每个逻辑单元的写入次数，将这些逻辑单元之中至少一个逻辑单元划分为第一区，其中至少一个逻辑单元的写入次数大于这些逻辑单元之中其他逻辑单元的写入次数，其中存储器管理电路还用以将这些其他逻辑单元划分为第二区。
在本发明的一实施例中，在上述记录每个逻辑单元的写入次数的操作中包括：存储器管理电路用以记录在预先定义周期内对应每个逻辑单元的写入次数。
在本发明的一实施例中，在上述将配置于可复写式非易失性存储器模块的多个逻辑单元划分为第一区与至少一个第二区的操作中包括：存储器管理电路用以将这些逻辑单元中用以存储属于主机系统的操作系统的文件系统的数据的至少一个逻辑单元划分为第一区，以及存储器管理电路还用以将这些逻辑单元之中非上述至少一个逻辑单元的其他逻辑单元划分为第二区。
本发明的一范例实施例提出一种存储器控制电路单元，用于控制一可复写式非易失性存储器模块。上述存储器控制电路单元包括主机接口、存储器接口与存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块，而其中上述可复写式非易失性存储器模块具有多个物理抹除单元，每个物理抹除单元具有多个物理程序化单元。存储器管理电路电性连接至主机接口与存储器接口，并且用以从可复写式非易失性存储器模块的这些物理抹除单元中提取一个物理抹除单元作为第一作用物理抹除单元，以及从可复写式非易失性存储器模块的这些物理抹除单元中提取另一个物理抹除单元作为第二作用物理抹除单元。存储器管理电路还用以从主机系统接收第一写入指令与对应第一写入指令的第一数据，并判断第一数据是否属于主机系统的操作系统的文件系统的数据。倘若第一数据属于文件系统的数据时，存储器管理电路还用以下达第一指令序列给该可复写式非易失性存储器模块以将第一数据程序化至第一作用物理抹除单元，以及倘若第一数据非属于文件系统的数据时，存储器管理电路还用以下达第二指令序列给该可复写式非易失性存储器模块以将第一数据程序化至第二作用物理抹除单元。
本发明的一范例实施例提出一种存储器存储装置，包括连接接口单元、可复写式非易失性存储器模块，以及存储器控制电路单元。连接接口单元用以电性连接至主机系统。可复写式非易失性存储器模块具有多个物理抹除单元，每个物理抹除单元具有多个物理程序化单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块，并且用以从可复写式非易失性存储器模块的这些物理抹除单元中提取一个物理抹除单元作为第一作用物理抹除单元，以及从可复写式非易失性存储器模块的这些物理抹除单元中提取另一个物理抹除单元作为第二作用物理抹除单元。存储器控制电路单元还用以将配置于可复写式非易失性存储器模块的多个逻辑单元划分为第一区与至少一个第二区。存储器控制电路单元还用以将一第一数据程序化至该第一作用物理抹除单元，其中该主机系统指示将该第一数据存储至该些逻辑单元之中的一第一逻辑单元且该第一逻辑单元属于该第一区。另外，存储器控制电路单元还用以将一第二数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第二数据存储至该些逻辑单元之中的一第二逻辑单元且该第二逻辑单元属于该第二区，以及存储器控制电路单元还用以将一第三数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第三数据存储至该些逻辑单元之中的一第三逻辑单元且该第三逻辑单元属于该第二区。
在本发明的一实施例中，在上述将配置于可复写式非易失性存储器模块的这些逻辑单元划分为第一区与至少一个第二区的操作中包括：存储器控制电路单元用以根据这些逻辑单元的更新频率将这些逻辑单元划分为第一区与至少一个第二区。
在本发明的一实施例中，在上述根据这些逻辑单元的更新频率将这些逻辑单元划分为第一区与至少一个第二区的操作中包括：存储器控制电路单元用以记录每个逻辑单元的写入次数，以及根据这些逻辑单元的写入次数将这些逻辑单元划分为第一区与至少一个第二区。
在本发明的一实施例中，在上述根据这些逻辑单元的写入次数将这些逻辑单元划分为第一区与至少一个第二区的操作中包括：存储器控制电路单元用以根据对应每个逻辑单元的写入次数，将这些逻辑单元之中至少一个逻辑单元划分为第一区，其中上述至少一个逻辑单元的写入次数大于这些逻辑单元之中其他逻辑单元的写入次数。存储器控制电路单元还用以将这些其他逻辑单元划分为第二区。
在本发明的一实施例中，在上述记录每个逻辑单元的写入次数的操作中包括：存储器控制电路单元用以记录在预先定义周期内对应每个逻辑单元的写入次数。
在本发明的一实施例中，在上述将配置于可复写式非易失性存储器模块的这些逻辑单元划分为第一区与至少一个第二区的操作中包括：存储器控制电路单元用以将这些逻辑单元中用以存储属于主机系统的操作系统的文件系统的数据的至少一个逻辑单元划分为第一区，以及将这些逻辑单元之中非上述至少一个逻辑单元的其他逻辑单元划分为第二区。
本发明的一范例实施例提出一种存储器存储装置，包括连接接口单元、可复写式非易失性存储器模块与存储器控制电路单元。连接接口单元用以电性连接至一主机系统。可复写式非易失性存储器模块具有多个物理抹除单元，每个物理抹除单元具有多个物理程序化单元。存储器控制电路单元电性连接至连接接口单元与可复写式非易失性存储器模块，并且用以从可复写式非易失性存储器模块的这些物理抹除单元中提取一个物理抹除单元作为第一作用物理抹除单元，以及从可复写式非易失性存储器模块的这些物理抹除单元中提取另一个物理抹除单元作为第二作用物理抹除单元。存储器控制电路单元还用以从主机系统接收第一写入指令与对应第一写入指令的第一数据。接着，存储器控制电路单元还用以判断第一数据是否属于主机系统的操作系统的文件系统的数据。倘若第一数据属于文件系统的数据时，存储器控制电路单元还用以将第一数据程序化至第一作用物理抹除单元，以及倘若第一数据非属于文件系统的数据时，存储器控制电路单元还用以将第一数据程序化至第二作用物理抹除单元。
基于上述，本发明概念可以使更新频率较高的数据，集中被存储于物理抹除单元中，以使此物理抹除单元的无效数据的比率提高，以减少对此物理抹除单元执行垃圾回收操作时，所需要搬移的数据量，并节省执行垃圾回收操作的时间。同时，本发明还可以减少需要执行垃圾回收操作的次数，已达到增进垃圾回收操作的效率的效果，进而减少了存储器装置的写入放大倍率，并延长存储器装置的使用寿命。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是本发明一范例实施例的主机系统与存储器存储装置的示意图；
图2是本发明一范例实施例的电脑、输入/输出装置与存储器存储装置的示意图；
图3是本发明一范例实施例的主机系统与存储器存储装置的示意图；
图4是图1所示的存储器存储装置的概要示意图；
图5是本发明一范例实施例的存储器控制电路单元的概要示意图；
图6与图7是本发明一范例实施例的管理物理区块的范例示意图；
图8～图9是本发明一范例实施例的写入数据于第一作用物理抹除单元的范例示意图；
图10～图11是本发明一范例实施例的写入数据于第二作用物理抹除单元的范例示意图；
图12为本发明的一范例实施例的数据写入的流程图；
图13为本发明的另一范例实施例的数据写入的流程图。
附图标记说明：
1000：主机系统；
1100：电脑；
1102：微处理器；
1104：随机存取存储器；
1106：输入/输出装置；
1108：系统总线；
1110：数据传输接口；
1202：鼠标；
1204：键盘；
1206：显示器；
1208：打印机；
1212：随身盘；
1214：存储卡；
1216：固态硬盘；
1310：数码相机；
1312：SD卡；
1314：MMC卡；
1316：存储棒；
1318：CF卡；
1320：嵌入式存储装置；
100：存储器存储装置；
102：连接接口单元；
104：存储器控制电路单元；
106：可复写式非易失性存储器模块；
202：存储器管理电路；
204：主机接口；
206：存储器接口；
208：缓冲存储器；
210：电源管理电路；
212：错误检查与校正电路；
410(0)～410(N)：物理抹除单元；
502：数据区；
504：闲置区；
506：系统区；
508：取代区；
LBA(0)～LBA(H)：逻辑单元；
LZ(0)～LZ(M)：逻辑区域；
UD1：第一数据；
UD2：第二数据；
UD3：第三数据；
S1201、S1203、S1205、S1207：步骤；
S1301、S1303、S1305、S1307：步骤。
具体实施方式
[第一范例实施例]
图1是本发明一范例实施例的主机系统与存储器存储装置的示意图。
请参照图1，主机系统1000一般包括电脑1100与输入/输出(input/output，简称I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(randomaccess memory，简称RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图2所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。
在本发明实施例中，存储器存储装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的操作可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图2所示的随身盘1212、存储卡1214或固态硬盘(Solid State Drive，简称SSD)1216等的可复写式非易失性存储器模块存储装置。
一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来做说明，然而，在本发明另一范例实施例中主机系统1000可以是数码相机、摄像机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄像机)1310时，可复写式非易失性存储器模块存储装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick)1316、CF卡1318或嵌入式存储装置1320(如图3所示)。嵌入式存储装置1320包括嵌入式多媒体卡(Embedded MMC，简称eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。
图4是图1所示的存储器存储装置的概要示意图。
请参照图4，存储器存储装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。
在本范例实施例中，连接接口单元102是相容于串行高级技术附件(SerialAdvanced Technology Attachment，简称SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元102也可以是符合并行高级技术附件(ParallelAdvanced Technology Attachment，简称PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers，简称IEEE)1394标准、外设互联(Peripheral Component Interconnect Express，简称PCI Express)标准、通用串行总线(Universal Serial Bus，简称USB)标准、超高速一代(Ultra HighSpeed-I，简称UHS-I)接口标准、超高速二代(Ultra High Speed-II，简称UHS-II)接口标准、串行高级技术附件（Serial Advanced Technology Attachment，简称SATA）标准、存储棒(Memory Stick，简称MS)接口标准、多媒体存储卡(MultiMedia Card，简称MMC)接口标准、小型快闪(Compact Flash，简称CF)接口标准、集成电路设备接口(Integrated Device Electronics，简称IDE)标准或其他适合的标准。在本范例实施例中，连接接口单元可与存储器控制电路单元封装在一个芯片中，或布设于一包含存储器控制电路单元的芯片外。
存储器控制电路单元104用以执行以硬件形式或固件形式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令对可复写式非易失性存储器模块106下达指令序列以进行数据的写入、读取与抹除等操作。
可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104，并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106具有物理抹除单元410(0)～410(N)。例如，物理抹除单元410(0)～410(N)可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一物理抹除单元分别具有复数个物理程序化单元，例如本发明的范例实施例中，每一个物理抹除单元包含258个物理程序化单元，而其中属于同一个物理抹除单元的物理程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此，每一物理抹除单元是可由64个物理程序化单元、256个物理程序化单元或其他任意个物理程序化单元所组成。
更详细来说，物理抹除单元为抹除的最小单位。也即，每一物理抹除单元含有最小数目的一并被抹除的存储单元。物理程序化单元为程序化的最小单元。即，物理程序化单元为写入数据的最小单元。每一物理程序化单元通常包括数据比特区与冗余比特区。数据比特区包含多个物理存取地址用以存储使用者的数据，而冗余比特区用以存储系统的数据（例如，控制信息与错误更正码）。在本范例实施例中，每一个物理程序化单元的数据比特区中会包含4个物理存取地址，且一个物理存取地址的大小为512字节(byte)。然而，在其他范例实施例中，数据比特区中也可包含数目更多或更少的物理存取地址，本发明并不限制物理存取地址的大小以及个数。例如，在一范例实施例中，物理抹除单元为物理区块，并且物理程序化单元为物理页面或物理扇区，但本发明不以此为限。
在本范例实施例中，可复写式非易失性存储器模块106为多层单元（MultiLevel Cell，简称MLC）NAND型快闪存储器模块（即，一个存储单元中可存储2个比特数据的快闪存储器模块，以下称MLC NAND型快闪存储器模块），然而，本发明不限于此，可复写式非易失性存储器模块106也可是单层单元（Single Level Cell，简称SLC）NAND型快闪存储器模块（即，一个存储单元中可存储1个比特数据的快闪存储器模块）、三层单元（Trinary LevelCell，简称TLC）NAND型快闪存储器模块（即，一个存储单元中可存储3个比特数据的快闪存储器模块）、其他快闪存储器模块或其他具有相同特性的存储器模块。
图5是本发明一范例实施例的存储器控制电路单元的概要示意图。
请参照图5，存储器控制电路单元104包括存储器管理电路202、主机接口204与存储器接口206。
存储器管理电路202用以控制存储器控制电路单元104的整体操作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器存储装置100操作时，此些控制指令会被执行以进行数据的写入、读取与抹除等操作。
在本范例实施例中，存储器管理电路202的控制指令是以固件形式来实作。例如，存储器管理电路202具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置100操作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等操作。
在本发明另一范例实施例中，存储器管理电路202的控制指令也可以程序码形式存储于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元104被致能时，微处理器单元会先执行此驱动码段来将存储于可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等操作。
此外，在本发明另一范例实施例中，存储器管理电路202的控制指令也可以一硬件形式来实作。例如，存储器管理电路202包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块106的物理抹除单元；存储器写入电路用以对可复写式非易失性存储器模块106下达写入指令以将数据写入至可复写式非易失性存储器模块106中；存储器读取电路用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。
主机接口204是电性连接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口204也可以是相容于PATA标准、IEEE1394标准、PCI Express标准、USB标准、UHS-I接口标准、UHS-II接口标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口206转换为可复写式非易失性存储器模块106所能接受的格式。
在本发明一范例实施例中，存储器控制电路单元104还包括缓冲存储器208、电源管理电路210与错误检查与校正电路212。
缓冲存储器208是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。
电源管理电路210是电性连接至存储器管理电路202并且用以控制存储器存储装置100的电源。
错误检查与校正电路212是电性连接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路212会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking andCorrecting Code，简称ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路212会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
图6与图7是本发明一范例实施例的管理物理抹除单元的范例示意图。
请参照图6，存储器控制电路单元104(或存储器管理电路202)会将物理抹除单元410(0)～410(N)逻辑地分组为数据区502、闲置区504、系统区506与取代区508。
逻辑上属于数据区502与闲置区504的物理抹除单元是用以存储来自于主机系统1000的数据。具体来说，数据区502的物理抹除单元是被视为已存储数据的物理抹除单元，而闲置区504的物理抹除单元是用以替换数据区502的物理抹除单元。也就是说，当从主机系统1000接收到写入指令与欲写入的数据时，存储器管理电路202会从闲置区504中提取物理抹除单元，并且将数据写入至所提取的物理抹除单元中，以替换数据区502的物理抹除单元。
逻辑上属于系统区506的物理抹除单元是用以记录系统数据。例如，系统数据包括关于可复写式非易失性存储器模块的制造商与型号、可复写式非易失性存储器模块的物理抹除单元数、每一物理抹除单元的物理程序化单元数等。
逻辑上属于取代区508中的物理抹除单元是用于坏物理抹除单元取代程序，以取代损坏的物理抹除单元。具体来说，倘若取代区508中仍存有正常的物理抹除单元并且数据区502的物理抹除单元损坏时，存储器管理电路202会从取代区508中提取正常的物理抹除单元来更换损坏的物理抹除单元。
特别是，数据区502、闲置区504、系统区506与取代区508的物理抹除单元的数量会依据不同的存储器规格而有所不同。此外，必须了解的是，在存储器存储装置100的操作中，物理抹除单元关联至数据区502、闲置区504、系统区506与取代区508的分组关系会动态地变动。例如，当闲置区504中的物理抹除单元损坏而被取代区508的物理抹除单元取代时，则原本取代区508的物理抹除单元会被关联至闲置区504。
请参照图7，存储器控制电路单元104(或存储器管理电路202)会配置逻辑单元LBA(0)～LBA(H)以映射数据区502的物理抹除单元，其中每一逻辑单元具有多个逻辑子单元以映射对应的物理抹除单元的物理程序化单元。并且，当主机系统100欲写入数据至逻辑单元或更新存储于逻辑单元中的数据时，存储器控制电路单元104(或存储器管理电路202)会从闲置区504中提取一个物理抹除单元来写入数据，以轮替数据区502的物理抹除单元。在本范例实施例中，逻辑子单元可以是逻辑页面或逻辑扇区。
为了识别每个逻辑单元的数据被存储在哪个物理抹除单元，在本范例实施例中，存储器控制电路单元104（或存储器管理电路202）会记录逻辑单元与物理抹除单元之间的映射。并且，当主机系统1000欲在逻辑子单元中存取数据时，存储器控制电路单元104（或存储器管理电路202）会确认此逻辑子单元所属的逻辑单元，并且对可复写式非易失性存储器模块106下达对应的指令序列以在此逻辑单元所映射的物理抹除单元中来存取数据。例如，在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)会在可复写式非易失性存储器模块106中存储逻辑转物理地址映射表来记录每一逻辑单元所映射的物理抹除单元，并且当欲存取数据时存储器控制电路单元104(或存储器管理电路202)会将逻辑转物理地址映射表载入至缓冲存储器208来维护。
如上所述，在本范例实施例中，存储器存储装置100的可复写式非易失性存储器模块106是以物理程序化单元为基础来进行管理，因此，在执行写入指令时，不管目前数据是要写入至哪个逻辑单元的逻辑子单元，存储器控制电路单元104（或存储器管理电路202）皆会以一个物理程序化单元接续一个物理程序化单元的方式来写入数据。具体来说，存储器控制电路单元104（或存储器管理电路202）会从闲置区504中提取一个空的物理抹除单元作为目前使用的物理抹除单元（以下称为作用物理抹除单元）来写入数据。并且，当此目前使用的物理抹除单元已被写满时，存储器控制电路单元104(或存储器管理电路202)会再从闲置区504中提取另一个空的物理抹除单元作为作用物理抹除单元，以继续写入对应来自于主机系统1000的写入指令的数据。特别是，为了避免闲置区504的物理抹除单元被耗尽，当存储器控制电路单元104(或存储器管理电路202)欲从闲置区504中提取物理抹除单元且闲置区504的物理抹除单元的数目下降到所设定的垃圾回收门限值时，存储器控制电路单元104(或存储器管理电路202)会先执行数据合并操作，来使数据区502的至少一个物理抹除单元中的数据成为无效数据，并且将数据区502中所存储的数据皆为无效数据的物理抹除单元关联回闲置区504，以致于闲置区504的物理抹除单元的数目大于所设定的垃圾回收门限值。例如，在执行数据合并操作时，存储器控制电路单元104(或存储器管理电路202)至少需使用一个空的物理抹除单元，因此，垃圾回收门限值至少会被设定为大于1的数值。
特别是，在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)会从闲置区504中提取一个物理抹除单元（以下称第一作用物理抹除单元），以及从闲置区504中提取另一物理抹除单元（以下称第二作用物理抹除单元），其中第一作用物理抹除单元会用来存储比较常被更新的数据。具体来说，被存储于第一作用物理抹除单元中的数据会比较常被更新，而使第一作用物理抹除单元中的无效数据所占的比率会大于第二作用物理抹除单元中的无效数据的比率。举例来说，存储器控制电路单元104(或存储器管理电路202)提取闲置区504的物理抹除单元410(F)作为第一作用物理抹除单元，且提取闲置区的物理抹除单元410(F+1)作为第二作用物理抹除单元。
值得一提的是，尽管在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)是从闲置区504中提取物理抹除单元作为第一作用物理抹除单元与第二作用物理抹除单元，然而本发明不限于此。例如，而在另一实施例中，存储器控制电路单元104(或存储器管理电路202)还可以将闲置区中的部分物理抹除单元划分为第一作用区以及第二作用区，并且使用第一作用区的物理抹除单元作为第一作用物理抹除单元，且使用第二作用区的物理抹除单元作为第二作用物理抹除单元。而在此另一范例实施例中，存储器控制电路单元104(或存储器管理电路202)还可以依据每个物理抹除单元的抹除次数来划分第一作用区和第二作用区，以使在闲置区中的第一作用区中的物理抹除单元，其抹除次数会小于闲置区中的第二作用区中的物理抹除单元的抹除次数，进而达到平均磨损(wear-leveling)的效果。
在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)会将配置于可复写式非易失性存储器模块106的多个逻辑单元LBA(0)～LBA(H)，划分为许多逻辑区域LZ(0)～LZ(M)。而在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)还会根据每个逻辑单元的写入次数来分配其所属的逻辑区域。举例来说，假设在逻辑区域LZ(0)中的逻辑单元的写入次数，会大于在逻辑区域LZ(1)中的逻辑单元的写入次数，而在逻辑区域LZ(1)中的逻辑单元的写入次数，会大于在逻辑区域LZ(2)中的逻辑单元的写入次数，以此类推…。如此一来，划分在逻辑区域LZ(0)中的每个逻辑单元，其各自对应的写入次数会大于在逻辑区域LZ(1)～LZ(M)中的每个逻辑单元的所对应的写入次数。值得一提的是，上述所划分的逻辑区域LZ(0)～LZ(M)，其各自所含的逻辑单元数量可以是相同或是不同，本发明不限于此。也就是说，以上述的例子，在逻辑区域LZ(0)中的逻辑单元为逻辑单元LBA(0)～LBA(H)中，依照写入次数由大到小排序的话，取前面一个预定个数的逻辑单元来划分到逻辑区域LZ(0)中。或是，在其他范例实施例中，逻辑区域LZ(0)的逻辑单元个数可以与其他逻辑区域相同或是不同，划分到逻辑区域LZ(0)的逻辑单元个数的值，也可依照厂商设定或是其他方式自行设定，本发明不限于此。
而在本范例实施例中，在上述例子中，由于逻辑区域LZ(0)所含的逻辑单元的写入次数皆大于其他逻辑区域所含的逻辑单元的写入次数，因此，存储器控制电路单元104(或存储器管理电路202)会将逻辑区域LZ(0)划分为第一区，而另外将非第一区的逻辑区域（即，逻辑区域LZ(1)～LZ(M)）划分为第二区。而存储器控制电路单元104(或存储器管理电路202)会将欲存储于第一区的逻辑单元的数据，都写入至上述的第一作用物理抹除单元410(F)中，而将欲存储于第二区的逻辑单元的数据，都写入至上述的第二作用物理抹除单元410(F+1)中。值得一提的是，当第一作用物理抹除单元410(F)或是第二作用物理抹除单元410(F+1)已经写满数据时，存储器控制电路单元104(或存储器管理电路202)会再从闲置区504中提取另一物理抹除单元作为另一第一作用物理抹除单元或是另一第二作用物理抹除单元，以继续写入数据。
举例来说，假设逻辑单元LBA(0)、逻辑单元LBA(Z)是属于第一区的逻辑单元，逻辑单元LBA(Z+1)属于第二区的逻辑单元。当存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收到一个写入指令（以下称第一写入指令）与对应第一写入指令的一笔数据（以下称第一数据），同时主机系统1000通过第一写入指令，指示存储器控制电路单元104(或存储器管理电路202)将此第一数据存储至配置于存储器存储装置100的逻辑单元中的其中一个逻辑单元（例如，逻辑单元LBA(0)，以下称第一逻辑单元LBA(0)）时，存储器控制电路单元104(或存储器管理电路202)会先辨识第一逻辑单元LBA(0)是属于第一区的逻辑单元并且将第一数据写入到第一作用物理抹除单元410(F)的物理程序化单元中，并将第一逻辑单元LBA(0)中对应第一数据的逻辑子单元映射到第一作用物理抹除单元410(F)中存储第一数据的物理程序化单元。
图8～图9是本发明一范例实施例的写入数据于第一作用物理抹除单元的范例示意图。
请参照图8，为方便说明，在此假设数据区502初始地未有映射逻辑单元的物理抹除单元(即，存储器存储装置100于开卡后尚未写入过使用者数据)，闲置区504具有物理抹除单元410(F)～410(S-1)，每一物理抹除单元具有3个物理程序化单元，欲写入至每一物理抹除单元的数据必须依照物理程序化单元的顺序来被写入，且每一个逻辑子单元的容量等于1物理程序化单元的容量。并且，存储器控制电路单元104(或存储器管理电路202)识别逻辑单元LBA(0)是属于第一区的逻辑单元，且识别逻辑单元LBA(Z+1)、逻辑单元LBA(Z+2)是属于第二区的逻辑单元。
请参照图9，如上述的例子，存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收到第一写入指令，以及对应第一写入指令的第一数据UD1。同时主机系统1000通过第一写入指令，指示存储器控制电路单元104(或存储器管理电路202)将此第一数据UD1存储至配置于存储器存储装置100的逻辑单元中的第一逻辑单元LBA(0)中，并且第一数据UD1是属于第一逻辑单元LBA(0)的第1个逻辑子单元。此时，存储器控制电路单元104(或存储器管理电路202)会先判断第一逻辑单元LBA(0)是否属于第一区的逻辑单元。在此例子中，由于第一逻辑单元LBA(0)属于第一区，且在数据区502中没有第一作用物理抹除单元存在。因此，存储器控制电路单元104(或存储器管理电路202)会从闲置区504中提取一个物理抹除单元410(F)作为第一作用物理抹除单元，并将第一数据UD1写入到第一作用物理抹除单元410(F)中的第0个物理程序化单元，并将第一逻辑单元LBA(0)中对应第一数据UD1的第1个逻辑子单元映射到第一作用物理抹除单元410(F)中存储第一数据UD1的第0个物理程序化单元。
图10～图11是本发明一范例实施例的写入数据于第二作用物理抹除单元的范例示意图。
请参照图10，当存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收到另一个写入指令（以下称第二写入指令），以及对应第二写入指令的一笔数据（以下称第二数据UD2），同时主机系统1000通过第二写入指令，指示存储器控制电路单元104(或存储器管理电路202)将此第二数据UD2存储至配置于存储器存储装置100的逻辑单元中的其中一个逻辑单元（例如，逻辑单元LBA(Z+1)，以下称第二逻辑单元LBA(Z+1)）中，并且第二数据UD2是属于第二逻辑单元LBA(1)的第0个逻辑子单元。此时，存储器控制电路单元104(或存储器管理电路202)会先判断第二逻辑单元LBA(Z+1)是否属于第一区的逻辑单元。在此例子中，由于第二逻辑单元LBA(Z+1)属于第二区，且在数据区502中没有第二作用物理抹除单元存在。因此，存储器控制电路单元104(或存储器管理电路202)会从闲置区504中提取一个物理抹除单元410(F+1)作为第二作用物理抹除单元，并将第二数据UD2写入到第二作用物理抹除单元410(F+1)的第0个物理程序化单元中。接着，存储器控制电路单元104(或存储器管理电路202)会将第二逻辑单元LBA(Z+1)中对应第二数据UD2的第0个逻辑子单元映射到第二作用物理抹除单元410(F+1)中存储第二数据UD2的第0个物理程序化单元。
请参照图11，如上述的例子，存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收到第三写入指令，以及对应第三写入指令的第三数据UD3。同时主机系统1000通过第三写入指令，指示存储器控制电路单元104(或存储器管理电路202)将此第三数据UD3存储至配置于存储器存储装置100的逻辑单元中的第三逻辑单元LBA(Z+2)中，并且第三数据UD3是属于第三逻辑单元LBA(Z+2)的第1个逻辑子单元。此时，存储器控制电路单元104(或存储器管理电路202)会先判断第三逻辑单元LBA(Z+2)是否属于第一区的逻辑单元。在此例子中，由于第三逻辑单元LBA(Z+2)属于第二区且位于数据区中的第二作用物理抹除单元410(F+1)有足够空间（两个空白的物理程序化单元）以写入第三数据UD3（一个逻辑子单元的大小），故，存储器控制电路单元104(或存储器管理电路202)会直接将第三数据UD3写入到第二作用物理抹除单元410(F+1)中。而，由于第二作用物理抹除单元410(F+1)的第0个物理程序化单元已经存储了第二数据UD2，故，存储器控制电路单元104(或存储器管理电路202)会接着选择已写入第二数据UD2的物理程序化单元的下一个物理程序化单元来写入第三数据。例如，在图11中，第二作用物理抹除单元的第1个物理程序化单元会被用来写入第三数据。接着，存储器控制电路单元104(或存储器管理电路202)会将第三逻辑单元LBA(Z+2)中对应第三数据UD3的第1个逻辑子单元映射到第二作用物理抹除单元410(F+1)中存储第三数据UD3的第1个物理程序化单元。
值得一提的是，在其他范例实施例中，由于逻辑区域LZ(0)的逻辑单元写入次数会大于逻辑区域LZ(1)、逻辑区域LZ(1)的逻辑单元写入次数会大于逻辑区域LZ(2)的，以此类推，因此，存储器控制电路单元104(或存储器管理电路202)还可以将逻辑区域LZ(0)与逻辑区域LZ(1)划分到第一区，或是将依照逻辑区域LZ(0)～LZ(M)的顺序，将前面一个预定个数的逻辑区域划分到第一区。在另一范例实施例中，还可以先将多个逻辑单元LBA(0)～LBA(H)依照写入次数由大到小做排序，取前面一个预定个数的逻辑单元来划分到第一区。以上的例子仅为说明之用，用以说明本发明中划分逻辑单元中，写入次数较多的一定数量的逻辑单元到第一区，以做后续的处理的概念，不用于限制本发明。
此外，在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)会在一个预先定义周期内，记录逻辑单元LBA(0)～LBA(H)的每个逻辑单元的写入次数。也就是说，存储器控制电路单元104(或存储器管理电路202)会从此预先定义周期开始时，记录每个逻辑单元的写入次数，当此预先定义周期结束时，将所记录的每个逻辑单元的写入次数归零，并于下一个预先定义周期开始时，重新记录每个逻辑单元的写入次数。在本范例实施例中，此预先定义周期可以为一段固定的使用时间，或是为从主机系统1000所接收到写入指令的次数。
举例来说，倘若此预先定义周期为一段固定的使用时间，当存储器存储装置于使用时，存储器控制电路单元104(或存储器管理电路202)便开始记录每个逻辑单元的写入次数。当使用此存储器存储装置达到一个预先定义的时间时，例如，3600秒，存储器控制电路单元104(或存储器管理电路202)便将之前所记录的每个逻辑单元的写入次数归零，并重新记录下个3600秒内的每个逻辑单元的写入次数。
而在另一个预先定义周期的例子中，此预先定义周期为对应从主机系统1000所接收到写入指令的次数的一个预先定义门限值，并且存储器控制电路单元104(或存储器管理电路202)会在每接收到一定数量的写入指令的期间内，来记录每个逻辑单元的写入次数。具体来说，存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收到写入指令时，存储器控制电路单元104(或存储器管理电路202)便开始记录每个逻辑单元的写入次数。所接收到的写入指令的次数到达此预先定义门限值时，例如，一万次，存储器控制电路单元104(或存储器管理电路202)便将之前所记录的每个逻辑单元的写入次数归零，并重新记录下个预先定义周期内的每个逻辑单元的写入次数。
此外，在另一范例实施例中，存储器控制电路单元104(或存储器管理电路202)还可以先记录所记录过的每个预先定义时间间隔内的写入次数以及每个预先定义时间间隔结束记录的时间/顺序，依照结束记录的时间/顺序，由最新往较旧的顺序，加总多个所记录过的预先定义时间间隔内的写入次数。而在此加总所得到的值，可用以代表一个近期的每个逻辑单元的更新频率。举例来说，假设第一逻辑单元，每隔3600秒的预先定义时间间隔，便记录一次每个预先定义时间间隔内的写入次数的总次数。例如，在第一次的预先定义时间间隔内，总共写入了100次；第二次的预先定义时间间隔内，总共写入了50次；第三次的预先定义时间间隔内，总共写入了60次。而存储器控制电路单元104(或存储器管理电路202)被设定只取最新的两个预先定义时间间隔的写入次数的和，也就是110次（50加上60）来作为此逻辑单元一个预先定义周期的写入次数。而在此另一范例实施例中，存储器控制电路单元104(或存储器管理电路202)还可以仅记录较新的一个预先定义数目的预先定义时间间隔的写入次数，达到上述例子的效用。
值得一提的是，以上所举的例子，仅为说明在本发明中，存储器控制电路单元104(或存储器管理电路202)会去记录近期一段使用时间或是使用次数内的每个逻辑单元的写入次数，以符合最近此存储器装置的使用习惯，达到将常更新的数据集中写入到一个物理抹除单元的效果，而增进此存储器装置的垃圾回收的效率，本发明不限于此。
图12为本发明的一范例实施例的数据写入的流程图。
请参照图12，在步骤S1201中，存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收一写入指令(以下称为第一写入指令)以及对应第一写入指令的一笔写入数据（以下称第一数据）与一逻辑单元（以下称第一逻辑单元）。接着，在步骤S1203中，存储器控制电路单元104(或存储器管理电路202)会判断第一逻辑单元是否属于第一区。
倘若在步骤S1203中，存储器控制电路单元104(或存储器管理电路202)判断第一逻辑单元属于第一区时，则在步骤S1205中，存储器控制电路单元104(或存储器管理电路202)会将第一数据程序化至第一作用物理抹除单元中。此外，倘若在步骤S1203中，存储器控制电路单元104(或存储器管理电路202)判断第一逻辑单元不属于第一区时，则在步骤S1207中，存储器控制电路单元104(或存储器管理电路202)会将第一数据程序化至第二作用物理抹除单元中。
[第二范例实施例]
第二范例实施例在硬件架构上相似于第一范例实施例，而第二范例实施例与第一范例实施例不同的地方在于，第一范例实施例是先判断所接收数据所对应的逻辑单元其所属的逻辑区域是否属于第一区，来决定将所接收的数据存储到第一作用物理抹除单元或是第二作用物理抹除单元中。而第二范例实施例是先依据所接收到的欲写入数据的数据类型，来判断所接收数据所对应的逻辑单元其所属的逻辑区域是否属于第一区，再决定将所接收的数据存储到第一作用物理抹除单元或是第二作用物理抹除单元中。以下将利用第一范例实施例的元件编号详细说明此第二范例实施例的不同之处。
如上所述，存储器控制电路单元104(或存储器管理电路202)会将配置于可复写式非易失性存储器模块的多个逻辑单元LBA(0)～LBA(H)，划分为许多逻辑区域LZ(0)～LZ(M)。而在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)还会根据每个写入数据的数据形态来分配此数据所对应的逻辑单元所属的逻辑区域。也就是说，当配置于可复写式非易失性存储器模块的多个逻辑单元LBA(0)～LBA(H)其中一个逻辑单元用以存储属于主机系统1000的操作系统的文件系统的数据时，存储器控制电路单元104(或存储器管理电路202)会将此逻辑单元划分到第一区，并且将不用以存储属于主机系统1000的操作系统的文件系统的数据的逻辑单元划分到第二区。
举例来说，假设配置于可复写式非易失性存储器模块的多个逻辑单元中的逻辑单元LBA(0)欲存储属于主机系统1000的操作系统的文件系统的数据时，存储器控制电路单元104(或存储器管理电路202)会将逻辑单元LBA(0)划分到第一区的逻辑区域中，例如，上述例子中的划分到第一区的逻辑区域LZ(0)。另外，当配置于可复写式非易失性存储器模块的多个逻辑单元中的逻辑单元LBA(Z+1)欲存储不属于主机系统1000的操作系统的文件系统的数据，例如，使用者数据时，存储器控制电路单元104(或存储器管理电路202)会将逻辑单元LBA(Z+1)划分到属于第二区的逻辑区域LB(1)～LB(M)中的其中一个逻辑区域，例如，逻辑区域LZ(1)中。接着，存储器控制电路单元104(或存储器管理电路202)会再依据此数据所对应的逻辑单元是否属于第一区，来将此数据写入至第一作用物理抹除单元或是第二作用物理抹除单元中。
[第三范例实施例]
第三范例实施例在硬件架构上相似于第一、第二范例实施例，而第三范例实施例与第一、第二范例实施例不同的地方在于，第三范例实施例是判断所接收数据的类型，以决定将所接收的欲存储数据程序化到第一作用物理抹除单元或是第二作用物理抹除单元中。以下将利用第一范例实施例的元件编号详细说明此第三范例实施例的不同之处。
在本范例实施例中，存储器控制电路单元104(或存储器管理电路202)会根据所接收的写入数据的数据类型，来决定是否将此数据写入第一作用物理抹除单元或是第二作用物理抹除单元中。具体来说，当所接收到的写入数据是属于主机系统1000的操作系统的文件系统的数据，则存储器控制电路单元104(或存储器管理电路202)会直接将此写入数据写入第一作用物理抹除单元中。换句话说，当所接收到的写入数据不是属于主机系统1000的操作系统的文件系统的数据，则存储器控制电路单元104(或存储器管理电路202)会直接将此写入数据写入第二作用物理抹除单元中。
举例来说，当存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收到一个写入指令（以下称第一写入指令），以及对应第一写入指令的一笔数据（以下称第一数据）。此时，存储器控制电路单元104(或存储器管理电路202)会先判断第一数据的数据类型。当存储器控制电路单元104(或存储器管理电路202)辨识此第一数据是属于主机系统1000的操作系统的文件系统的数据时，则存储器控制电路单元104(或存储器管理电路202)会将第一数据写入到第一作用物理抹除单元410(F)中的多个物理程序化单元中，并将对应第一数据的多个逻辑子单元映射到第一作用物理抹除单元410(F)中存储第一数据的多个物理程序化单元。换句话说，当存储器控制电路单元104(或存储器管理电路202)辨识此第一数据不属于主机系统1000的操作系统的文件系统的数据时，则存储器控制电路单元104(或存储器管理电路202)会将第一数据写入到第二作用物理抹除单元410(F+1)中的多个物理程序化单元中，并将对应第一数据的多个逻辑子单元映射到第二作用物理抹除单元410(F+1)中存储第一数据的多个物理程序化单元。
在本范例实施例中，倘若所接收的第一数据为属于文件配置表的数据时，则存储器控制电路单元104(或存储器管理电路202)会辨识此写入数据是属于主机系统1000的操作系统的文件系统的数据。
而在另一范例实施例中，存储器控制电路单元104(或存储器管理电路202)会根据所接收的写入数据所对应的逻辑子单元数量来辨识此写入数据是否属于主机系统1000的操作系统的文件系统的数据。具体来说，当所接收到的写入数据其所对应的逻辑子单元数量小于一逻辑子单元数目门限值时，存储器控制电路单元104(或存储器管理电路202)会辨识此写入数据是属于主机系统1000的操作系统的文件系统的数据。换句话说，当所接收到的写入数据其所对应的逻辑子单元数量非小于一逻辑子单元数目门限值时，存储器控制电路单元104(或存储器管理电路202)会辨识此写入数据不属于主机系统1000的操作系统的文件系统的数据。
此外，在另一范例实施例中，存储器控制电路单元104(或存储器管理电路202)还会根据所接收的写入数据其所对应的逻辑子单元地址来辨识此写入数据是否属于主机系统1000的操作系统的文件系统的数据。具体来说，当所接收到的写入数据其所对应的逻辑子单元地址位于此些逻辑子单元所属的逻辑单元中前面的一个预先定义区段内时，存储器控制电路单元104(或存储器管理电路202)会辨识此写入数据是属于主机系统1000的操作系统的文件系统的数据。换句话说，当所接收到的写入数据其所对应的逻辑子单元地址不位于此些逻辑子单元所属的逻辑单元中前面的一个预先定义区段内时，存储器控制电路单元104(或存储器管理电路202)会辨识此写入数据不属于主机系统1000的操作系统的文件系统的数据。
图13为本发明的第三范例实施例的数据写入的流程图。
请参照图13，在步骤S1301中，存储器控制电路单元104(或存储器管理电路202)从主机系统1000接收一笔写入数据（以下称第一数据）。接着，在步骤S1303中，存储器控制电路单元104(或存储器管理电路202)会判断此第一数据是否属于主机系统1000的文件系统的数据。
倘若在步骤S1303中，存储器控制电路单元104(或存储器管理电路202)辨识第一数据属于主机系统1000的文件系统的数据时，则在步骤S1305中，存储器控制电路单元104(或存储器管理电路202)会将第一数据程序化至第一作用物理抹除单元中。此外，倘若在步骤S1303中，存储器控制电路单元104(或存储器管理电路202)辨识第一数据不属于主机系统1000的文件系统的数据时，则在步骤S1307中，存储器控制电路单元104(或存储器管理电路202)会将第一数据程序化至第二作用物理抹除单元中。
综上所述，于本发明可以使对应写入次数高的逻辑单元的数据，集中存储在第一作用物理抹除单元中，而此对应写入次数高的逻辑单元的数据的更新频率，也会比较高。本发明也可以使属于主机系统的操作系统的文件系统的数据，集中存储在第一作用物理抹除单元中，如此一来，由于文件系统的数据其被更新的频率比较高，因此存储于第一作用物理抹除单元的文件系统的数据，其被更新的机率也会比较高。如此一来，存储于第一作用物理抹除单元的数据，其为无效数据的比率较高。基此，在本发明中，在对第一作用物理抹除单元进行垃圾回收操作时，所要进行的有效数据的搬移量会减少。同时在本发明中，被存储于第二作用物理抹除单元的数据，由于其被更新的频率比较低，因此在第二作用物理抹除单元的无效数据的比率会较低，会降低第二物理抹除单元进行垃圾回收的机会。故，本发明概念可以减少执行垃圾回收操作时所需要搬移的数据量，并节省执行垃圾回收操作的时间。本发明还可以减少需要执行垃圾回收操作的次数，已达到增进垃圾回收操作的效率的效果，进而减少了存储器装置的写入放大倍率，并延长存储器装置的使用寿命。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (21)
1.一种数据写入方法，用于一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块具有多个物理抹除单元，每一该些物理抹除单元具有多个物理程序化单元，该数据写入方法包括：
从该可复写式非易失性存储器模块的该些物理抹除单元中提取一物理抹除单元作为一第一作用物理抹除单元；
从该可复写式非易失性存储器模块的该些物理抹除单元中提取另一物理抹除单元作为一第二作用物理抹除单元；
将配置于该可复写式非易失性存储器模块的多个逻辑单元划分为一第一区与至少一第二区；
将一第一数据程序化至该第一作用物理抹除单元，其中该主机系统指示将该第一数据存储至该些逻辑单元之中的一第一逻辑单元且该第一逻辑单元属于该第一区；
将一第二数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第二数据存储至该些逻辑单元之中的一第二逻辑单元且该第二逻辑单元属于该第二区；以及
将一第三数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第三数据存储至该些逻辑单元之中的一第三逻辑单元且该第三逻辑单元属于该第二区。
2.根据权利要求1所述的数据写入方法，其特征在于，上述将配置于该可复写式非易失性存储器模块的该些逻辑单元划分为该第一区与该至少一第二区的步骤包括：
根据该些逻辑单元的更新频率将该些逻辑单元划分为该第一区与该至少一第二区。
3.根据权利要求2所述的数据写入方法，其特征在于，上述根据该些逻辑单元的更新频率将该些逻辑单元划分为该第一区与该至少一第二区的步骤包括：
记录每一该些逻辑单元的一写入次数；以及
根据该些逻辑单元的该些写入次数将该些逻辑单元划分为该第一区与该至少一第二区。
4.根据权利要求3所述的数据写入方法，其特征在于，上述根据该些逻辑单元的该些写入次数将该些逻辑单元划分为该第一区与该至少一第二区的步骤包括：
根据对应每一该些逻辑单元的该写入次数；
将该些逻辑单元之中至少一逻辑单元划分为该第一区，其中该至少一逻辑单元的写入次数大于该些逻辑单元之中其他逻辑单元的写入次数；以及
将该些其他逻辑单元划分为该第二区。
5.根据权利要求3所述的数据写入方法，其特征在于，上述记录每一该些逻辑单元的该写入次数的步骤包括：
记录在一预先定义周期内对应每一该些逻辑单元的该写入次数。
6.根据权利要求3所述的数据写入方法，其特征在于，上述将配置于该可复写式非易失性存储器模块的该些逻辑单元划分为该第一区与该至少一第二区的步骤包括：
将该些逻辑单元用以存储属于该主机系统的一操作系统的一文件系统的数据的至少一逻辑单元划分为该第一区；以及
将该些逻辑单元之中非该至少一逻辑单元的其他逻辑单元划分为该第二区。
7.一种数据写入方法，用于一可复写式非易失性存储器模块，其特征在于，该可复写式非易失性存储器模块具有多个物理抹除单元，每一该些物理抹除单元具有多个物理程序化单元，该数据写入方法包括：
从该可复写式非易失性存储器模块的该些物理抹除单元中提取一物理抹除单元作为一第一作用物理抹除单元；
从该可复写式非易失性存储器模块的该些物理抹除单元中提取另一物理抹除单元作为一第二作用物理抹除单元；
从一主机系统接收一第一写入指令与对应该第一写入指令的一第一数据；
判断该第一数据是否属于该主机系统的一操作系统的一文件系统的数据；
倘若该第一数据属于该文件系统的数据时，将该第一数据程序化至该第一作用物理抹除单元；以及
倘若该第一数据非属于该文件系统的数据时，将该第一数据程序化至该第二作用物理抹除单元。
8.一种存储器控制电路单元，用于控制一可复写式非易失性存储器模块，其特征在于，该存储器控制电路单元包括：
一主机接口，用以电性连接至一主机系统；
一存储器接口，用以电性连接至该可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块具有多个物理抹除单元，每一该些物理抹除单元具有多个物理程序化单元；以及
一存储器管理电路，电性连接至该主机接口与该存储器接口，并且用以从该可复写式非易失性存储器模块的该些物理抹除单元中提取一物理抹除单元作为一第一作用物理抹除单元；
其中该存储器管理电路还用以从该可复写式非易失性存储器模块的该些物理抹除单元中提取另一物理抹除单元作为一第二作用物理抹除单元；
其中该存储器管理电路还用以将配置于该可复写式非易失性存储器模块的多个逻辑单元划分为一第一区与至少一第二区；
其中该存储器管理电路还用以下达一第一指令序列给该可复写式非易失性存储器模块以将一第一数据程序化至该第一作用物理抹除单元，其中该主机系统指示将该第一数据存储至该些逻辑单元之中的一第一逻辑单元且该第一逻辑单元属于该第一区；
其中该存储器管理电路还用以下达一第二指令序列给该可复写式非易失性存储器模块以将一第二数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第二数据存储至该些逻辑单元之中的一第二逻辑单元且该第二逻辑单元属于该第二区；
其中该存储器管理电路还用以下达一第三指令序列给该可复写式非易失性存储器模块以将一第三数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第三数据存储至该些逻辑单元之中的一第三逻辑单元且该第三逻辑单元属于该第二区。
9.根据权利要求8所述的存储器控制电路单元，其特征在于，在上述将配置于该可复写式非易失性存储器模块的该些逻辑单元划分为该第一区与该至少一第二区的操作包括：
该存储器管理电路用以根据该些逻辑单元的更新频率将该些逻辑单元划分为该第一区与该至少一第二区。
10.根据权利要求9所述的存储器控制电路单元，其特征在于，在上述根据该些逻辑单元的更新频率将该些逻辑单元划分为该第一区与该至少一第二区的操作中包括：
该存储器管理电路用以记录每一该些逻辑单元的一写入次数；以及
根据该些逻辑单元的该些写入次数将该些逻辑单元划分为该第一区与该至少一第二区。
11.根据权利要求10所述的存储器控制电路单元，其特征在于，在上述根据该些逻辑单元的该些写入次数将该些逻辑单元划分为该第一区与该至少一第二区的操作中包括：
该存储器管理电路用以根据对应每一该些逻辑单元的该写入次数；
将该些逻辑单元之中至少一逻辑单元划分为该第一区，其中该至少一逻辑单元的写入次数大于该些逻辑单元之中其他逻辑单元的写入次数；
其中该存储器管理电路还用以将该些其他逻辑单元划分为该第二区。
12.根据权利要求10所述的存储器控制电路单元，其特征在于，在上述记录每一该些逻辑单元的该写入次数的操作中包括：
该存储器管理电路用以记录在一预先定义周期内对应每一该些逻辑单元的该写入次数。
13.根据权利要求10所述的存储器控制电路单元，其特征在于，在上述将配置于该可复写式非易失性存储器模块的该些逻辑单元划分为该第一区与该至少一第二区的操作中包括：
该存储器管理电路用以将该些逻辑单元用以存储属于该主机系统的一操作系统的一文件系统的数据的至少一逻辑单元划分为该第一区；以及
该存储器管理电路还用以将该些逻辑单元之中非该至少一逻辑单元的其他逻辑单元划分为该第二区。
14.一种存储器控制电路单元，用于控制一可复写式非易失性存储器模块，其特征在于，该存储器控制电路单元包括：
一主机接口，用以电性连接至一主机系统；
一存储器接口，用以电性连接至该可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块具有多个物理抹除单元，每一该些物理抹除单元具有多个物理程序化单元；以及
一存储器管理电路，电性连接至该主机接口与该存储器接口，并且用以从该可复写式非易失性存储器模块的该些物理抹除单元中提取一物理抹除单元作为一第一作用物理抹除单元；
其中该存储器管理电路还用以从该可复写式非易失性存储器模块的该些物理抹除单元中提取另一物理抹除单元作为一第二作用物理抹除单元；
其中该存储器管理电路还用以从一主机系统接收一第一写入指令与对应该第一写入指令的一第一数据；
其中该存储器管理电路还用以判断该第一数据是否属于该主机系统的一操作系统的一文件系统的数据；
其中倘若该第一数据属于该文件系统的数据时，该存储器管理电路还用以下达一第一指令序列给该可复写式非易失性存储器模块以将该第一数据程序化至该第一作用物理抹除单元；
其中倘若该第一数据非属于该文件系统的数据时，该存储器管理电路还用以下达一第二指令序列给该可复写式非易失性存储器模块以将该第一数据程序化至该第二作用物理抹除单元。
15.一种存储器存储装置，其特征在于，包括：
一连接接口单元，用以电性连接至一主机系统；
一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块具有多个物理抹除单元，每一该些物理抹除单元具有多个物理程序化单元；以及
一存储器控制电路单元，电性连接至该连接接口单元与该可复写式非易失性存储器模块，并且用以从该可复写式非易失性存储器模块的该些物理抹除单元中提取一物理抹除单元作为一第一作用物理抹除单元；
其中该存储器控制电路单元还用以从该可复写式非易失性存储器模块的该些物理抹除单元中提取另一物理抹除单元作为一第二作用物理抹除单元；
其中该存储器控制电路单元还用以将配置于该可复写式非易失性存储器模块的多个逻辑单元划分为一第一区与至少一第二区；
其中该存储器控制电路单元将一第一数据程序化至该第一作用物理抹除单元，其中该主机系统指示将该第一数据存储至该些逻辑单元之中的一第一逻辑单元且该第一逻辑单元属于该第一区；
其中该存储器控制电路单元还用以将一第二数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第二数据存储至该些逻辑单元之中的一第二逻辑单元且该第二逻辑单元属于该第二区；
其中该存储器控制电路单元还用以将一第三数据程序化至该第二作用物理抹除单元，其中该主机系统指示将该第三数据存储至该些逻辑单元之中的一第三逻辑单元且该第三逻辑单元属于该第二区。
16.根据权利要求15所述的存储器存储装置，其特征在于，在上述将配置于该可复写式非易失性存储器模块的该些逻辑单元划分为该第一区与该至少一第二区的操作包括：
该存储器管理电路用以根据该些逻辑单元的更新频率将该些逻辑单元划分为该第一区与该至少一第二区。
17.根据权利要求16所述的存储器存储装置，其特征在于，在上述根据该些逻辑单元的更新频率将该些逻辑单元划分为该第一区与该至少一第二区的操作中包括：
该存储器控制电路单元用以记录每一该些逻辑单元的一写入次数；以及
根据该些逻辑单元的该些写入次数将该些逻辑单元划分为该第一区与该至少一第二区。
18.根据权利要求17所述的存储器存储装置，其特征在于，在上述根据该些逻辑单元的该些写入次数将该些逻辑单元划分为该第一区与该至少一第二区的操作中包括：
该存储器控制电路单元用以根据对应每一该些逻辑单元的该写入次数，
将该些逻辑单元之中至少一逻辑单元划分为该第一区，其中该至少一逻辑单元的写入次数大于该些逻辑单元之中其他逻辑单元的写入次数；
其中该存储器控制电路单元还用以将该些其他逻辑单元划分为该第二区。
19.根据权利要求17所述的存储器存储装置，其特征在于，在上述记录每一该些逻辑单元的该写入次数的操作中包括：
该存储器控制电路单元用以记录在一预先定义周期内对应每一该些逻辑单元的该写入次数。
20.根据权利要求17所述的存储器存储装置，其特征在于，在上述将配置于该可复写式非易失性存储器模块的该些逻辑单元划分为该第一区与该至少一第二区的操作中包括：
该存储器控制电路单元用以将该些逻辑单元用以存储属于该主机系统的一操作系统的一文件系统的数据的至少一逻辑单元划分为该第一区；以及
该存储器控制电路单元还用以将该些逻辑单元之中非该至少一逻辑单元的其他逻辑单元划分为该第二区。
21.一种存储器存储装置，其特征在于，包括：
一连接接口单元，用以电性连接至一主机系统；
一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块具有多个物理抹除单元，每一该些物理抹除单元具有多个物理程序化单元；以及
一存储器控制电路单元，电性连接至该连接接口单元与该可复写式非易失性存储器模块，并且用以从该可复写式非易失性存储器模块的该些物理抹除单元中提取一物理抹除单元作为一第一作用物理抹除单元；
其中该存储器控制电路单元还用以从该可复写式非易失性存储器模块的该些物理抹除单元中提取另一物理抹除单元作为一第二作用物理抹除单元；
其中该存储器控制电路单元还用以从一主机系统接收一第一写入指令与对应该第一写入指令的一第一数据；
其中该存储器控制电路单元还用以判断该第一数据是否属于该主机系统的一操作系统的一文件系统的数据；
其中倘若该第一数据属于该文件系统的数据时，该存储器控制电路单元还用以将该第一数据程序化至该第一作用物理抹除单元；
其中倘若该第一数据非属于该文件系统的数据时，该存储器控制电路单元还用以将该第一数据程序化至该第二作用物理抹除单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410143520.8A CN104978149A (zh) | 2014-04-11 | 2014-04-11 | 数据写入方法、存储器控制电路单元与存储器存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410143520.8A CN104978149A (zh) | 2014-04-11 | 2014-04-11 | 数据写入方法、存储器控制电路单元与存储器存储装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104978149A true CN104978149A (zh) | 2015-10-14 |
Family
ID=54274695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410143520.8A Pending CN104978149A (zh) | 2014-04-11 | 2014-04-11 | 数据写入方法、存储器控制电路单元与存储器存储装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104978149A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920572A (zh) * | 2015-12-25 | 2017-07-04 | 群联电子股份有限公司 | 内存管理方法、内存控制电路单元及内存储存装置 |
| CN107239412A (zh) * | 2017-06-19 | 2017-10-10 | 杭州宏杉科技股份有限公司 | 基于Thin‑LUN的存储空间配置方法、数据写入方法及存储设备 |
| CN108958640A (zh) * | 2017-05-26 | 2018-12-07 | 群联电子股份有限公司 | 存储器管理方法、存储器控制电路单元及存储器存储装置 |
| CN109426448A (zh) * | 2017-08-28 | 2019-03-05 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
| CN111583976A (zh) * | 2020-05-11 | 2020-08-25 | 群联电子股份有限公司 | 数据写入方法、存储器控制电路单元以及存储器存储装置 |
| CN112099731A (zh) * | 2019-06-17 | 2020-12-18 | 慧荣科技股份有限公司 | 数据储存装置与数据处理方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101527169A (zh) * | 2008-03-03 | 2009-09-09 | 群联电子股份有限公司 | 闪存数据写入方法及其控制器 |
| CN101957797A (zh) * | 2009-07-17 | 2011-01-26 | 群联电子股份有限公司 | 闪速存储器逻辑区块管理方法及其控制电路与储存系统 |
| US20110191521A1 (en) * | 2009-07-23 | 2011-08-04 | Hitachi, Ltd. | Flash memory device |
| CN103677653A (zh) * | 2012-09-21 | 2014-03-26 | 联想(北京)有限公司 | 一种基于ssd的数据处理方法及电子设备 |
-
2014
- 2014-04-11 CN CN201410143520.8A patent/CN104978149A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101527169A (zh) * | 2008-03-03 | 2009-09-09 | 群联电子股份有限公司 | 闪存数据写入方法及其控制器 |
| CN101957797A (zh) * | 2009-07-17 | 2011-01-26 | 群联电子股份有限公司 | 闪速存储器逻辑区块管理方法及其控制电路与储存系统 |
| US20110191521A1 (en) * | 2009-07-23 | 2011-08-04 | Hitachi, Ltd. | Flash memory device |
| CN103677653A (zh) * | 2012-09-21 | 2014-03-26 | 联想(北京)有限公司 | 一种基于ssd的数据处理方法及电子设备 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106920572A (zh) * | 2015-12-25 | 2017-07-04 | 群联电子股份有限公司 | 内存管理方法、内存控制电路单元及内存储存装置 |
| CN106920572B (zh) * | 2015-12-25 | 2020-03-17 | 群联电子股份有限公司 | 存储器管理方法、存储器控制电路单元及存储器储存装置 |
| CN108958640A (zh) * | 2017-05-26 | 2018-12-07 | 群联电子股份有限公司 | 存储器管理方法、存储器控制电路单元及存储器存储装置 |
| CN108958640B (zh) * | 2017-05-26 | 2021-07-27 | 群联电子股份有限公司 | 存储器管理方法、存储器控制电路单元及存储器存储装置 |
| CN107239412A (zh) * | 2017-06-19 | 2017-10-10 | 杭州宏杉科技股份有限公司 | 基于Thin‑LUN的存储空间配置方法、数据写入方法及存储设备 |
| CN107239412B (zh) * | 2017-06-19 | 2020-07-07 | 杭州宏杉科技股份有限公司 | 基于Thin-LUN的存储空间配置方法、数据写入方法及存储设备 |
| CN109426448A (zh) * | 2017-08-28 | 2019-03-05 | 爱思开海力士有限公司 | 存储器系统及其操作方法 |
| CN112099731A (zh) * | 2019-06-17 | 2020-12-18 | 慧荣科技股份有限公司 | 数据储存装置与数据处理方法 |
| CN112099731B (zh) * | 2019-06-17 | 2023-12-08 | 慧荣科技股份有限公司 | 数据储存装置与数据处理方法 |
| CN111583976A (zh) * | 2020-05-11 | 2020-08-25 | 群联电子股份有限公司 | 数据写入方法、存储器控制电路单元以及存储器存储装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104679437A (zh) | 数据写入方法、存储器控制电路单元与存储器储存装置 | |
| CN104765568A (zh) | 数据存储方法、存储器控制电路单元与存储器存储装置 | |
| CN104732153A (zh) | 数据抹除方法、存储器控制电路单元及存储器存储装置 | |
| US9652330B2 (en) | Method for data management and memory storage device and memory control circuit unit | |
| CN103514096B (zh) | 数据储存方法、存储器控制器与存储器储存装置 | |
| CN104765569A (zh) | 数据写入方法、存储器控制电路单元与存储器储存装置 | |
| CN104423888A (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
| TW201527973A (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| CN104978149A (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
| US9383929B2 (en) | Data storing method and memory controller and memory storage device using the same | |
| CN103544115A (zh) | 数据写入方法、存储器控制器与存储器存储装置 | |
| CN103593296B (zh) | 数据储存方法、存储器控制器与存储器储存装置 | |
| CN104793891A (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
| CN104636267A (zh) | 存储器控制方法、存储器存储装置与存储器控制电路单元 | |
| CN102890655A (zh) | 存储器储存装置、其存储器控制器与有效数据识别方法 | |
| TWI517165B (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| CN103136111A (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| CN102915273B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| CN105022695A (zh) | 数据存储方法、存储器控制电路单元与存储器存储装置 | |
| CN102567221B (zh) | 数据管理方法、存储器控制器与存储器储存装置 | |
| CN102446137B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| CN103678162A (zh) | 系统数据储存方法、存储器控制器与存储器储存装置 | |
| CN104536906A (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
| CN103714008A (zh) | 数据存储方法、存储器控制器与存储器存储装置 | |
| CN102890653A (zh) | 指令执行方法、存储器控制器与存储器储存装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151014 |
|
| RJ01 | Rejection of invention patent application after publication |