CN104965158A - 一种改进的超高频局部放电电量检测采集装置及方法 - Google Patents

Abstract

一种改进的超高频局部放电电量检测采集装置及方法，采集装置包括天线传感器、滤波电路、放大器、FPGA、外部工频参考相位波发生装置，设置两个D/A转换器和多个比较器、精密电阻分压电路，精密电阻分压电路中包括多个电阻，电阻的数目与比较器的数目相同；各比较器的正向输入端与精密电阻分压电路的相应输出端连接，各比较器的输出端连接FPGA的数据输入端，精密电阻分压电路的输入端与D/A转换电路的输出端连接。采集时根据各路比较器的输出情况，确定脉冲幅值所在的电压区间为最高电压区间，然后细分得到多个更窄的电压区间，能够以低成本获得高效率的检测结果。

Description

一种改进的超高频局部放电电量检测采集装置及方法

技术领域

本发明属于高电压设备绝缘在线检测领域，具体涉及一种改进的超高频局部放电量检测采集方法，同时涉及一种改进的超高频局部放电量检测采集装置。

背景技术

局部放电是在高电场强度下，在绝缘体内电气强度较低部位发生的放电现象。在电气设备绝缘劣化的前期，往往都存在着局部放电现象，局部放电会进一步加速绝缘的劣化。局部放电虽然只是绝缘局部发生击穿，但每次放电对绝缘都会有轻微损伤。若局部放电长期存在于设备之中，一定程度上会造成设备主绝缘电气强度的下降和损坏。为保证电气设备在运行中的可靠性，不允许在其绝缘中有局部放电，或只允许有轻微的局部放电。因此，对设备内部的局部放电实施检测，也是保障电网正常运行的重要手段。

目前比较成熟的检测电气设备局部放电的方法主要是脉冲电流法和超高频法。脉冲电流法是检测局部放电最常用的方法，也是目前唯一具有国际标准（IEC60270）的定量检测方法，该方法通过测量局部放电所产生的脉冲电流在检测阻抗两端响应的脉冲电压进行检测，其特点是可以在很宽的频率范围内保持良好的传输特性，并且检测灵敏度高、检测的信号放电量可以进行标定等优点。然而其典型缺点是信号的测量频率较低、易受外界电磁干扰影响、由于现场干扰较大，无法进行现场检测。

超高频(UHF)法是近年来发展起来的一项新技术。它采用测量GIS内绝缘隐患在运行电压下辐射的电磁波来判断GIS内是否发生局部放电，该方法可以非接触测量及在线检测。与其它局部放电检测方法相比，UHF法具有灵敏度较高、抗干扰能力较强、可识别故障类型以及定位故障源等优点。通过对设备局部放电的超高频在线检测能够及时准确地判断电气设备内部绝缘状态，对防止电力设备事故发生，保障电力系统安全稳定运行具有重大意义。

常规的UHF信号采集方法一般是将局部放电信号的整个波形采集下来，然后再进行分析计算，但是需要昂贵的信号采集设备。UHF法测量的频率范围为300MHz-3GHz，要求设备配置的A/D转换器有很高频率，信号传输集中式，而且需海量高速存储，导致整台设备价格昂贵；设备运行时处理数据量大，处理时间长，影响下一步检测的进行；要求固定安装，不便于携带；装置长期工作在户外时，需要排除温度、湿度等大气环境的影响。

早前提出的“超高频局部放电放电量监测采集方法、装置和系统”（申请号CN201010157377.X公开号CN101819246A），采用将脉冲幅值进行多次比较的方式，能够弥补常规超高频采集的缺点，具有使用部件较少、测量精确度较高的优点，同时便于实施，具有良好的灵活性，但是信号处理速度和精度仍然达不到理想效果；之后提出的“改进的超高频局部放电电量检测装置及方法”（申请号201410322183.5），在早前基础上增设多路比较器，使得信号处理速度和精度有了很大的提高，但是每路比较器都配置了D/A转换电路，增加了整个装置的实际制作成本以及控制D/A电路的算法复杂性，例如若有16路比较器就需要配置16个D/A转换电路，控制芯片需要控制16个D/A的输出。因此，从减少装置制作成本和精简控制算法的角度，提出一种二次改进的超高频局部放电量检测采集方法以及装置，能够实现采集信号多路处理的同时，大大减少装置的制作成本。

发明内容

本发明的目的是针对现有超高频局部放电放电量检测采集方法和装置的不足，提供一种改进的超高频局部放电放电量检测采集方法和装置，能够实现采集信号的多路处理的同时，大大减少装置的制作成本。

本发明的技术方案提供一种改进的超高频局部放电电量检测采集装置，包括天线传感器、滤波电路、放大器、FPGA、外部工频参考相位波发生装置，设置两个D/A转换器和多个比较器、精密电阻分压电路，精密电阻分压电路中包括多个电阻，电阻的数目与比较器的数目相同；天线传感器的信号输出端依次连接滤波电路和放大电路后，接入各比较器的正向输入端，各比较器的反向输入端与精密电阻分压电路的相应输出端连接，各比较器的输出端连接FPGA的数据输入端；所述精密电阻分压电路的输入端与D/A转换电路的输出端连接，所述D/A转换电路的输入端与FPGA的数据输出端相连接。

而且，设有16个比较器，精密电阻分压电路包括16个电阻，其中第一电阻、第二电阻、第三电阻…第十六电阻依次连接后接地。

而且，设置有显示模块，FPGA与显示模块连接。

本发明还提供基于上述改进的超高频局部放电电量检测采集装置实现的采集方法，包括以下步骤，

步骤1) 脉冲采集，包括通过天线传感器采集待测设备的局放脉冲，将采集到的脉冲信号先经过滤波电路进行滤波处理，再用放大器将信号放大后输入到多路比较器中；

步骤2)参考电平输入，包括通过FPGA设定2个D/A转换电路分别输出的上限电压和下限电压，通过精密电阻分压电路得到多个参考电平，设有n个电阻，得到n个参考电平V _j ， j=1,2,3…n，各参考电平分别输入到相应比较器中，相应有n个电压区间；

步骤3)相位区间划分，包括将一个工频周期等分为多个相位区间，设有m个相位区间，对每个比较器，通过FPGA分配m个存储地址，每个相位区间对应一个存储地址；FPGA通过外部工频参考相位波发生装置输出的外接工频参考相位波形进行触发；

步骤4)脉冲比较，包括在每一个触发周期内，各比较器分别将每一个相位区间内的局部放电脉冲幅值与输入该比较器的参考电平进行比较；若幅值大于参考电平，则比较器的输出端发送一个高电平到FPGA的输入端，若幅值小于等于参考电平，则比较器的输出端发送一个低电平到FPGA的输入端，同时，FPGA对高低电平分别以二进制“1”和“0”按电压区间顺序存储在该相位区间对应的存储地址；

步骤5)确定脉冲幅值所在电压区间，包括FPGA根据各路比较器的输出情况，确定脉冲幅值所在的电压区间为最高电压区间，脉冲幅值所在的电压区间搜索如下，

同一相位区间的存储地址上存储有连续的“0”和“1”，脉冲幅值所在电压区间即“0”和“1”交界处的“0”相应的电压区间，在确定脉冲幅值所在电压区间后，将相应存储地址的内容清零；

步骤6)进一步确定更精确的脉冲幅值所在电压区间，包括把当前的最高电压区间的边界电压值中的较大者H和较小者L分别作为2个D/A转换电路输出的上限电压和下限电压，得到多个更窄的电压区间；然后根据新的电压区间划分，返回步骤4)确定脉冲幅值所在电压区间，直至达到预设的电压区间最小宽度，此时返回步骤4)得到的脉冲幅值所在区间为最终结果，执行步骤5)后结束流程不再继续划分。

基于本发明的技术方案，假定需要16路比较器，原来方案需要配置16个D/A转换电路，同时需要FPGA控制16个D/A的输出；改进方案只需要配置2个D/A转换电路以及16个电阻，同时FPGA只需要控制2个D/A的输出，电阻成本很低，因此减少了装置的制作成本同时能精简FPGA控制D/A电路算法的复杂度，提高了芯片的工作效率。本发明的有益效果主要有以下几点：

（1）本发明的方法通过硬件与软件的结合，处理信息更加迅速，不仅能够完成对待设备的检测，实时了解是否有超过某一额定数值的局部放电脉冲存在以及该超限脉冲的个数，及时做好防范工作，同时还可以通过软件的运算得到更加精确的局部放电脉冲的近似幅值。相比先前的装置，在保证数据的处理速度以及计算精确性的条件下，减少了装置的制作成本，提高了FPGA的工作效率。本发明的装置使用范围广，既可以对变压器进行局部检测，也可以对GIS进行检测；

（2）本发明采用了超高频方法进行局部放电检测，抗干扰能力强，通过软硬结合的方式进行信号处理，同时采用灵敏度较高的天线传感器，以电的形式进行局部放电检测，灵敏度要高于非电形式（如光，热，噪音，化学变化和气压变化等）；

（3）本发明的装置结构简单、体积不大、成本低廉；设备操作简单且便于携带，能适应非常规检测的需要，且大大节约了人力和制造成本，能显著提高工作效率，降低测量成本，便于推广应用，改进后的装置的成本更低，工作效率更高。

附图说明

图1为本发明实施例的装置示意图。

具体实施方式   

以下结合附图和实施例对本发明技术方案进行具体描述。

本发明改进的超高频局部放电量检测采集装置包括天线传感器、滤波电路、放大电路、比较器、精密电阻分压电路、FPGA（现场可编程门阵列）、D/A转换电路，一般还外设有显示模块、工频参考相位波发生装置。所述天线传感器的信号端出依次连接滤波电路和放大电路后，接入多个比较器的正向输入端，所述多个比较器的反向输入端与精密电阻分压电路的输出端连接，所述精密电阻分压电路的输入端与D/A转换电路的输出端连接，所述D/A转换电路的输入端与FPGA的数据输入端相连接，所述 FPGA的参考相位信号输入引脚与外部工频参考相位波发生装置连接。

如图1所示，本发明实施例的改进的超高频局部放电电量检测采集装置，包括天线传感器1、滤波电路2、放大器3、比较器4、D/A转换器5、精密电阻分压电路6、FPGA7、显示模块8、工频参考相位波发生装置9，其中有2个D/A转换器5，多个16个比较器4，精密电阻分压电路6中包括多个电阻，其中电阻的数目与比较器的数目相同。天线传感器1的信号输出端依次连接滤波电路2和放大电路3后，接入各比较器4的正向输入端，各比较器4的反向输入端与精密电阻分压电路6的各相应输出端（即相应电阻的首端）连接，各比较器4的输出端连接FPGA7的数据输入端，所述精密电阻分压电路6的输入端（即首尾两个电阻的首端）与D/A转换电路5的输出端连接，所述D/A转换电路5的输入端与FPGA7的数据输出端相连接，FPGA7的参考相位信号输入引脚与外部工频参考相位波发生装置9连接。本装置还包括了显示模块8，FPGA7与显示模块8连接，具体实施时，通过显示模块驱动程序，可以直观地显示放电量的大小和具体相位区间上的放电次数。

实际比较器数目可根据FPGA的端口数和实际采集数据量而定，精密电阻分压电路中的电阻数目与比较器的数目一致。实施例所提供装置中有2个D/A转换器5，16个比较器4，精密电阻分压电路6包括16个电阻，其中第一电阻、第二电阻、第三电阻…第十六电阻依次连接后接地，即第一电阻的尾端连接第二电阻的首端、第二电阻的尾端连接第三电阻的首端…第十五电阻的尾端连接第十六电阻的首端，第十六电阻的尾端接地。第一电阻的尾端和第二电阻的首端之间的输出端连接到第一比较器的反向输入端、第二电阻的尾端和第三电阻的首端之间的输出端连接到第二比较器的反向输入端…第十五电阻的尾端和第十六电阻的首端之间的输出端连接到第十六比较器的反向输入端。精密电阻分压电路6中各电阻应当采用精密电阻，即阻值固定，不会变化，受外界影响小。

本发明实施例提供根据上述装置实现的一种超高频局部放电放电量检测采集方法，主要包括以下步骤：

1) 脉冲采集：通过天线传感器采集待测设备的局放脉冲，将采集到的脉冲信号先经过滤波电路进行滤波处理，再用放大器将信号放大后输入到多路比较器中。

2) 参考电平输入，具体实施时，可通过FPGA设定2个D/A转换电路分别输出的上限电压和下限电压，再利用精密电阻分压电路得到多个参考电平，设有n个电阻，即可得到n个参考电平V _j ， j=1,2,3…n，分别输入到多个比较器中；相应有n个电压区间。

首次设置2个D/A转换电路分别输出的上限电压和下限电压时，可根据实际情况设置上限电压为脉冲幅值的可能最大值V _H ，设置下限电压为V_L。实施例中，第一电阻的首端的电压为V _H ，第十六电阻的首端的电压为V_L，此时n=16个参考电平分别为V_L、V_L+（V _H -V_L）/15、V_L+2*（V _H -V_L）/15、V_L+3*（V _H -V_L）/15…V _H ，相应有16个电压区间为[0 , V_L] 、(V_L , V_L+（V _H -V_L）/15]、(V_L+（V _H -V_L）/15,V_L+2*（V _H -V_L）/15]、(V_L+2*（V _H -V_L）/15, V_L+3*（V _H -V_L）/15]、…、(V_L+14*（V _H -V_L）/15, V _H ]。

3)相位区间划分，将一个工频周期等分为多个相位区间，设有m个相位区间，对每个比较器，通过FPGA分配m个存储地址，每个相位区间对应一个存储地址；FPGA通过外部工频参考相位波发生装置输出的外接工频参考相位波形进行触发。具体实施时，本领域技术人员可自行设定进行比较的工频周期的数目。

4)脉冲比较并存储，包括在每一个触发周期内，各比较器分别将每一个相位区间内的局部放电脉冲幅值与输入该比较器的参考电平进行比较。依据前述，待测脉冲信号接入各比较器的正向输入端，各参考电平接入各比较器反向输入端。根据比较器的工作特性，若待测脉冲信号的幅值大于参考电平，则比较器的输出端发送一个高电平到FPGA的输入端；若待测脉冲信号的幅值小于等于参考电平，则比较器的输出端发送一个低电平到FPGA的输入端。同时，FPGA对高低电平分别以二进制“1”和“0”按电压区间顺序(从高到低)存储在该相位区间对应的存储地址。

5)确定脉冲幅值所在电压区间，包括FPGA根据各路比较器的输出情况，确定脉冲幅值所在的电压区间为最高电压区间。由于各比较器的正向输入端接入的为同一脉冲幅值，而反向输入端接入的为不同的参考电平，因此同一相位区间的存储地址上存储有连续的“0”和“1”(共n位)，脉冲幅值所在电压区间即“0”和“1”交界处的“0”相应的电压区间。在确定脉冲幅值所在电压区间后，将相应存储地址的内容清零；

6)进一步确定更精确的脉冲幅值所在电压区间，把当前的最高电压区间的边界电压值中的较大者H和较小者L分别作为2个D/A转换电路输出的上限电压和下限电压，得到多个更窄的电压区间，实施例中，第一电阻的首端的电压为H，第十六电阻的首端的电压为L，此时n=16个等差的参考电平分别为L、L+（H- L）/15、L+2（H- L）/15、L+3（H- L）/15…H，相应有16个电压区间为[0, L]、(L, L+（H- L）/15]、(L+（H- L）/15, L+2（H- L）/15]、(L+2（H- L）/15, L+3（H- L）/15]、…、(L+14（H- L）/15,H]。根据新的电压区间划分，返回步骤4) 确定脉冲幅值所在电压区间，直至达到预设的电压区间最小宽度，此时返回步骤4)得到的脉冲幅值所在区间即为最终结果，执行步骤5)后结束流程不再继续划分。具体实施时，用户可以预设最小宽度取值。通常重复次数3-4次即可满足精度要求，一般不超过10次。

在步骤5)中确定了最高电压区间，为保证放点脉冲的最大电压幅值确定的精确性，可以通过在最高电压区间中设置更小的最小电压区间，来确定最大电压幅值的精确性，使得最终得到的参考电平能最大程度地接近放电脉冲的最大电压，在具体实施过程中，将最高电压区间的边界电压值作为2个D/A的转换电路输出的上限电压和下限电压，使得最高电压区间分成若干个的电压区间，同时在这些新电压区间中又会出现一个脉冲幅值所在的新的更窄的最高电压区间，依此类推，直达到电压区间的设定最小宽度。这样逐步逼近脉冲幅值，脉冲幅值所在区间宽度越来越小，幅值更精确。

例如，具体测量中，首先通过FPGA设定2个D/A转换电路分别输出的上限电压和下限电压为16mV和1mV，根据分压电阻的分压结果，第一电阻的首端的电压为16mV，第十六电阻的首端的电压为1mV，此时n=16个参考电平分别为1mV、2mV、3mV、…、16mV，16个电压区间分别为[0 , 1mV]、(1mV , 2mV]、(2mV , 3mV]、…、(14mV , 15mV]、(15mV, 16mV]。将一个工频周期划分为10个相位区间，每个相位区间36°，对每个比较器，通过FPGA分配10个存储地址，每个相位区间对应一个存储地址。当有16个比较器时，对应分配16×10=160个存储地址。假设第一个相位区间的脉冲信号幅值为10.8mV，当传送至比较器时，16个比较器的正向输入端均为10.8mV，反向输入端分别为16mV，15mV，…，1mV，比较器比较之后将二进制数“0”或“1”传送至FPGA，相应存储地址的二进制数分别为“0”、“0”、“0”、“0”、“0”、“0”、“1”、“1”、“1”、“1”、“1”、…、“1”，第6位为交界处的“0”，对应参考电平为11mv，FPGA可判定脉冲幅值在(10mV, 11mV]的电压区间内。FPGA将2个D/A转换电路输出的上限电压和下限电压更新为11mV和10mV，分压电阻将(10mV, 11mV]作为新的电压区间进行划分，得到16个新的参考电平为10mV、（10+1/15）mV、（10+2/15）mV、（10+3/15）mV、（10+4/15）mV、…、（10+14/15）mV、11mV，并进行新一轮的比较，进一步确定脉冲幅值所在的精确电压区间，直至达到测量精度要求，所得结果即第一个相位区间的脉冲幅值。以此类推，进行下一相位区间脉冲幅值的测量。

以上实施例仅供说明本发明之用，而非对本发明的限制，有关技术领域的技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变换或变型，因此所有等同的技术方案，都落入本发明的保护范围。

Claims (4)

1.一种改进的超高频局部放电电量检测采集装置，包括天线传感器、滤波电路、放大器、FPGA、外部工频参考相位波发生装置，其特征在于：设置两个D/A转换器和多个比较器、精密电阻分压电路，精密电阻分压电路中包括多个电阻，电阻的数目与比较器的数目相同；天线传感器的信号输出端依次连接滤波电路和放大电路后，接入各比较器的反向输入端，各比较器的正向输入端与精密电阻分压电路的相应输出端连接，各比较器的输出端连接FPGA的数据输入端；所述精密电阻分压电路的输入端与D/A转换电路的输出端连接，所述D/A转换电路的输入端与FPGA的数据输出端相连接。

2.根据权利要求1所述改进的超高频局部放电电量检测采集装置，其特征在于：设有16个比较器，精密电阻分压电路包括16个电阻，其中第一电阻、第二电阻、第三电阻…第十六电阻依次连接后接地。

3.根据权利要求1或2所述改进的超高频局部放电电量检测采集装置，其特征在于：设置有显示模块，FPGA与显示模块连接。

4.根据权利要求1所述改进的超高频局部放电电量检测采集装置实现的采集方法，其特征在于：包括以下步骤，

步骤1) 脉冲采集，包括通过天线传感器采集待测设备的局放脉冲，将采集到的脉冲信号先经过滤波电路进行滤波处理，再用放大器将信号放大后输入到多路比较器中；

步骤2)参考电平输入，包括通过FPGA设定2个D/A转换电路分别输出的上限电压和下限电压，通过精密电阻分压电路得到多个参考电平，设有n个电阻，得到n个参考电平V _j ， j=1,2,3…n，各参考电平分别输入到相应比较器中，相应有n个电压区间；

步骤3)相位区间划分，包括将一个工频周期等分为多个相位区间，设有m个相位区间，对每个比较器，通过FPGA分配m个存储地址，每个相位区间对应一个存储地址；FPGA通过外部工频参考相位波发生装置输出的外接工频参考相位波形进行触发；

步骤4)脉冲比较，包括在每一个触发周期内，各比较器分别将每一个相位区间内的局部放电脉冲幅值与输入该比较器的参考电平进行比较；若幅值大于参考电平，则比较器的输出端发送一个高电平到FPGA的输入端，若幅值小于等于参考电平，则比较器的输出端发送一个低电平到FPGA的输入端，同时，FPGA对高低电平分别以二进制“1”和“0”按电压区间顺序存储在该相位区间对应的存储地址；

步骤5)确定脉冲幅值所在电压区间，包括FPGA根据各路比较器的输出情况，确定脉冲幅值所在的电压区间为最高电压区间，脉冲幅值所在的电压区间搜索如下，

同一相位区间的存储地址上存储有连续的“0”和“1”，脉冲幅值所在电压区间即“0”和“1”交界处的“0”相应的电压区间，在确定脉冲幅值所在电压区间后，将相应存储地址的内容清零；

步骤6)进一步确定更精确的脉冲幅值所在电压区间，包括把当前的最高电压区间的边界电压值中的较大者H和较小者L分别作为2个D/A转换电路输出的上限电压和下限电压，得到多个更窄的电压区间；然后根据新的电压区间划分，返回步骤4)确定脉冲幅值所在电压区间，直至达到预设的电压区间最小宽度，此时返回步骤4)得到的脉冲幅值所在区间为最终结果，执行步骤5)后结束流程不再继续划分。