CN104954142B - 一种子带拼接的宽带数据采集装置 - Google Patents

Abstract

本发明实施例提供一种子带拼接的宽带数据采集装置，所述装置包括：采集前端模块、数据处理模块和主控制模块；采集前端模块包括：下变频单元、带宽选择单元、控制单元和第一控制接口；所述数据处理模块包括：高采样率AD、高速多核心数字信号处理器、第一高速通信接口与第二控制接口；所述主控制模块包括：逻辑控制CPU、第二高速通信接口、第三控制接口和存储单元；所述逻辑控制CPU，用于设置所述采集前端模块以及控制所述数据处理模块；所述第三控制接口分别与所述第一控制接口、所述第二控制接口连接，所述第二高速通信接口与所述第一高速通信接口连接。该带拼接的宽带数据采集的装置容易实现且成本可控。

Description

一种子带拼接的宽带数据采集装置

技术领域

本发明属于通信侦查技术领域，具体涉及一种子带拼接的宽带数据采集装置，用于大频率范围内宽带信号扫描采集。

背景技术

目前对于大频率范围射频年信号的扫描采集，受制于硬件AD(Analog to DigitalConverter，模数转换器)的限制，不容易做到直接采样，当所采信号在射频范围内时，要求AD的采样频率非常高，需达到Gbit/s的采样速率，当数字信号带宽较宽时，又需要采样前端的带宽较宽，这都会大大提高成本，对工艺要求高，最重要的是不易实现。但对于当前数字信号处理领域尤其是软件无线电，需将数字采样端尽量移往天线，并且需要处理高带宽的信息，因此需要一种易实现的、成本可控的高带宽大频率范围数据采集装置。

发明内容

有鉴于此，本发明的目的是提供一种易实现的、成本可控的子带拼接的宽带数据采集装置，实现大频率范围宽带信号的扫描采集。

为了解决大频率范围数据的扫描采集，本发明提供一种子带拼接的宽带数据采集装置，所述装置包括：采集前端模块、数据处理模块和主控制模块；

所述采集前端模块包括：下变频单元、带宽选择单元、控制单元和第一控制接口；所述下变频单元，用于在每次子带扫描采集过程中对待采样的射频高频信号的一子带信号进行模拟下变频处理，以将该射频高频信号搬移到中频宽带信号；所述带宽选择单元，用于根据设置的中频宽带信号的带宽，输出所述中频宽带信号；所述控制单元，用于为所述下变频单元分别设置在每次子带扫描采集过程中所述采集前端模块所要处理的子带信号的中心频率，以及为所述带宽选择单元设置输出的中频宽带信号的带宽；所述第一控制接口，用于与所述主控制模块进行命令交互；

所述数据处理模块包括：高采样率AD、高速多核心数字信号处理器、第一高速通信接口与第二控制接口；所述高采样率AD，用于在每次子带扫描采集中将所述采集前端模块输出的一子带信号对应的中频宽带信号进行采样；所述高速多核心数字信号处理器，用于对AD采样的中频宽带信号进行数字下变频处理、信道化处理和子带信号拼接处理以获得该子带信号，并在逐子带扫描采集结束后将多次子带扫描采集过程获得的待采样的射频高频信号的全频率范围内的所有子带信号进行拼接重构；所述第一高速通信接口用于将拼接重构后获得的全频率范围的信号传递给所述主控制模块，所述第二控制接口用于对数字信号处理的逻辑控制，以及设置用于所述高采样率AD的采样速率；

所述主控制模块包括：逻辑控制CPU、第二高速通信接口、第三控制接口和存储单元；所述逻辑控制CPU，用于设置所述采集前端模块以及控制所述数据处理模块；所述存储单元，用于存储所述拼接重构后获得的全频率范围的信号；所述第三控制接口分别与所述第一控制接口、所述第二控制接口连接，所述第二高速通信接口与所述第一高速通信接口连接。

较佳地，所述逻辑控制CPU可以包括：子带参数设置子单元，用于设置所述采集前端模块扫描的各子带的中心频率和带宽；采样速率设置子单元，用于设置所述数据处理模块的高采样率AD的采样速率；同步信号设置子单元，用于设置逻辑同步信号以控制所述采集前端模块和所述数据处理模块数据同步。

较佳地，所述子带参数设置子单元，具体可用于：将待采样频率范围从f₁到f₂分割为N个子带，其中N＝(f₂-f₁)/B；获得每个子带的中心频率fc_i＝B/2+f₁+(i-1)*B，i＝1，2，3…N，其中fc_i为所述采集前端模块需设置的中心频率，B为所述采集前端模块的输出中频信号的带宽；逐个子带地设置采集前端模块所需的中心频率fc_i和带宽B。

较佳地，所述子带参数设置子单元，具体可用于当所述采集前端模块和所述数据处理模块对前一子带采集处理完毕后，为所述采集前端模块设置下一子带的中心频率和宽带。

较佳地，所述采集前端模块的所述第一控制接口，具体可用于接收所述逻辑控制CPU通过所述第三控制接口发送的本次子带扫描采集过程对应的子带的中心频率和输出的中频宽带信号的带宽，并转发给所述控制单元。

进一步地，所述采集前端模块的所述第一控制接口，还可用于接收所述逻辑控制CPU通过所述第三控制接口发送的逻辑同步信号，并将所述逻辑同步信号发送给所述采集前端模块的所述控制单元；所述控制单元，还用于在接收到所述逻辑同步信号后，控制所述下变频单元对高频射频信号的子带信号执行下变频处理，并且控制所述带宽选择单元对下变频处理后的信号进行滤波以输出中频宽带信号。

较佳地，所述数据处理模块的所述第二控制接口，具体可用于接收所述逻辑控制CPU通过所述第三控制接口发送的采样速率，并将所述采样速率转发给所述高采样率AD。

进一步地，所述数据处理模块的所述第二控制接口，还可用于接收所述逻辑控制CPU通过所述第三控制接口发送的逻辑同步信号，并将所述逻辑同步信号发送给所述数字信号处理器；所述数字信号处理器，还用于在接收到所述逻辑同步信号后，对子带信号对应的中频宽带信号进行数字下变频处理、信道化处理和同一子带信号的拼接处理。

较佳地，所述数字信号处理器可包括：

第一判断子单元，用于判断是否接收到由主控制模块发送的逻辑同步信号，并在所述逻辑同步信号到达时触发数字下变频子单元、信道化处理子单元和子带数据拼接子单元进入工作状态；

数字下变频子单元，用于对采集的子带信号对应的中频宽带信号进行数字下变频处理；

信道化处理子单元，用于对数字下变频处理后的信号进行信道化处理；

子带数据拼接子单元，用于拼接所接收到的经信道化处理后的子带信号；

第二判断子单元，用于判断是否扫描完成待采样的射频高频信号的整个频率范围，当未扫描完成时通知所述主控制模块，以使所述主控制模块设置下一待采样子带的中心频率；

全频率拼接重构子单元，用于当扫描完整个频率范围时，执行全频率范围内信号的拼接重构，并输出拼接重构后得到的信号。

上述技术方案的有益技术效果在于：

本发明的上述技术方案解决了大频率范围数据的扫描采集问题，该子带拼接的宽带数据采集的装置易实现的且成本可控，能够实现大频率范围宽带信号的扫描采集。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的实施例的采集前端模块的结构框图；

图2是本发明的实施例的数据处理模块的结构框图；

图2A是本发明的实施例的数字信号处理器的功能框图；

图3是本发明的实施例的子带拼接的宽带数据采集装置的整体结构框图；

图3A是本发明的实施例的逻辑控制CPU的功能框图；

图4是本发明的实施例的信道划分示意图；

图5是本发明的实施例的实现框图；

图6是本发明的实施例的中频信号信道化处理原理框图；

图7是本发明的实施例的子带信道化划分示意图；

图8A是本发明的实施例的方法作为一个举例的实现流程图；

图8B是本发明的实施例的方法作为又一个举例的具体实现流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的实施例提供了一种用于大频率范围宽带信号的扫描采集装置，其包括：可设置带宽、中心频率的采集前端模块，高速的数据处理模块，以及逻辑控制模块。在本实施例中将待采集的射频高频信号分成N个子带信号，该扫描采集装置逐子带地描采集，通过N次子带扫描采集过程实现对射频高频信号的全频率范围的扫描采集。

图1是本发明的实施例的采集前端模块的结构框图。如图1所示，采集前端模块包括：下变频单元、带宽选择单元、控制单元和第一控制接口。下变频单元，用于通过模拟下变频来处理待采样的射频高频信号的子带信号，将射频高频信号搬移到中频宽带信号，解决高频率信号无法通过当前AD直接采样的问题。该下变频单元在每次子带扫描采集过程中对待采样的射频高频信号的一子带信号进行模拟下变频处理。带宽选择单元，用于根据控制单元设置的中频宽带信号的带宽，输出中频宽带信号，以满足后续数据处理模块对带宽的要求。控制单元，用于为下变频单元分别设置在每次子带扫描采集过程中该采集前端模块所要处理的子带信号的中心频率，以及为带宽选择单元设置输出的中频宽带信号的带宽。第一接口用于与主控制模块也即逻辑控制模块进行命令交互。

图2是本发明的实施例的数据处理模块的结构框图。如图2所示，数据处理模块包括：高采样率AD、高速多核心数字信号处理器、第一高速通信接口与第二控制接口。高采样率AD，用于在每次子带扫描采集过程中将采集前端模块输出的一子带信号对应的中频宽带信号进行采样；由于是中频信号所以对AD的要求降低，但为了尽可能的处理宽带信号，需要根据实际情况选择高速率AD。高速多核心数字信号处理器，用于对中频宽带信号进行处理，以实现大范围高带宽信号的全采样，实现大频率范围信号的重构。具体地，高速多核心数字信号处理器，用于对AD采样的中频宽带信号进行数字下变频处理、信道化处理和子带信号拼接处理以获得该子带信号，并在逐子带扫描采集结束后将多次子带扫描采集过程获得的待采样的射频高频信号的全频率范围内的所有子带信号进行拼接重构；第一高速通信接口用于将拼接重构后获得的全频率范围的信号传递给主控制模块的存储单元；第二控制接口用于对数字信号处理的逻辑控制，以及设置用于高采样率AD的采样速率。这里的逻辑控制是指主控制模块协调好采集前端模块和数据处理模块，例如，主控制模块将采集前端模块当前的采集进度告知数据处理模块，并且控制数据处理模块开始接收采集前端模块发来的数据的时机。

图2A是本发明的实施例的数字信号处理器的功能框图。如图2A所示，在一个较佳的实施例中，该数字信号处理器可包括：第一判断子单元，用于判断是否接收到由主控制模块发送的逻辑同步信号，并在逻辑同步信号到达时触发数字下变频子单元、信道化处理子单元和子带数据拼接子单元进入工作状态；数字下变频子单元，用于对采集的子带信号对应的中频宽带信号进行数字下变频处理；信道化处理子单元，用于对数字下变频处理后的信号进行信道化处理；子带数据拼接子单元，用于拼接所接收到的经信道化处理后的信号，获得当前的子带信号；第二判断子单元，用于判断是否扫描完成待采样的射频高频信号的整个频率范围，当未扫描完成时通知主控制模块，以使该主控制模块设置下一待采样子带的中心频率；以及，全频率拼接重构子单元，用于当扫描完整个频率范围时，执行全频率范围内信号的拼接重构，并输出拼接重构后得到的信号。

图3是本发明的实施例的子带拼接的宽带数据采集装置的整体结构框图。如图3所示，该装置还包括：主控制模块，其包括逻辑控制CPU、第二高速通信接口、第三控制接口和存储单元(未绘出)，主控制模块起到核心控制的作用以及数据的存储作用等。逻辑控制CPU，用于设置采集前端模块以及控制数据处理模块。存储单元，用于存储上述拼接重构后获得的全频率范围的信号。第三控制接口分别与第一控制接口、第二控制接口连接，第二高速通信接口与第一高速通信接口连接。

图3A是本发明的实施例的逻辑控制CPU的功能框图。如图3A所示，在一个较佳的实施例中，逻辑控制CPU可包括：子带参数设置子单元，用于设置采集前端模块扫描的各子带的中心频率和带宽；采样速率设置子单元，用于设置数据处理模块的高采样率AD的采样速率；以及同步信号设置子单元，用于设置逻辑同步信号以控制采集前端模块和数据处理模块数据同步。

该子带参数设置子单元，具体用于当采集前端模块和数据处理模块对前一子带采集处理完毕后，为该采集前端模块设置下一子带的中心频率和宽带。

具体地，采集前端模块的第一控制接口，具体用于接收逻辑控制CPU通过第三控制接口发送的本次子带扫描采集过程对应的子带的中心频率和输出的中频宽带信号的带宽，并转发给控制单元。

进一步地，采集前端模块的第一控制接口，还用于接收逻辑控制CPU通过第三控制接口发送的逻辑同步信号，并将该逻辑同步信号发送给采集前端模块的控制单元；该控制单元，还用于在接收到逻辑同步信号后，控制下变频单元对高频射频信号的子带信号执行下变频处理，并且控制带宽选择单元对下变频处理后的信号进行滤波以输出中频宽带信号。

具体地，数据处理模块的第二控制接口，具体可用于接收逻辑控制CPU通过第三控制接口发送的采样速率，并将该采样速率转发给高采样率AD。

进一步地，数据处理模块的第二控制接口，还用于接收逻辑控制CPU通过第三控制接口发送的逻辑同步信号，并将该逻辑同步信号发送给数字信号处理器；该数字信号处理器，还用于在接收到逻辑同步信号后，对子带信号对应的中频宽带信号进行数字下变频处理、信道化处理和同一子带信号的拼接处理。

本发明的实施例还提供一种基于上述装置的大频率范围高带宽信号的扫描采集的方法。其基本的工作原理如下：

基于上述的装置，若需要采样的信号的频率范围从f₁到f₂，数据处理模块的高采样率AD的采样率为f_s，其中f_s远小于f₂及f₂-f₁，采集前端模块的输出中频信号的带宽为B，则将采样频率范围从f₁到f₂分割为N个子带，其中N＝(f₂-f₁)/B，则得出每个子带的中心频率fc_i＝B/2+f1+(i-1)*B，i＝1，2，3…N，其中fc_i为采集前端模块需设置的中心频率，通过主模块控制，逐个设置采集前端模块的中心频率fc_i，并将相应的带宽为B的中频信号输出给数据处理模块，数据处理模块通过高采样率AD对信号进行采样、数据处理，实现整个f₁到f₂频率范围内信号的重构，最终实现达到采集整个频率范围信号的目的。

(1)通过采集前端模块对中心频率为fc_i带宽为B的子带信号进行下变频来解决数据处理模块AD采样速率有限的问题，并通过子带划分实现整个频率范围内信号的采集。

图4是本发明的实施例的信道划分示意图，其示出了N个子带信道的划分方式，通过如图4的划分，实现信号的全频带覆盖，保证不存在信号盲区。图5是本发明的实施例的实现框图，请结合参阅图4和图5，假设待采样信号的频率范围从f₁到f₂，数据处理模块的高采样率AD的采样率为f_s，其中f_s远小于f₂及f₂-f₁，则由奈奎斯特定律可知，不可以通过数据处理模块直接采样数据，因此将采样频率范围从f₁到f₂分割为N个子带，其中N＝(f₂-f₁)/B，每个子带的中心频率fc_i＝B/2+f₁+(i-1)*B，i＝1，2，3…N，通过采集前端模块按照中心频率fc_i逐一进行下变频，并进行滤波，变到中频f带宽为B的信号。其中f远小于f₂，满足数据处理模块AD的采样速率，这样数据处理模块就可以不失真地采集到实际中心频率fc_i带宽为B的高频宽带信号。数据处理模块对所有的子带的信号进行数据处理，并且进行频域的拼接及重构，就可以实现对整个f₁到f₂频率范围信号的扫描采集。

(2)通过对子带信号信道化，来实现每一带宽很宽的子带信号的并行实时处理。

对AD采样的中频信号，数据处理模块进行数字下变频并信道化，即将子带划分成若干个并行的信道输出，使得子带内的信号无论实时处在哪个信道中，均能截获，并进行数据处理分析，实现了将串行高速中频采样数据转换为并行低速基带信号。子带带宽B越大，可以减少N的大小，即采集前端模块对整个频率范围扫描的次数，当数据处理模块处理速度足够快时，可以减少漏警概率。

图6是本发明的实施例的对中频宽带信号进行信道化处理的原理框图。如图6所示，对于中频f宽带信号，先进行下变频变为基带复信号，可通过抽取滤波，降低信号速率，采用相邻子信道频谱50％混叠的方式，保证不存在接收盲区。

图7是本发明的实施例的子带信道化划分示意图。如图7所示，相邻各子信道频谱采用50％混叠的方式，不存在接收盲区。采用50％混叠的方式的原因是滤波器有过渡带，要无盲区全覆盖则要有50％混叠。

(3)通过主控制模块的控制，来实现采集前端和数字信号处理模块数据的同步，实现全频率范围内数据的重构。

为了解决基于这种装置下大频率范围宽带信号的扫描采集，本发明提出一种解决方法，包括设置模拟可控采集前端中心频率，按照前端输出中频宽带信号带宽逐子带扫描信号；采用信道化对子带数据进行同时并行处理；采用主控制模块控制模拟可控采集前端与高速数字处理模块实现同步，来实现数据的不丢失读取及重构。

图8A是本发明的实施例的方法作为一个举例实现流程图，如图8A所示，本发明的实施例提供的一种子带拼接的宽带数据采集方法，包括：

子带采集处理步骤100，该子带采集处理步骤包括循环执行的如下步骤：步骤101、主控制模块设置采集前端模块当前待采集的高频射频输入信号包含的子带的中心频率和输出信号带宽；步骤102、采集前端模块配置当前待采集的子带的中心频率和输出信号的带宽；步骤103、采集前端模块对当前待采集的子带进行模拟下变频处理；步骤104、采集前端模块对模拟下变频处理后的信号进行滤波处理；步骤105、采集前端模块在进行滤波处理后输出中频宽带信号；步骤106、数据处理模块通过高速模数转换器采集该中频宽带信号；步骤107、数据处理模块对高采样率AD采集的中频宽带信号进行数字下变频处理；步骤108、数据处理模块对数字下变频处理后的信号进行信道化处理；步骤109、数据处理模块拼接所接收到的经信道化处理后的信号，获得当前的子带信号；

全频率范围子带拼接重构步骤200，全频率范围子带拼接重构步骤包括：当数据处理模块判断已扫描完成待采样的高频射频输入信号的整个频率范围时，数据处理模块执行整个频率范围内所有子带信号的拼接重构，并对重构信号输出。

进一步地，在子带采集处理步骤100中，还包括如下子步骤：主控制模块设置逻辑同步信号，并将该逻辑同步信号发送至采集前端模块和数据处理模块。

进一步地，在子带采集处理步骤100中采集前端模块对当前待采集的子带进行模拟下变频处理之前，还包括如下子步骤：采集前端模块确认在本次子带信号的采集处理过程中已接收到主控制模块发送的逻辑同步信号。

进一步地，在子带采集处理步骤100中数据处理模块对采集的中频宽带信号进行数字下变频处理之前，还包括如下子步骤：数据处理模块确认在本次子带信号的采集处理过程中已接收到主控制模块发送的逻辑同步信号。

具体地，主控制模块设置采集前端模块当前待采集的高频射频输入信号包含的子带的中心频率和输出信号带宽，具体包括：将待采样的高频射频输入信号的频率范围从f1到f2分割为N个子带，其中N＝(f2-f1)/B；获得每个子带的中心频率fci＝B/2+f1+(i-1)*B，i＝1，2，3…N，其中fci为采集前端模块需设置的中心频率，B为采集前端模块的输出中频信号的带宽；在前一子带采集处理完毕后，再设置采集前端模块所需的下一子带的中心频率fci和带宽B。

以下通过一个具体优选的例子对上述方法进行更加详细的描述。

图8B是本发明的实施例的方法作为一个举例的具体实现流程图。如图8B所示，该方法包括如下步骤：

步骤801：本实施例的子带拼接的宽带数据采集装置启动；

步骤802：主控制模块通过采集前端模块的第一控制接口，设置采集前端模块所需的参数，包括子带的中心频率fc_i、带宽B等；

步骤803：采集前端模块对参数进行配置(例如采集前端模块配置子带的中心频率fci和输出信号的带宽B)；

步骤804：采集前端模块判断主控制模块发送的逻辑同步信号是否到达，当逻辑同步信号未到达时等待，当逻辑同步信号达到时依次进入步骤806-步骤808；

步骤805：主控制模块设置逻辑同步信号并同时发送给采集前端模块和数据处理模块；

步骤806：当逻辑同步信号达到时，采集前端模块对天线高频射频输入信号进行模拟下变频处理；

步骤807：采集前端模块对模拟下变频处理后的信号进行带宽选择，即进行滤波处理；

步骤808：采集前端模块在进行滤波处理后输出中频宽带信号；

步骤809：数据处理模块通过高采样率AD采集输入的中频宽带信号；

步骤810：数据处理模块判断主控制模块发送的逻辑同步信号是否到达，当逻辑同步信号未到达时等待，当逻辑同步信号达到时依次进入步骤811-步骤814；

步骤811：当主控制模块的逻辑同步信号到达后，数据处理模块对采集的中频宽带信号进行数字下变频处理；

步骤812：数据处理模块对数字下变频处理后的信号进行信道化处理；

步骤813：数据处理模块拼接所接收到的经信道化处理后的信号；

步骤814：数据处理模块判断是否扫描完成整个频率范围，如是，则执行步骤816，否则执行步骤815；

步骤815：当未扫描完整个频率范围时，主控制模块设置采集前端模块待采集的中心频率为fc_i+1的下一子带信号，然后返回步骤803，重复上述步骤803-步骤814，即执行下一次的子带扫描采集过程；

步骤816：当扫描完整个频率范围时，最后数据处理模块执行整个频率范围内信号的拼接重构，对重构信号输出。

该方法解决了大频率范围数据的扫描采集问题，该方法易于实现且成本可控，能够实现大频率范围宽带信号的扫描采集。

本领域技术人员还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative logical block)，单元，和步骤可以通过电子硬件、电脑软件，或两者的结合进行实现。为清楚展示硬件和软件的可替换性(interchangeability)，上述的各种说明性部件(illustrative components)，单元和步骤已经通用地描述了它们的功能。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种子带拼接的宽带数据采集装置，其特征在于，所述装置包括：采集前端模块、数据处理模块和主控制模块；

所述采集前端模块包括：下变频单元、带宽选择单元、控制单元和第一控制接口；所述下变频单元，用于在每次子带扫描采集过程中对待采样的射频高频信号的一子带信号进行模拟下变频处理，以将该射频高频信号搬移到中频宽带信号；所述带宽选择单元，用于根据设置的中频宽带信号的带宽，输出所述中频宽带信号；所述控制单元，用于为所述下变频单元分别设置在每次子带扫描采集过程中所述采集前端模块所要处理的子带信号的中心频率，以及为所述带宽选择单元设置输出的中频宽带信号的带宽；所述第一控制接口，用于与所述主控制模块进行命令交互；

所述数据处理模块包括：高采样率AD、高速多核心数字信号处理器、第一高速通信接口与第二控制接口；所述高采样率AD，用于在每次子带扫描采集中将所述采集前端模块输出的一子带信号对应的中频宽带信号进行采样；所述高速多核心数字信号处理器，用于对AD采样的中频宽带信号进行数字下变频处理、信道化处理和子带信号拼接处理以获得该子带信号，并在逐子带扫描采集结束后将多次子带扫描采集过程获得的待采样的射频高频信号的全频率范围内的所有子带信号进行拼接重构；所述第一高速通信接口用于将拼接重构后获得的全频率范围的信号传递给所述主控制模块，所述第二控制接口用于对数字信号处理的逻辑控制，以及设置用于所述高采样率AD的采样速率；

所述主控制模块包括：逻辑控制CPU、第二高速通信接口、第三控制接口和存储单元；所述逻辑控制CPU，用于设置所述采集前端模块以及控制所述数据处理模块；所述存储单元，用于存储所述拼接重构后获得的全频率范围的信号；所述第三控制接口分别与所述第一控制接口、所述第二控制接口连接，所述第二高速通信接口与所述第一高速通信接口连接；所述逻辑控制CPU包括：子带参数设置子单元，用于设置所述采集前端模块扫描的各子带的中心频率和带宽；采样速率设置子单元，用于设置所述数据处理模块的高采样率AD的采样速率；同步信号设置子单元，用于设置逻辑同步信号以控制所述采集前端模块和所述数据处理模块数据同步。

2.根据权利要求1所述的子带拼接的宽带数据采集装置，其特征在于，所述子带参数设置子单元，具体用于：

将待采样频率范围从f₁到f₂分割为N个子带，其中N＝(f₂-f₁)/B；

获得每个子带的中心频率fc_i＝B/2+f₁+(i-1)*B，i＝1，2，3…N，其中fc_i为所述采集前端模块需设置的中心频率，B为所述采集前端模块的输出中频信号的带宽；

逐个子带地设置采集前端模块所需的中心频率fc_i和带宽B。

3.根据权利要求2所述的子带拼接的宽带数据采集装置，其特征在于，所述子带参数设置子单元，具体用于当所述采集前端模块和所述数据处理模块对前一子带采集处理完毕后，为所述采集前端模块设置下一子带的中心频率和宽带。

4.根据权利要求1所述的子带拼接的宽带数据采集装置，其特征在于，所述采集前端模块的所述第一控制接口，具体用于接收所述逻辑控制CPU通过所述第三控制接口发送的本次子带扫描采集过程对应的子带的中心频率和输出的中频宽带信号的带宽，并转发给所述控制单元。

5.根据权利要求3所述的子带拼接的宽带数据采集装置，其特征在于，所述采集前端模块的所述第一控制接口，还用于接收所述逻辑控制CPU通过所述第三控制接口发送的逻辑同步信号，并将所述逻辑同步信号发送给所述采集前端模块的所述控制单元；

所述控制单元，还用于在接收到所述逻辑同步信号后，控制所述下变频单元对高频射频信号的子带信号执行下变频处理，并且控制所述带宽选择单元对下变频处理后的信号进行滤波以输出中频宽带信号。

6.根据权利要求1所述的子带拼接的宽带数据采集装置，其特征在于，所述数据处理模块的所述第二控制接口，具体用于接收所述逻辑控制CPU通过所述第三控制接口发送的采样速率，并将所述采样速率转发给所述高采样率AD。

7.根据权利要求6所述的子带拼接的宽带数据采集装置，其特征在于，所述数据处理模块的所述第二控制接口，还用于接收所述逻辑控制CPU通过所述第三控制接口发送的逻辑同步信号，并将所述逻辑同步信号发送给所述数字信号处理器；

所述数字信号处理器，还用于在接收到所述逻辑同步信号后，对子带信号对应的中频宽带信号进行数字下变频处理、信道化处理和同一子带信号的拼接处理。

8.根据权利要求1所述的子带拼接的宽带数据采集装置，其特征在于，所述数字信号处理器包括：

第一判断子单元，用于判断是否接收到由主控制模块发送的逻辑同步信号，并在所述逻辑同步信号到达时触发数字下变频子单元、信道化处理子单元和子带数据拼接子单元进入工作状态；

数字下变频子单元，用于对采集的子带信号对应的中频宽带信号进行数字下变频处理；

信道化处理子单元，用于对数字下变频处理后的信号进行信道化处理；

子带数据拼接子单元，用于拼接所接收到的经信道化处理后的信号，获得当前的子带信号；

第二判断子单元，用于判断是否扫描完成待采样的射频高频信号的整个频率范围，当未扫描完成时通知所述主控制模块，以使所述主控制模块设置下一待采样子带的中心频率；

全频率拼接重构子单元，用于当扫描完整个频率范围时，执行全频率范围内信号的拼接重构，并输出拼接重构后得到的信号。