CN104934362B - 深槽的制作方法 - Google Patents
深槽的制作方法 Download PDFInfo
- Publication number
- CN104934362B CN104934362B CN201510187465.7A CN201510187465A CN104934362B CN 104934362 B CN104934362 B CN 104934362B CN 201510187465 A CN201510187465 A CN 201510187465A CN 104934362 B CN104934362 B CN 104934362B
- Authority
- CN
- China
- Prior art keywords
- deep trouth
- barrier layer
- layer
- production method
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims abstract description 84
- 238000001259 photo etching Methods 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 19
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 13
- 238000005530 etching Methods 0.000 description 17
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012856 packing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
本发明揭示了一种深槽的制作方法。包括：提供前端结构，所述前端结构形成有初始深槽；在所述前端结构上顺次形成AMR层、第一阻挡层和第二阻挡层；在所述初始深槽中填充光刻填充材料层，并覆盖前端结构；形成图案化的第一光阻层，之后对光刻填充材料层进行开口，暴露出位于初始深槽底部的部分第二阻挡层；去除暴露出的位于初始深槽底部的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；去除光刻填充材料层及第一光阻层，形成图案化的第二光阻层，暴露出部分第二阻挡层；去除暴露出的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；去除第二光阻层，获得所需深槽。本方法获得的深槽侧壁及底壁平整，提高了器件的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种深槽的制作方法。
背景技术
近年来，随着微机电系统(Micro-Electrico-Mechanical-System，MEMS)技术的发展，各种微机电装置，包括：微传感器、微致动器等实现了微小型化，微小型化有利于提高器件集成度，因此MEMS成为了主要的发展方向之一。
现如今，利用各向异性磁组(anisotropic magnet resistive，AMR)制造的微机电系统具有灵敏度高、热稳定性好、材料成本低、制备工艺简单等特点，已经得到了广泛的应用。下面请参考如图1-5所示的现有技术中的MEMS器件过程中的结构示意图。
如图1所示，首先，提供前端结构1，所述前端结构1上形成有初始深槽2。然后，如图2所示，在所述前端结构1上依次层叠AMR材料层3，氮化钽层4以及掩膜层5，其中AMR材料层3，氮化钽层4以及掩膜层5在前端结构1上表面部分的厚度比位于初始深槽2中的厚度大。然后如图3所示，填充光刻填充材料6，并形成图案化的光阻7。之后，如图4所示，以图案化的光阻7为掩膜，刻蚀光刻填充材料6，形成开口8，暴露出掩膜层5。最后，如图5所示，刻蚀暴露出的掩膜层5以及其下的氮化钽层4，形成最终的深槽。
在刻蚀过程中，为了获得较好的刻蚀面，是加大刻蚀光刻填充材料6的力度，例如控制刻蚀时间在260s以上，以减少刻蚀聚合物的产生。但是却引发了新的问题，由于对光刻填充材料6的刻蚀时间较长，对掩膜层5及氮化钽层4产生了侵蚀。如图5所示，最终获得的掩膜层5、氮化钽层4的侧壁产生弓状内凹(bowing)91，并且由于掩膜层5、氮化钽层4在初始深槽内外的厚度不同，使得深槽底部的AMR材料层3也被刻蚀，产生凹陷92。这都将严重影响器件的可靠性。
发明内容
本发明的目的在于，提供一种深槽的制作方法，获得具有高质量侧壁和底壁的深槽。
为解决上述技术问题，本发明提供一种深槽的制作方法，包括：
提供前端结构，所述前端结构形成有初始深槽；
在所述前端结构上顺次形成AMR层、第一阻挡层和第二阻挡层；
在所述初始深槽中填充光刻填充材料层，并覆盖前端结构；
形成第一光阻层，进行第一次光刻，之后对光刻填充材料层进行开口，暴露出位于初始深槽底部的部分第二阻挡层；
去除暴露出的位于初始深槽底部的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；
去除光刻填充材料层及第一光阻层，形成第二光阻层，进行第二次光刻，获得图案化的第二光阻层，暴露出部分第二阻挡层；
去除暴露出的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；
去除第二光阻层。
可选的，对于所述的深槽的制作方法，所述初始深槽的深度为2-4μm。
可选的，对于所述的深槽的制作方法，所述光刻填充材料层位于前端结构之上的厚度为2-4μm。
可选的，对于所述的深槽的制作方法，所述所述AMR层的材料为铁镍合金，所述第一阻挡层的材料为氮化钛，所述第二阻挡层的材料为氮化硅。
可选的，对于所述的深槽的制作方法，所述AMR层、第一阻挡层和第二阻挡层位于初始深槽外的厚度大于位于初始深槽内的厚度
可选的，对于所述的深槽的制作方法，所述AMR层位于初始深槽外的厚度为所述第一阻挡层位于初始深槽外的厚度为所述第二阻挡层位于初始深槽外的厚度为
可选的，对于所述的深槽的制作方法，采用干法刻蚀形成所述开口，刻蚀时间为180-210s。
可选的，对于所述的深槽的制作方法，所述开口偏离所述初始深槽的中心线。
可选的，对于所述的深槽的制作方法，第二次光刻后暴露出的第二阻挡层包括靠近所述开口的初始深槽侧壁上的第二阻挡层以及所述开口与所述初始深槽侧壁之间的第二阻挡层。
可选的，对于所述的深槽的制作方法，第二次光刻后暴露出的第二阻挡层还包括第二阻挡层在前端结构上紧邻所述初始深槽侧壁的一部分。
可选的，对于所述的深槽的制作方法，去除第一光阻层和第二光阻层包括：进行灰化处理和清洗。
与现有技术相比，本发明提供的深槽的制作方法中，对初始深槽中的阻挡层进行了两次刻蚀，从而避免了由于阻挡层厚度不一致导致底部过刻蚀现象；此外，通过缩短光刻填充材料的刻蚀时间，也避免了对阻挡层的过刻蚀，从而最终获得的深槽侧壁及底壁平整，提高了器件的可靠性。
附图说明
图1-4为现有技术中的MEMS器件过程中的结构示意图；
图5为现有技术中MEMS器件的氮化钽层刻蚀后的显示图像；
图6为本发明实施例中深槽的制作方法的流程图；
图7-图15为本发明实施例中深槽的制作方法的过程中的器件结构的示意图。
具体实施方式
下面将结合示意图对本发明的深槽的制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种深槽的制作方法，采用两次刻蚀，获得了较佳质量的深槽。该方法包括：
步骤S101，提供前端结构，所述前端结构形成有初始深槽；
步骤S102，在所述前端结构上顺次形成AMR层、第一阻挡层和第二阻挡层；
步骤S103，在所述初始深槽中填充光刻填充材料层，并覆盖前端结构；
步骤S104，形成第一光阻层，进行第一次光刻，之后对光刻填充材料层进行开口，暴露出位于初始深槽底部的部分第二阻挡层；
步骤S105，去除暴露出的位于初始深槽底部的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；
步骤S106，去除光刻填充材料层及第一光阻层，形成第二光阻层，进行第二次光刻，获得图案化的第二光阻层，暴露出部分第二阻挡层；
步骤S107，去除暴露出的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；
步骤S108，去除第二光阻层，获得所需深槽。
以下列举所述深槽的制作方法的较优实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参考图6，并结合图7-图12，其中图6为本发明实施例中深槽的制作方法的流程图；图7～图12为本发明实施例中深槽的制作方法的过程中的器件结构的示意图。
如图6所示，在本实施例中，所述深槽的制作方法包括：
首先，请参考图7，执行步骤S101，提供前端结构，所述前端结构形成有初始深槽；所述前端结构10至少包括衬底，且其初始深槽11的深度为2-4μm。所述初始深槽的加工过程为本领域所熟悉，在此省略。
接着，请参考图8，执行步骤S102，在所述前端结构10上顺次形成AMR层12、第一阻挡层13和第二阻挡层14；优选的，所述所述AMR层12的材料为铁镍合金(NiFe)，所述第一阻挡层13的材料为氮化钛(TiN)，所述第二阻挡层14的材料为氮化硅(SiN)。皆可以采用沉积工艺形成，所述AMR层12可以是PVD工艺形成，所述第一阻挡层13和第二阻挡层14则可以是CVD工艺形成。如图8中所示，所述AMR层12、第一阻挡层13和第二阻挡层14位于初始深槽11外的厚度大于位于初始深槽11内的厚度。例如，所述AMR层12位于初始深槽11外的厚度为所述第一阻挡层13位于初始深槽11外的厚度为所述第二阻挡层14位于初始深槽11外的厚度为
然后，请参考图9，执行步骤S103，在所述初始深槽11中填充光刻填充材料层15，并覆盖前端结构10；所述光刻填充材料层15位于前端结构10之上的厚度为2-4μm。
然后，请参考图10，执行步骤S104，形成第一光阻层16，进行第一次光刻，之后对光刻填充材料层15进行开口17，暴露出位于初始深槽底部的部分第二阻挡层14；在本步骤中，所述开口17是偏离所述初始深槽11的竖直方向的中心线，例如本实施例中开口17靠近初始深槽右侧。较佳的，所述开口17的右侧完全贴靠在第二阻挡层14上。图10中则示出了是开口17与第二阻挡层14之间还存在一薄层光刻填充材料层15的情况。在本实施例中，采用干法刻蚀形成所述开口17，刻蚀时间为180-210s。通过对刻蚀时间的控制，预防了对第一阻挡层和第二阻挡层的过刻蚀，有利于最终形成平整的侧壁。
之后，请参考图11，执行步骤S105，去除暴露出的位于初始深槽底部的部分第二阻挡层14以及其下方的第一阻挡层13，暴露出AMR层12；这一刻蚀可以采用现有技术中的刻蚀方法进行。由于本步骤中所需要刻蚀的第二阻挡层14及第一阻挡层13厚度均匀，因此不会出现对AMR层12产生侵蚀的情况。
之后，执行步骤S106，去除光刻填充材料层及第一光阻层，形成第二光阻层，进行第二次光刻，获得图案化的第二光阻层，暴露出部分第二阻挡层；请参考图12，例如可以通过灰化过程(ashing)将光刻填充材料层及第一光阻层去除，之后进行湿法清洗。然后如图13所示，形成图案化的第二光阻层18，本次图案化在第二光阻层18上的开口对应于位于初始深槽右侧的第二阻挡层起，至位于初始深槽外位于前端结构上的第二阻挡层止。图案化(开口)的规格则依据实际需要进行。
之后，请参考图14，执行步骤S107，去除暴露出的部分第二阻挡层14以及其下方的第一阻挡层13，暴露出AMR层12；在本步骤中，刻蚀过程可以采用现有技术完成。由于在步骤S104中开口17基本上靠近初始深槽侧壁上的第二阻挡层，因此在本步骤中去除的第二阻挡层和第一阻挡层主要包括侧壁上的及深槽外前端结构上的部分，因此这一刻蚀过程同样不会对深槽底部上的AMR层12产生影响，故AMR层12依然能够保持平整。
最后，请参考图15，执行步骤S108，去除第二光阻层，获得所需深槽19。同样的，第二光阻层的去除可以采用灰化处理和湿法清洗。
如图15所示，可见第二阻挡层14、第一阻挡层13由于未受到光刻填充材料层刻蚀的影响，故断面平整，而且AMR材料层12同样有着平整的表面，则所获得的器件可靠性得以提高。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种深槽的制作方法，包括：
提供前端结构，所述前端结构形成有初始深槽；
在所述前端结构上顺次形成AMR层、第一阻挡层和第二阻挡层；
在所述初始深槽中填充光刻填充材料层，并覆盖前端结构；
形成第一光阻层，进行第一次光刻，之后对光刻填充材料层进行开口，暴露出位于初始深槽底部的部分第二阻挡层；
去除暴露出的位于初始深槽底部的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；
去除光刻填充材料层及第一光阻层，形成第二光阻层，进行第二次光刻，获得图案化的第二光阻层，暴露出部分第二阻挡层，第二次光刻后暴露出的第二阻挡层包括靠近所述开口的初始深槽侧壁上的第二阻挡层以及所述开口与所述初始深槽侧壁之间的第二阻挡层；
去除暴露出的部分第二阻挡层以及其下方的第一阻挡层，暴露出AMR层；
去除第二光阻层，获得所需深槽。
2.如权利要求1所述的深槽的制作方法，其特征在于，所述初始深槽的深度为2-4μm。
3.如权利要求1所述的深槽的制作方法，其特征在于，所述光刻填充材料层位于前端结构之上的厚度为2-4μm。
4.如权利要求1所述的深槽的制作方法，其特征在于，所述AMR层的材料为铁镍合金，所述第一阻挡层的材料为氮化钛，所述第二阻挡层的材料为氮化硅。
5.如权利要求3所述的深槽的制作方法，其特征在于，所述AMR层、第一阻挡层和第二阻挡层位于初始深槽外的厚度大于位于初始深槽内的厚度。
6.如权利要求3所述的深槽的制作方法，其特征在于，所述AMR层位于初始深槽外的厚度为所述第一阻挡层位于初始深槽外的厚度为所述第二阻挡层位于初始深槽外的厚度为
7.如权利要求1所述的深槽的制作方法，其特征在于，采用干法刻蚀形成所述开口，刻蚀时间为180-210s。
8.如权利要求1所述的深槽的制作方法，其特征在于，所述开口偏离所述初始深槽的中心线。
9.如权利要求1所述的深槽的制作方法，其特征在于，第二次光刻后暴露出的第二阻挡层还包括第二阻挡层在前端结构上紧邻所述初始深槽侧壁的一部分。
10.如权利要求9所述的深槽的制作方法，其特征在于，去除第一光阻层和第二光阻层包括：进行灰化处理和清洗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510187465.7A CN104934362B (zh) | 2015-04-17 | 2015-04-17 | 深槽的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510187465.7A CN104934362B (zh) | 2015-04-17 | 2015-04-17 | 深槽的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104934362A CN104934362A (zh) | 2015-09-23 |
| CN104934362B true CN104934362B (zh) | 2018-05-04 |
Family
ID=54121469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510187465.7A Active CN104934362B (zh) | 2015-04-17 | 2015-04-17 | 深槽的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104934362B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105931959B (zh) * | 2016-06-02 | 2018-12-18 | 武汉新芯集成电路制造有限公司 | 一种绝缘介质层刻蚀方法及金属层导通连接方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004354182A (ja) * | 2003-05-28 | 2004-12-16 | Res Inst Electric Magnetic Alloys | 薄膜磁気センサ及びその製造方法 |
| CN103400934A (zh) * | 2013-07-24 | 2013-11-20 | 上海宏力半导体制造有限公司 | 3d磁传感器的形成方法 |
| CN103885004A (zh) * | 2012-12-21 | 2014-06-25 | 磁感科技香港有限公司 | 一种磁传感装置及其磁感应方法、制备工艺 |
| CN104347798A (zh) * | 2013-08-06 | 2015-02-11 | 上海矽睿科技有限公司 | 一种磁传感器及其制备方法 |
| CN104483637A (zh) * | 2014-12-15 | 2015-04-01 | 上海矽睿科技有限公司 | 提高第三轴感应能力的磁传感器及其制备工艺 |
-
2015
- 2015-04-17 CN CN201510187465.7A patent/CN104934362B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004354182A (ja) * | 2003-05-28 | 2004-12-16 | Res Inst Electric Magnetic Alloys | 薄膜磁気センサ及びその製造方法 |
| CN103885004A (zh) * | 2012-12-21 | 2014-06-25 | 磁感科技香港有限公司 | 一种磁传感装置及其磁感应方法、制备工艺 |
| CN103400934A (zh) * | 2013-07-24 | 2013-11-20 | 上海宏力半导体制造有限公司 | 3d磁传感器的形成方法 |
| CN104347798A (zh) * | 2013-08-06 | 2015-02-11 | 上海矽睿科技有限公司 | 一种磁传感器及其制备方法 |
| CN104483637A (zh) * | 2014-12-15 | 2015-04-01 | 上海矽睿科技有限公司 | 提高第三轴感应能力的磁传感器及其制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104934362A (zh) | 2015-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101690871B (zh) | 制造具有锥形孔的膜的方法 | |
| TWI380456B (en) | Micro-electro-mechanical device and method for making same | |
| US8940586B2 (en) | Mechanism for MEMS bump side wall angle improvement | |
| US9296608B2 (en) | Method of forming MEMS device | |
| JP2013183014A (ja) | パターン形成方法 | |
| TWI490637B (zh) | 金屬遮罩製造方法以及金屬遮罩 | |
| CN104934362B (zh) | 深槽的制作方法 | |
| CN112639619A (zh) | 制造方解石纳米流体通道 | |
| CN108447777A (zh) | 自对准双重图型化用的可变空间心轴切割 | |
| CN105334699B (zh) | 通过重复曝光改进光刻胶形貌的方法 | |
| CN104909334B (zh) | Mems器件的制作方法 | |
| CN104698742A (zh) | 纳米pss结构制造方法 | |
| CN105036063A (zh) | 一种压电驻极体基体的mems工艺制备方法 | |
| CN105092104B (zh) | 一种压力传感器及其制备方法、电子装置 | |
| JP6136721B2 (ja) | パターン形成方法及びインプリントモールドの製造方法 | |
| CN104973565A (zh) | Mems器件的制作方法 | |
| CN107785307B (zh) | 具有台阶型的氮化钛图形的制造方法 | |
| CN104319098B (zh) | 叉指电容的制备方法及形成相邻的蒸镀图案的方法 | |
| CN105129726B (zh) | Mems器件的制作方法 | |
| US20140252507A1 (en) | Self-sealing membrane for mems devices | |
| CN104555894B (zh) | 深沟槽中感应材料的成膜方法 | |
| CN114143688B (zh) | 微机电系统磁传感器的制造方法、磁传感器和电子设备 | |
| JP5915027B2 (ja) | パターン成形用構造体および微細パターン形成方法 | |
| JP2012030475A (ja) | インプリントモールドの製造方法 | |
| EP3841433B1 (fr) | Procede de fabrication d'un composant horloger et composant obtenu selon ce procede |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |