CN104934279A - 一种等离子体处理腔室及其基台的制造方法 - Google Patents

一种等离子体处理腔室及其基台的制造方法 Download PDF

Info

Publication number
CN104934279A
CN104934279A CN201410097630.5A CN201410097630A CN104934279A CN 104934279 A CN104934279 A CN 104934279A CN 201410097630 A CN201410097630 A CN 201410097630A CN 104934279 A CN104934279 A CN 104934279A
Authority
CN
China
Prior art keywords
manufacture method
insulating barrier
base station
matrix
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410097630.5A
Other languages
English (en)
Other versions
CN104934279B (zh
Inventor
左涛涛
吴狄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201410097630.5A priority Critical patent/CN104934279B/zh
Priority to TW103145979A priority patent/TWI600050B/zh
Publication of CN104934279A publication Critical patent/CN104934279A/zh
Application granted granted Critical
Publication of CN104934279B publication Critical patent/CN104934279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Coating By Spraying Or Casting (AREA)

Abstract

本发明提供了一种等离子体处理腔室及其基台的制造方法,其中,所述等离子体处理腔室包括一腔体,基台设置于所述腔体下方用于承载基片,反应气体从该腔体上方进入腔室并在射频能量的作用下激发成等离子体从而对所述基台之上的基片进行制程,其中,所述制造方法包括如下步骤:提供一基体,并且在所述基体上设置冷却液通道;采用热压将第一绝缘层粘附在所述基体上方,其中,在所述第一绝缘层中设置有加热装置;采用热喷涂在所述基体外围做抗腐蚀涂层。本发明能有效防止电弧污染和金属污染,并且不会因为制造过程中压力和温度不同而造成材料层的融化。

Description

一种等离子体处理腔室及其基台的制造方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种等离子体处理腔室及其基台的制造方法。
背景技术
等离子处理装置利用真空反应室的工作原理进行半导体基片和等离子平板的基片的加工。真空反应室的工作原理是在真空反应室中通入含有适当刻蚀剂源气体的反应气体,然后再对该真空反应室进行射频能量输入,以激活反应气体,来激发和维持等离子体,以便分别刻蚀基片表面上的材料层或在基片表面上淀积材料层,进而对半导体基片和等离子平板进行加工。
等离子体处理装置的基台设置于腔室下方,其上设置有静电夹盘用于夹持基片。基台包括一基体,基体之上设置有多层材料,每层材料可以承受的高温不同,而在加工过程中又需要在一定温度条件下执行,因此使得基台的制造方法存在很多风险。
发明内容
针对背景技术中的上述问题,本发明提出了一种等离子体处理腔室及其基台的制造方法。
本发明第一方面提供了一种等离子体处理腔室的基台的制造方法,其中,所述等离子体处理腔室包括一腔体,基台设置于所述腔体下方用于承载基片,反应气体从该腔体上方进入腔室并在射频能量的作用下激发成等离子体从而对所述基台之上的基片进行制程,其中,所述制造方法包括如下步骤:
提供一基体;
采用热压将第一绝缘层粘附在所述基体上方,其中,在所述第一绝缘层中设置有加热装置;
采用热喷涂在所述基体外围做抗腐蚀涂层。
进一步地,所述基体的材料为铝合金。
进一步地,所述第一绝缘层的材料为高分子塑料聚合物。
进一步地,所述高分子塑料聚合物包括聚酰亚胺材料、聚醚醚酮树脂、聚醚酰亚胺。
进一步地,所述热压是在260℃至400℃的温度下进行的。
进一步地,所述抗腐蚀涂层的材料包括Al2O3,Y2O3,AlN以及上述材料的混合。
进一步地,所述热喷涂是在200℃以下的温度进行的。
进一步地,在采用热喷涂在所述基体外围做抗腐蚀涂层之后,所述制造方法还包括在所述第一绝缘层之上设置一层粘结层的步骤。
进一步地,在所述第一绝缘层之上设置一层粘结层之后,所述制造方法还包括在所述粘结层之上设置第二绝缘层并在该第二绝缘层中设置直流电极的步骤。
本发明第二方面提供了一种等离子体处理腔室的制造方法,其中,所述制造方法本发明第一方面所述的基台的制造方法。
本发明提供的一种等离子体处理腔室及其基台的制造方法虽然需要在在不同温度和压力下完成多层材料的依次设置,但是不会相互影响,也不会因为后续制造步骤温度过高而导致已经做好的材料层有融化的风险。本发明还可以有效地防止电弧放电和金属污染。
附图说明
图1是等离子体处理腔室的结构示意图;
图2是等离子体处理腔室的基台的结构示意图;
图3是根据本发明一个具体实施例的等离子体处理腔室的基台制造方法的步骤流程图。
具体实施方式
以下结合附图,对本发明的具体实施方式进行说明。
要指出的是,“半导体工艺件”、“晶圆”和“基片”这些词在随后的说明中将被经常互换使用,在本发明中,它们都指在处理反应室内被加工的工艺件,工艺件不限于晶圆、衬底、基片、大面积平板基板等。为了方便说明,本文在实施方式说明和图示中将主要以“基片”为例来作示例性说明。
图1示出了等离子体处理腔室的结构示意图。等离子体处理腔室100具有一个处理腔体(未示出),处理腔体基本上为柱形,且处理腔体侧壁102基本上垂直,处理腔体内具有相互平行设置的上电极和下电极。通常,在上电极与下电极之间的区域为处理区域P,该区域P将形成高频能量以点燃和维持等离子体。在基台106上方放置待要加工的基片W,该基片W可以是待要刻蚀或加工的半导体基片或者待要加工成平板显示器的玻璃平板。其中,所述基台106上设置有静电夹盘用于夹持基片W。反应气体从气体源103中被输入至处理腔体内的气体喷淋头109,一个或多个射频电源104可以被单独地施加在下电极上或同时被分别地施加在上电极与下电极上,用以将射频功率输送到下电极上或上电极与下电极上,从而在处理腔体内部产生大的电场。大多数电场线被包含在上电极和下电极之间的处理区域P内,此电场对少量存在于处理腔体内部的电子进行加速,使之与输入的反应气体的气体分子碰撞。这些碰撞导致反应气体的离子化和等离子体的激发,从而在处理腔体内产生等离子体。反应气体的中性气体分子在经受这些强电场时失去了电子,留下带正电的离子。带正电的离子向着下电极方向加速,与被处理的基片中的中性物质结合,激发基片加工,即刻蚀、淀积等。在等离子体处理腔室100的合适的某个位置处设置有排气区域,排气区域与外置的排气装置(例如真空泵105)相连接,用以在处理过程中将用过的反应气体及副产品气体抽出腔室。其中,等离子体约束环107用于将等离子体约束于处理区域P内。腔室侧壁102上连接有接地端,其中设置有一电阻108。
图2是等离子体处理腔室的基台的结构示意图。等离子体处理腔室的基台106一般会在承载基片的位置之下设置一个加热层,通常加热层是由一个绝缘层内嵌加热器设置而成的,即如图所示的第一绝缘层1064中内嵌加热装置1063。其中,业内会利用聚酰亚胺材料(polyimide)来制造第一绝缘层1064,以得到可控温的基台106。然而,按照现有技术的基台制造方法,这种利用聚酰亚胺材料(polyimide)来制造的第一绝缘层1064本身上下面不附带粘接剂,而是直接通过高温在一定压力下“融化”之后靠近基台基体1062,利用其本身材料的粘合性附着在基体1062上实现第一绝缘层1064与基体1062的连接。其中,粘接温度一般在400摄氏度左右。
然而,对于使用一般的聚酰亚胺材料,这种利用聚酰亚胺材料(polyimide)来制造第一绝缘层1064下面也可附带粘接剂(PTFE或FPE),通过高温在一定压力下使第一绝缘层1064层粘合在基体1062上,粘接温度一般在260摄氏度左右。
目前业内广泛应用的基台106都采用的都是铝合金基体1062。为了避免可能的电弧放电(arcing)和金属污染(metal contamination)的问题,通常都会采用阳极氧化工艺,即通过电镀的形式在铝合金基体1062的外表面形成一层抗腐蚀涂层1068。
现有技术的基台制造方法通常在抗腐蚀涂层1068形成于基体1062之后,才在基体1062之上设置聚酰亚胺材料的第一绝缘层1064。由于抗腐蚀涂层1068是阳极氧化层,其能承受的最大使用温度为150摄氏度左右,然而,在粘结聚酰亚胺材料的第一绝缘层1064时工艺温度为260摄氏度或至400摄氏度。高温会破坏阳极氧化层,使阳极氧化层发生破裂,甚至阳极氧化层出现局部掉落,进而会引起可能的电弧放电和金属污染问题。
本发明提供了一种等离子体处理腔室的基台的制造方法。如图1和图2所示,所述等离子体处理腔室100包括一腔体,基台106设置于腔体下方用于承载基片W,反应气体从该腔体上方进入腔室并在射频能量的作用下激发成等离子体从而对基台106之上的基片W进行制程。图3是根据本发明一个具体实施例的等离子体处理腔室的基台制造方法的步骤流程图。
需要说明的是,第一绝缘层1064的材料为高分子塑料聚合物,其具有一定的温度耐受力。其中,所述高分子塑料聚合物包括聚酰亚胺材料、聚醚醚酮树脂(PEEK)、聚醚酰亚胺(ultem)。下文将以聚酰亚胺材料为例进行说明,但其只是举例,而不能视为对本发明的限制。
本发明首先执行步骤S1,提供一基台106的基体1062,并且在所述基体1062上设置若干冷却液通道1061。冷却液通道1061作为基台106的温度调节系统的一部分,其中用于容纳冷却液,用于对基台106以及基片W的温度进行控制。进一步地,冷却液通道1061通过液体通道与冷却液循环装置进行连通,从而能够循环供给冷却液,以持续不断地控制基台106以及基片W的温度。由于现有技术已有成熟的软硬件支持,本文为简明起见,不再赘述。
然后执行步骤S2,采用热压的方法将第一绝缘层1064直接粘附在所述基体1062上方。其中,在所述第一绝缘层1064作为基片W以及基台106的温度调节系统一部分,其中设置有加热装置1063。加热装置1063一般是金属制成的,其外接有电源供给能量从而发热,以对基台106以及及基片W加热。由于现有技术已有成熟的软硬件支持,本文为简明起见,不再赘述。
典型地,所述热压是在260℃至400℃的温度下进行的,例如262℃、280℃、300℃、303℃、350℃、385℃、399℃、399.62℃等
最后执行步骤S3,采用热喷涂(Thermal spray coating)在所述基体1062外围做抗腐蚀涂层1068。典型地,所述抗腐蚀涂层1068的材料包括Al2O3,Y2O3,AlN以及上述材料的混合。
典型地,所述热喷涂是在200℃以下的温度进行的,例如199℃、190℃、185℃、150℃、133℃、120℃、99.5℃、80℃、75℃、60℃、49℃、30℃、12℃、5℃等。
进一步地,所述基体1062的材料为铝合金。因此,在基体1062外表面涂覆抗腐蚀涂层1068能够有效地保护铝合金的基体1062,也放置铝合金材料对制程产生不利影响。
进一步地,所述第一绝缘层1064的材料为聚酰亚胺材料。
此外,在采用热喷涂在所述基体1062外围做抗腐蚀涂层1068之后,所述制造方法还包括在所述第一绝缘层1064之上设置一层粘结层1066的步骤。其中,该粘结层1066用于将第一绝缘层1064和其他材料结合起来。
进一步地,在所述第一绝缘层1064之上设置一层粘结层1066之后,所述制造方法还包括在所述粘结层1066之上设置第二绝缘层1067并在该第二绝缘层1067中设置直流电极1065的步骤。直流电极1065还外接有一直流电源,用于产生静电吸附力夹持基片W于基台106的表面。
本发明第二方面提供了一种等离子体处理腔室100的制造方法,其中,包括本发明第一方面提供的基台106的制造方法。
本发明揭示的是一种的聚酰亚胺材料制成的第一绝缘层1064的成型方法,可避免以往由于高温粘结时基体1062阳极氧化层失效带来的可能的电弧放电和金属污染的问题。
本发明在高温粘结第一绝缘层1064前不做阳极氧化处理,而是直接通过粘接设备在高温(260摄氏度或400摄氏度)和一定压力情况下,将第一绝缘层1064热压到铝合金的基体1062上,实现第一绝缘层1064同铝合金的基体1062的连接,然后在实现第一绝缘层1064同铝合金的基体1062的连接后的基体106上利用热喷涂涂覆抗腐蚀涂层1068。
热喷涂的工艺过程中温度控制在200摄氏度以下,所以不论是对聚酰亚胺材料制成的第一绝缘层1064(最大工作温度400C)或带粘接层的聚酰亚胺材料制成的第一绝缘层1064(最大工作温度300C),热喷涂工艺都不会损伤聚酰亚胺材料层,从而成功地实现热喷涂工艺后再将基台106与其上层的第二绝缘层1067用硅胶粘接在一起,从而完成基台106的制造。
带抗腐蚀涂层1068的基台106,由于没有裸露的铝基材料直接暴露在等离子体环境中,避免了可能的电弧放电和金属污染的问题。考虑到聚酰亚胺材料制成的第一绝缘层1064有削弱射频偏置能量的作用,并不利于基片制程,本发明在充分考虑金属污染的情况下,采用热喷涂将抗腐蚀涂层1068直接设置在基台106外围上(包括第一绝缘层1064),从而通过这一层抗腐蚀涂层1068将射频偏置能量绕过第一绝缘层1064直接传递给基片W。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。此外,不应将权利要求中的任何附图标记视为限制所涉及的权利要求;“包括”一词不排除其它权利要求或说明书中未列出的装置或步骤;“第一”、“第二”等词语仅用来表示名称,而并不表示任何特定的顺序。

Claims (10)

1.一种等离子体处理腔室的基台的制造方法,其中,所述等离子体处理腔室包括一腔体,基台设置于所述腔体下方用于承载基片,反应气体从该腔体上方进入腔室并在射频能量的作用下激发成等离子体从而对夹持于所述基台之上的基片进行制程,其中,所述制造方法包括如下步骤:
提供一基体;
采用热压将第一绝缘层设置于在所述基体上方,其中,在所述第一绝缘层中设置有加热装置;
采用热喷涂在所述基体外围做抗腐蚀涂层。
2.根据权利要求1所述的制造方法,其特征在于,所述基体的材料为铝合金。
3.根据权利要求2所述的制造方法,其特征在于,所述第一绝缘层的材料为高分子塑料聚合物。
4.根据权利要求3所述的制造方法,其特征在于,所述高分子塑料聚合物包括聚酰亚胺材料、聚醚醚酮树脂、聚醚酰亚胺。
5.根据权利要求4所述的制造方法,其特征在于,所述热压是在260℃至400℃的温度下进行的。
6.根据权利要求5所述的制造方法,其特征在于,所述抗腐蚀涂层的材料包括Al2O3,Y2O3,AlN以及上述材料的混合。
7.根据权利要求6所述的制造方法,其特征在于,所述热喷涂是在200℃以下的温度进行的。
8.根据权利要求1所述的制造方法,其特征在于,在采用热喷涂在所述基体外围做抗腐蚀涂层之后,所述制造方法还包括在所述第一绝缘层之上设置一层粘结层的步骤。
9.根据权利要求8所述的制造方法,其特征在于,在所述第一绝缘层之上设置一层粘结层之后,所述制造方法还包括在所述粘结层之上设置第二绝缘层并在该第二绝缘层中设置直流电极的步骤。
10.一种等离子体处理腔室的制造方法,其特征在于,所述制造方法包括权利要求1至9任一项所述的基台的制造方法。
CN201410097630.5A 2014-03-17 2014-03-17 一种等离子体处理腔室及其基台的制造方法 Active CN104934279B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410097630.5A CN104934279B (zh) 2014-03-17 2014-03-17 一种等离子体处理腔室及其基台的制造方法
TW103145979A TWI600050B (zh) 2014-03-17 2014-12-29 A method of manufacturing a plasma processing chamber and its submount

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410097630.5A CN104934279B (zh) 2014-03-17 2014-03-17 一种等离子体处理腔室及其基台的制造方法

Publications (2)

Publication Number Publication Date
CN104934279A true CN104934279A (zh) 2015-09-23
CN104934279B CN104934279B (zh) 2017-08-01

Family

ID=54121397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410097630.5A Active CN104934279B (zh) 2014-03-17 2014-03-17 一种等离子体处理腔室及其基台的制造方法

Country Status (2)

Country Link
CN (1) CN104934279B (zh)
TW (1) TWI600050B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473824A (zh) * 2019-09-05 2019-11-19 苏州芯慧联半导体科技有限公司 一种半导体用可再生静电卡盘及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383880B (zh) * 2018-12-27 2023-03-31 中微半导体设备(上海)股份有限公司 一种等离子体处理器的安装结构及相应的等离子体处理器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101223000A (zh) * 2005-07-19 2008-07-16 朗姆研究公司 保护在适于在等离子体处理系统中使用的基片支撑件中的粘结层的方法
CN101930890A (zh) * 2009-06-26 2010-12-29 中微半导体设备(上海)有限公司 用于等离子体处理的电极组件、内部组件及其制造和分离方法
EP2466633A1 (en) * 2010-12-16 2012-06-20 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing
CN102668058A (zh) * 2009-10-21 2012-09-12 朗姆研究公司 具有用于半导体处理的平坦加热器区域的加热板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101223000A (zh) * 2005-07-19 2008-07-16 朗姆研究公司 保护在适于在等离子体处理系统中使用的基片支撑件中的粘结层的方法
CN101930890A (zh) * 2009-06-26 2010-12-29 中微半导体设备(上海)有限公司 用于等离子体处理的电极组件、内部组件及其制造和分离方法
CN102668058A (zh) * 2009-10-21 2012-09-12 朗姆研究公司 具有用于半导体处理的平坦加热器区域的加热板
EP2466633A1 (en) * 2010-12-16 2012-06-20 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473824A (zh) * 2019-09-05 2019-11-19 苏州芯慧联半导体科技有限公司 一种半导体用可再生静电卡盘及其制造方法

Also Published As

Publication number Publication date
TW201537611A (zh) 2015-10-01
CN104934279B (zh) 2017-08-01
TWI600050B (zh) 2017-09-21

Similar Documents

Publication Publication Date Title
KR102654324B1 (ko) Esc 어셈블리를 통한 균일한 rf 전력 전달을 위한 전기적으로 전도성인 개스킷을 포함하는 esc 어셈블리
JP5813441B2 (ja) 半導体ウェーハ処理用の高効率静電チャック組立体
EP2402298B1 (en) Method of fabricating a ceramic-metal junction
TWI387996B (zh) A plasma processing method and a plasma processing apparatus
JP6140457B2 (ja) 接着方法、載置台及び基板処理装置
US20110292561A1 (en) Tray for transporting wafers and method for fixing wafers onto the tray
JP5981358B2 (ja) 伝熱シート貼付方法
JP2011512034A (ja) 半導体ウエハ処理用高効率静電チャック
TW201541536A (zh) 一種等離子體處理裝置及其靜電卡盤
CN104934279B (zh) 一种等离子体处理腔室及其基台的制造方法
TWI517294B (zh) A method of forming a resin bump layer on a substrate mounting surface, and a resin protrusion layer transfer member
JPH0878392A (ja) プラズマ処理装置及び半導体ウエハの成膜加工方法
TWI633574B (zh) 半導體處理裝置及處理基板的方法
US20140264954A1 (en) Passivation and warpage correction by nitride film for molded wafers
JP2004071791A (ja) 基板載置部材およびそれを用いた基板処理装置
CN103762161B (zh) 用于处理半导体工件的方法和装置
KR102155512B1 (ko) 반도체 제조용 정전척의 아킹 현상 개선방법
KR101296156B1 (ko) 유전체로 코팅된 정전척
JP4890313B2 (ja) プラズマcvd装置
JP2009272515A (ja) プラズマ処理方法及びプラズマ処理装置並びにプラズマ処理用トレイ
KR101411151B1 (ko) 진공 유리 및 반도체 소자의 진공 봉지 장치 및 제조방법
CN104752119A (zh) 等离子体处理腔室及其静电夹盘的制造方法
JP6067210B2 (ja) プラズマ処理装置
KR101358858B1 (ko) 정전척 장치 및 이를 구비한 기판 처리 장치
CN104752118A (zh) 等离子体处理腔室及其静电夹盘的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.