CN104932991A

CN104932991A - 一种利用最后一级混合缓存替代混合内存的方法

Info

Publication number: CN104932991A
Application number: CN201510332844.0A
Authority: CN
Inventors: 景蔚亮
Original assignee: Shanghai Xinchu Integrated Circuit Co Ltd
Current assignee: Shanghai Xinchu Integrated Circuit Co Ltd
Priority date: 2015-06-15
Filing date: 2015-06-15
Publication date: 2015-09-23
Anticipated expiration: 2035-06-15
Also published as: CN104932991B

Abstract

本发明提供一种利用部分或者全部最后一级混合缓存替代部分或者全部混合内存的方法，所述最后一级混合缓存包括嵌入式动态随机存储器以及3D新型非易失性存储器，利用最后一级混合缓存中部分或者全部的嵌入式动态随机存储器替代混合内存中的部分或者全部的动态随机存储器；利用最后一级混合缓存中部分或全部的3D新型非易失性存储器替代混合内存中部分或者全部的非易失性存储器。本发明提出的方法大大减小了母板面积，加快了数据的读写速度，减小了系统功耗。

Description

一种利用最后一级混合缓存替代混合内存的方法

技术领域

本发明涉及存储结构技术领域，尤其涉及一种利用最后一级混合存储替代混合内存的方法及存储装置。

背景技术

目前计算机的存储结构一般是由片上缓存、片外缓存、内存和片外大容量存储器构成，其中片上缓存是由静态随机存储器(SRAM，Static Random Acsess Memory)实现，片外缓存一般是由嵌入式动态随机存储器(eDRAM，Embebbed Dynamic Random Access Memory)实现，内存是由动态随机存储器(DRAM，Dynamic Random AccessMemory)实现，片外大容量存储器一般是由机械硬盘(HDD,Hard DiskDriver)或者固态硬盘(SSD，Solid State Driver)实现。IBM在传统计算机的存储结构的基础上提出了一种新的存储结构，该存储结构中的内存为混合内存结构(Hybrid Main Memory)，如图1所示，即用动态随机存储器1_1和非易失性存储器1_2做为计算机的内存混合01，非易失性存储器1_2可以为一般的非易失性存储器比如说闪存，也可以为其他的新型非易失性存储器比如相变存储器、铁电存储器等。混合内存有两种结构，分别为串行结构和并行结构，在混合内存01的串行结构中动态随机存储器1_1用作非易失性存储器1_2的缓冲器，其中混合内存的可寻址空间为非易失性存储器1_2，在混合内存01的并行结构中，混合内存01的可寻址空间为动态随机存储器1_1和非易失性存储器1_2，比如动态随机存储器1_1中存储着处理器读写比较频繁的数据，非易失性存储器1_2中存储着处理器读写不频繁的数据，这里所述的非易失性存储器1_2中存储的读写不频繁的数据是相对于动态随机存储器1_1中存储的频繁读写的数据来说的。

目前的计算机结构中，最后一级缓存主要是用嵌入式动态随机存储器(eDRAM)实现，嵌入式动态随机存储器并没有和处理器在一颗芯片上，而是一颗独立的芯片，它和处理器芯片通过多芯片封装(MCP，Multi-Chip Package)的技术封装在一起，但是由于嵌入式动态随机存储器的存储密度不是很大，因此为了增大最后一级缓存的存储密度，在最后一级缓存中加入3D新型非易失性存储器，3D新型非易失性存储器和原来的嵌入式动态随机存储器组合成最后一级混合缓存02，如图2所示，图中2_1为嵌入式动态随机存储器，2_2为3D新型非易失性存储器，3D新型非易失性存储器是用3D工艺制作的非易失性存储器，因此每个芯片的存储密度可以做的很大，比如因特尔公司正在研发的3D相变存储器，每个芯片的存储容量可以达到128Gb或者256Gb，在不远的将来甚至更高，比如达到Tb量级。加入3D新型非易失性存储器的最后一级混合缓存02通过多芯片封装技术和处理器芯片封装在一起，加入最后一级混合缓存02的计算机存储结构如图3所示。图中03为采用多芯片封装技术的芯片，3_1为处理器，3_2为片上缓存，3_3为最后一级混合缓存，3_3_1为嵌入式动态随机存储器，3_3_2为3D新型非易失性存储器，3_4为混合内存，3_4_1为动态随机存储器，3_4_2为非易失性存储器。

因此就目前的存储结构来说，最后一级缓存主要是缓解由于处理器对内存的读写速度和处理器对缓存的读写速度之间存在差异所导致的延时和功耗问题，从而提高计算机系统的性能，但是进一步提高数据的读写速度，仍是目前亟待解决的问题。

发明内容

鉴于上述问题，本申请记载了一种利用部分或者全部的最后一级混合缓存替代部分或者全部的混合内存的方法，其特征在于，最后一级混合缓存中嵌入式动态随机存储器存储密度为M，所述嵌入式动态随机存储器包括第一存储区间，所述第一存储区间的存储密度为m；以及

混合内存中动态随机存储器的存储密度为L，所述动态随机存储器包括一第二存储区间，所述第二存储区间的存储密度为l；

将所述第二存储区间内的全部数据放入所述第一存储区间，去除所述第二存储区间；

其中，M≥0，M≥m≥0，L≥0，L≥l≥0。

较佳的，m＝l。

较佳的，所述最后一级混合缓存中3D新型非易失性存储器存储密度为N，所述3D新型非易失性存储器包括第三存储区间，所述第三存储区间的存储密度为n；

所述混合内存中非易失性存储器存储密度为P，所述非易失性存储器包括一第四存储区间，所述第四存储区间的存储密度为p；

将所述第四存储区间的全部数据放入所述第三存储区间，去除所述第四存储区间；

其中，N≥0，N≥n≥0，p≥0，P≥p≥0。

较佳的，n＝p。

较佳的，所述最后一级混合缓存与处理器芯片之间采用OPIO接口连接。

上述技术方案具有如下优点或有益效果：利用部分或者全部的嵌入式动态随机存储器来替代混合内存中的部分或者全部动态随机存储器，利用部分或者全部的3D新型非易失性存储器来替代混合内存中的部分或者全部非易失性存储器，本发明提出的方法大大减小了母板面积，加快了数据的读写速度，减小了系统功耗。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为现有技术中混合内存的结构示意图；

图2为现有技术中最后一级混合缓存的结构示意图；

图3为现有技术中加入最后一级混合缓存的计算机存储结构的结构示意图；

图4为本发明最后一级混合缓存替代混合内存的方法中采用的最后一级混合存储的结构示意图；

图5为本发明最后一级混合缓存替代混合内存的方法中采用的混合内存的结构示意图；

图6为现有技术中计算机的存储结构的结构示意图；

图7为本发明最后一级混合缓存替代混合内存的方法中部分混合内存被最后一级混合缓存替代的结构示意图；

图8为本发明最后一级混合缓存替代混合内存的方法中全部混合内存被最后一级混合缓存替代的结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明提出的利用部分或者全部的最后一级混合缓存替代部分或者全部的混合内存的方法进行详细的说明。

本发明提出一种利用部分或全部的最后一级混合缓存替代部分或者全部的混合内存的方法，即利用最后一级混合缓存中部分或者全部的嵌入式动态随机存储器替代混合内存中的部分或者全部的动态随机存储器；利用最后一级混合缓存中部分或全部的3D新型非易失性存储器替代混合内存中部分或者全部的非易失性存储器。假设最后一级混合缓存中嵌入式动态随机存储器的存储密度为M(M≥0)，取最后一级混合缓存中嵌入式动态随机存储器存储密度M的部分存储密度，设为m(m≥0)，其中M≥m≥0；最后一级混合缓存中3D新型非易失性存储器的存储密度为N(N≥0)，取最后一级混合缓存中3D新型非易失性存储器存储密度N的部分存储密度，设为n(n≥0)，其中N≥n≥0。如附图4所示，最后一级混合缓存04包括存储密度为M的嵌入式动态随机存储器4_1和存储密度为N的3D新型非易失性存储器4_2。其中，嵌入式动态随机存储器4_1还包括第一存储区间4_1_1，其存储密度为m，3D新型非易失性存储器4_2包括第三存储区间4_2_1，其存储密度为n。

混合内存05中动态随机存储器的存储密度为L(L≥0)，取混合内存05中动态随机存储器存储密度L的部分存储密度，设为l(l≥0)，其中L≥l≥0；混合内存05中非易失性存储器的存储密度为P(P≥0)，取混合内存05中非易失性存储器存储密度P的部分存储密度，设为p(p≥0)，其中P≥p≥0。如附图5所示，混合内存05包括存储密度为L的动态随机存储器5_1和存储密度为P的非易失性存储器5_2。其中，动态随机存储器5_1包括存储密度为l的第二存储空间5_1_1，非易失性存储器5_2包括存储密度为p的第四存储空间5_2_1。因此我们可以使存储密度m等于存储密度l，使存储密度n等于存储密度p，即

m＝l

n＝p

也就是说利用最后一级混合缓存中部分或者全部的嵌入式动态随机存储器的存储密度m替代混合内存中部分或者全部的动态随机存储器的存储密度l，利用最后一级混合缓存中部分或者全部的3D新型非易失性存储器的存储密度n替代混合内存中部分或者全部的非易失性存储器的存储密度p。

目前的计算机系统中，在内存和片上缓存之间都加入了最后一级缓存，最后一级缓存是由嵌入式动态随机存储器(eDRAM)实现的，加入最后一级缓存的原因有如下几点：

第一，在内存和片上缓存之间加上最后一级缓存后，缓存的存储密度增大，提高了处理器的性能；

第二，因为片上缓存的成本太高，因此不能通过增大片上缓存的存储密度来提高计算机系统的性能，而最后一级缓存是由嵌入式动态随机存储器实现的，成本较片上缓存的成本低，因此加入最后一级缓存后，不仅提高了计算机系统的性能，而且相比增加片上缓存来增加计算机系统性能来说降低了系统的成本；

第三，目前内存与处理器芯片之间的数据传输是通过双倍率数据传输(DDR)方式实现的，但是目前处理器通过DDR3(以及未来的DDR4/5)对内存的读写速度相对于处理器对片上缓存的读写速度来说仍然很低，而最后一级缓存和处理器芯片之间的接口是整合封装互连输入输出(OPIO，On Package IO)接口，这种接口传输速度很快，功耗很低，因此在内存和片上缓存之间加入最后一级缓存可以缓解由于DDR传输速度慢而导致的延时和功耗问题。

从以上几点分析我们可以看出，最后一级缓存主要是缓解由于处理器对内存的读写速度和处理器对缓存的读写速度之间存在差异所导致的延时和功耗问题，从而提高计算机系统的性能，在本发明中，我们利用部分或全部的最后一级混合缓存替代部分或者全部混合内存后，由于最后一级混合缓存与处理器芯片之间的接口是通过比如OPIO等高速通讯接口实现的，也就是说最后一级混合缓存中用作混合内存的部分和处理器芯片之间的接口也是通过比如OPIO高速通讯接口实现的，而OPIO高速通讯接口的传输速度很快，因此用部分或者全部的最后一级缓存替代部分或者全部混合内存后，不需要那么大的最后一级缓存，也就是说本发明中利用部分或全部的最后一级混合缓存替代部分或者全部混合内存后，虽然最后一级混合缓存中用作最后一级缓存作用的部分减小甚至为零，但因为不需要那么大的最后一级缓存，所以系统的性能并不会降低，反而会大大上升。

目前计算机的存储结构如附图6所示，图中06为采用多芯片封装技术的芯片，6_1为处理器，6_2为片上缓存，6_3为片外最后一级缓存，6_4为内存，图中第一接口61用于连接片外最后一级缓存与处理器芯片的接口，比如OPIO高速通讯接口，第二接口62用于连接内存和多芯片封装芯片的接口，比如目前的DDR或PCIe传输接口；利用本发明提出的方法，我们从部分混合内存被最后一级混合缓存替代或者全部的混合内存被最后一级混合缓存替代两个方面来分析：

第一，部分混合内存被最后一级混合缓存替代。部分混合内存被最后一级混合缓存替代的结构如附图7所示，图中07为采用多芯片封装技术的芯片，7_1为处理器，7_2为片上缓存，7_3为片外最后一级混合缓存，7_4为内存，此时7_4为部分的混合内存被最后一级混合缓存替代后剩下的部分，图中第一接口71用于连接片外最后一级缓存与处理器芯片的接口，比如OPIO高速通讯接口，第二接口72用于连接内存和多芯片封装芯片的接口，比如目前的DDR或PCIe传输接口。在这种结构中，因为混合内存的一部分在多芯片封装芯片的最后一级混合缓存7_3中，混合内存的另一部分在多芯片封装芯片外，因此我们可以将热数据，比如一定时间内特定用户最频繁处理的数据或者应用程序放入多芯片封装芯片的片上的最后一级混合缓存内的内存部分，将冷数据，比如一定时间内特定用户相对不频繁处理的数据或者应用程序放入多芯片封装芯片外的内存中，从而进一步提高系统的性能。假如对于用户X来说，在一定时间内最频繁执行的应用程序为A，最频繁处理的处理的数据为B，那么我们可以将应用程序A和数据B放入多芯片封装芯片的片上的最后一级混合缓存内的内存部分，那么处理器在执行应用程序A和数据B时，直接从最后一级混合缓存内充当内存功能部分读取数据，而不用将数据从混合内存(7_4)搬运到最后一级混合缓存中，减小了读写数据的延时和功耗，进一步提高了系统的性能。

第二，全部混合内存被最后一级混合缓存替代。全部混合内存被最后一级混合缓存替代的结构图如附图8所示，图中08为采用多芯片封装技术的芯片，8_1为处理器，8_2为片上缓存，8_3为片外最后一级混合缓存，因为全部的混合内存均被最后一级混合缓存替代，所以在多芯片封装芯片外部没有内存。接口81用于连接片外最后一级缓存与处理器芯片的接口，比如OPIO高速通讯接口。

下面我们从面积、读写速度和功耗三个方面对本发明提出的用部分或全部最后一级混合缓存替代部分或者全部混合内存的方法和目前的混合内存结构进行对比：

第一，在面积方面，传统的混合内存结构是通过印刷电路板(PCB)和处理器芯片连接在一起，因此PCB面积很大，而本发明中利用部分或全部的最后一级混合缓存替代部分或者全部混合内存，因为部分或者全部的内存移至多芯片封装芯片内了，所以减小了内存条模块(比如，DIMM或nvDIMM)的插槽数，甚至完全没有插槽，因此减小了主板的面积；

第二，在读写速度方面，目前处理器通过DDR方式对传统的混合内存进行读写，而DDR的传输速度相对较慢，而且传统的混合内存是通过印刷电路板(PCB)和处理器芯片连接在一起，RC延时较大，因此处理器对混合内存的读写速度较慢，而本发明中利用部分或全部最后一级混合缓存替代部分或者全部混合内存，因为最后一级混合缓存和处理器芯片之间的数据传输是通过比如OPIO高速通讯接口实现的，数据的传输速度很快，也就是说处理器读取数据的速度很快；

第三，在功耗上，传统的混合内存是通过印刷电路板(PCB)和处理器芯片连接在一起，这样就会使RC延时增大，从而增大读写数据的延迟，使读写数据所消耗的功耗增大，而且数据需要从混合内存中搬运到最后一级缓存中，也会产生一定的功耗，而利用本发明提出的方法，不存在传统混合内存由于PCB板所带来的读写数据的功耗以及数据从混合内存搬运到最后一级缓存的功耗，因此功耗较传统的混合内存要小。

基于以上分析，我们通过下表1对传统混合内存和本发明提出的方法进行比较：

表1

本发明提出一种利用最后一级混合缓存替代混合内存的方法，即利用部分或者全部的嵌入式动态随机存储器来替代混合内存中的部分或者全部动态随机存储器，利用部分或者全部的3D新型非易失性存储器来替代混合内存中的部分或者全部非易失性存储器，相比传统的混合内存结构，本发明提出的方法大大减小了母板面积，加快了数据的读写速度，减小了系统功耗。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims

1.一种利用最后一级混合缓存替代混合内存的方法，其特征在于，最后一级混合缓存中嵌入式动态随机存储器存储密度为M，所述嵌入式动态随机存储器包括第一存储区间，所述第一存储区间的存储密度为m；以及

其中，M≥0，M≥m≥0，L≥0，L≥l≥0。

2.根据权利要求1所述的利用最后一级混合缓存替代混合内存的方法，其特征在于，m＝l。

3.根据权利要求1所述的利用最后一级混合缓存替代混合内存的方法，其特征在于，所述最后一级混合缓存中3D新型非易失性存储器存储密度为N，所述3D新型非易失性存储器包括第三存储区间，所述第三存储区间的存储密度为n；

其中，N≥0，N≥n≥0，p≥0，P≥p≥0。

4.根据权利要求3所述的利用最后一级混合缓存替代混合内存的方法，其特征在于，n＝p。

5.根据权利要求1所述的利用最后一级混合缓存替代混合内存的方法，其特征在于，所述最后一级混合缓存与处理器芯片之间采用OPIO接口连接。