CN104854465B - 使用数据相依性电路路径响应的唯一且不可仿制的平台识别符 - Google Patents

使用数据相依性电路路径响应的唯一且不可仿制的平台识别符 Download PDF

Info

Publication number
CN104854465B
CN104854465B CN201380064280.6A CN201380064280A CN104854465B CN 104854465 B CN104854465 B CN 104854465B CN 201380064280 A CN201380064280 A CN 201380064280A CN 104854465 B CN104854465 B CN 104854465B
Authority
CN
China
Prior art keywords
identifier
frequency
circuit
circuit paths
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380064280.6A
Other languages
English (en)
Other versions
CN104854465A (zh
Inventor
郭旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104854465A publication Critical patent/CN104854465A/zh
Application granted granted Critical
Publication of CN104854465B publication Critical patent/CN104854465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/121—Restricting unauthorised execution of programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Technology Law (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种用于产生唯一识别符的方法和设备。在用于一或多个电路的一或多个数据相依性电路路径上执行一或多个测试。随后在用于所述一或多个电路的所述一或多个数据相依性电路路径上重复所述一或多个测试，同时调整用于所述一或多个电路中的每一者的操作频率和/或操作电压。针对所述一或多个数据相依性电路路径中的每一者确定阈值频率和/或阈值电压。随后可基于针对所述一或多个数据相依性电路路径确定的多个所述阈值频率和/或阈值电压而产生识别符。

Description

使用数据相依性电路路径响应的唯一且不可仿制的平台识 别符
根据35U.S.C.§119主张优先权
本申请案主张2012年12月20日申请的标题为“使用数据相依性电路路径响应的唯一且不可仿制的平台识别符”的第61/740,333号美国临时申请案的优先权，所述美国临时申请案特此以引用的方式明确并入本文中。
技术领域
各种特征涉及产生唯一且不可仿制的识别符，且更具体来说涉及基于物理电路或组件的本征特性的识别符。
背景技术
软件保护是用以防止软件的未经授权的复制的一系列计算机安全性技术。换句话说，软件必须能够确定用户是否经恰当地授权来使用所述软件，且仅在是这样的情况下运行。
涉及软件保护的另一问题是如何识别软件运行于其上的芯片(例如，半导体装置)或平台是否是伪造芯片。伪造芯片已经增殖且对电子供应链是风险。来自伪造半导体的产品失效可以在从例如丢失呼叫等小问题到大得多的问题的范围内变化。因此，识别且限制伪造芯片在电子供应链中的使用是至关重要的。
软件知识产权和内容保护的最大挑战之一是使受保护的软件能够识别所述软件运行于其上的硬件平台。需要设计一种零成本解决方案，其并不需要对现有芯片设计添加额外逻辑且甚至可应用于已经制造的芯片。
因此，需要一种解决方案，其允许软件唯一地识别所述软件运行于其中的硬件平台而不需要额外逻辑和/或识别特定电路组件。
发明内容
提供一种在处理电路中操作的用于产生唯一识别符的方法。可在用于一或多个电路的一或多个数据相依性电路路径上执行一或多个测试。在各种实例中，所述一或多个电路可为：(a)通用计算组件，(b)非识别符特定计算组件，和/或(c)非存储装置和/或非存储器电路。在其它实例中，所述一或多个电路可包含以下各项中的至少一者：(a)一或多个内部计算组件；(b)一或多个外部计算组件；和/或(c)内部和外部计算组件的组合。
可在用于所述一或多个电路的所述一或多个数据相依性电路路径上重复所述一或多个测试，同时调整用于所述一或多个电路中的每一者的操作频率和/或操作电压。通过以下各项中的至少一者调整所述操作频率和/或操作电压：(a)在所述测试的每一反复上增加所述操作频率；(b)在所述测试的每一反复上减小所述操作电压；和/或(c)在所述测试的每一反复上调整所述操作频率和操作电压的组合。
可针对所述一或多个数据相依性电路路径中的每一者确定阈值频率和/或阈值电压。在一个实例中，所述阈值频率可为在给定数据相依性电路路径上的测试提供对所述测试的不正确响应时的频率。在另一个实例中，所述阈值频率可为对在给定数据相依性电路路径上的测试的预期响应改变为非预期响应时的频率。
随后可基于针对所述一或多个数据相依性电路路径确定的多个所述阈值频率和/或阈值电压而产生识别符。在一个实例中，所述识别符可与包含所述处理电路的平台相关联。在另一个实例中，所述方法可进一步(a)使软件应用程序安装关联到所述识别符；和/或(b)将所述处理电路上的所述软件应用程序的执行绑定到所述识别符的成功检验。所述识别符的成功检验可将所述识别符的原始实例与所述识别符的后续产生实例进行比较以确定所述实例是相同的。在一些实例中，所述识别符可基于：(a)用于一个电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压，或(b)用于两个或两个以上不同电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压。可存储所述识别符用于后续检验。在检验过程期间，可检索先前存储的识别符。随后可将所述产生的识别符与所述先前存储的识别符进行比较以确定所述识别符是否是相同的。
可提供包括耦合到处理电路的一或多个电路的设备用于产生唯一识别符。所述处理电路可适于：(a)在一或多个电路的一或多个数据相依性电路路径上执行一或多个测试；(b)在用于所述一或多个电路的所述一或多个数据相依性电路路径上重复所述一或多个测试，同时调整用于所述一或多个电路中的每一者的操作频率和/或操作电压；(c)确定所述一或多个数据相依性电路路径中的每一者的阈值频率和/或阈值电压；和/或(d)基于针对所述一或多个数据相依性电路路径确定的多个所述阈值频率和/或阈值电压而产生识别符。
在一个实例中，所述识别符可与包含所述处理电路的平台相关联。在另一个实例中，可使软件应用程序安装关联到所述识别符，以及将所述处理电路上的所述软件应用程序的执行绑定到所述识别符的成功检验。所述识别符的成功检验可将所述识别符的原始实例与所述识别符的后续产生实例进行比较以确定所述实例是相同的。
在各种实例中，所述一或多个电路可为：(a)通用计算组件，(b)非识别符特定计算组件，和/或非存储装置和/或非存储器电路。
可通过以下各项中的至少一者调整所述操作频率和/或操作电压：(a)在所述测试的每一反复上增加所述操作频率；(b)在所述测试的每一反复上减小所述操作电压；和/或(c)在所述测试的每一反复上调整所述操作频率和操作电压的组合。
所述一或多个电路可包含以下各项中的至少一者：(a)一或多个内部计算组件，(b)一或多个外部计算组件；和/或(c)内部和外部计算组件的组合。
所述阈值频率可为：(a)在给定数据相依性电路路径上的测试提供对所述测试的不正确响应时的频率，和/或(b)对在给定数据相依性电路路径上的测试的预期响应改变为非预期响应时的频率。
所述识别符可基于：(a)用于一个电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压，和/或(b)用于两个或两个以上不同电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压。
附图说明
通过在结合图式进行的下文阐述的详细描述，各种特征、性质及优点可变得显而易见，在图式中，相同的参考字符贯穿全文对应地进行识别。
图1说明通过利用板载或板外组件或电路的数据相依性电路路径响应信息提取识别符(ID)的方法。
图2说明通过利用来自多个板载或板外组件或电路的数据相依性电路路径响应信息提取平台识别(ID)的方法。
图3是说明在不同操作频率处的输入向量集合的示范性结果的表。
图4是说明在不同操作电压处的输入向量集合的示范性结果的表。
图5说明展示在不同操作频率-电压对处的输入向量集合的示范性结果的表。
图6说明可适于基于数据相依性电路路径计算唯一且不可仿制的识别符的示范性处理电路。
图7说明用于通过利用一或多个板载和/或板外组件、电路和/或半导体的数据相依性电路路径响应信息计算唯一且不可仿制的平台识别符(ID)的方法。
具体实施方式
在以下描述中，给出具体细节以提供对本发明的各种方面的彻底理解。然而，所属领域的技术人员应了解，所述方面可在没有这些具体细节的情况下实践。举例来说，可以框图展示电路以便避免以不必要的细节混淆所述方面。在其它情况下，可不详细展示众所周知的电路、结构和技术以便不混淆本发明的方面。
词语“示范性”在本文中用以意味着“充当实例、例子或说明”。本文中描述为“示范性”的任何实施方案或方面未必应解释为比本发明的其它方面优选或有利。同样，术语“方面”不要求本发明的所有方面包含所论述的特征、优点或操作模式。
概述
第一方面提供使用每一半导体电路中固有的唯一特性来产生唯一且不可仿制的平台识别符，其可由软件在运行时间提取且可用以判断所述软件是否在预期或既定半导体电路上运行或其是否实际上在模拟器环境或伪造平台上运行。由于半导体制造中的变化，同一半导体电路的两个实例中的同一电路路径可能具有不同响应(例如，路径延迟、频率响应、电压响应等)。举例来说，用于同一设计(但在不同半导体电路中)的每一数据相依性路径的稳定操作的阈值频率可变化。可采用/使用具有同一设计的半导体电路当中的这些变化来表征每一半导体电路且产生唯一且不可仿制的识别符。
第二方面提供产生且应用不同输入向量以模拟不同数据相依性电路路径且随后提取每一数据相依性电路路径的频率特性。在一个实例中，指令集可使用给定输入来执行各种操作(例如，不同数学运算等)。取决于使用的输入，执行的操作可使用不同电路路径(即，数据相依性路径)。因此，所述输入向量可用来引入多个数据相依性路径，所述路径可经表征以产生唯一且不可仿制的平台识别符。通过使用多个输入向量，重复测试每一数据相依性电路路径直到每一电路路径的结果变为不稳定(例如，测试结果从先前测试改变或不正确)。每一预定义测试的最后已知稳定电压/频率用以产生唯一识别符。
第三方面提供表征多个不同半导体电路当中和/或多个内部和/或外部子电路或组件上的数据相依性电路。不同半导体电路、子电路和/或组件中的两个或两个以上数据相依性电路路径的表征随后用以产生唯一且不可仿制的识别符。
唯一且不可仿制的识别符的示范性产生
提供用于基于物理组件(例如，半导体装置、电路径、电组件等)的本征变化和数据相依性电路路径的使用而产生用于硬件装置的唯一且不可仿制的识别符的机制。举例来说，当制造多个半导体装置时，复杂的半导体工艺引入超出制造商或设计者控制的稍微变化。即使两个半导体装置是由同一硅晶片制成，经设计为相同的电线/路径也将可能宽度相差几纳米。硅的表面中的细微差异也可诱发电路径的曲率中的几乎微小的变化。另外，印刷电路板上的半导体装置的焊接可造成电容/阻抗等的差异。由于这些唯一特性是不可控制的且是物理组件(例如，半导体装置)固有的，因此将其量化可产生本征、唯一且不可仿制的识别符。另外，一或多个数据相依性电路路径(例如，通过一或多个半导体装置)用以进一步改善所述识别符的唯一性。
本方法可提供零成本解决方案，其并不需要对半导体设计添加额外逻辑(例如，电路组件、晶体管等)且可甚至适用于已经制造的半导体装置。
图1说明通过利用板载或板外组件或电路的数据相依性电路路径响应信息提取识别符(ID)的方法。在此实例中，组件或电路104正由识别符产生模块测试，所述识别符产生模块包括输入向量102和识别符产生器106。根据几个实例，所述组件或电路可包含：(a)具有电无源和有源组件的印刷电路板，(b)半导体装置，和/或(c)处理装置。可通过调整其工作频率118和/或其工作电压120来动态配置组件或电路104。
如此处说明，组件或电路104可包含多个数据相依性电路路径A 114、B 116、C 118和D 120。举例来说，组件或电路104可为取决于提供的输入数据而不同地执行操作的信号处理器、算术模块等。举例来说，加法和乘法运算可采取算术模块中的不同路径。另外，较大数字的加法运算可采取与较小数字的加法运算不同的路径。此“路径”可指代(例如)在组件或电路104中通过其执行特定运算的晶体管和/或电迹线。
输入向量102可包含致使组件或电路104执行某些操作和/或计算的一或多个指令和/或数据输入。输入向量的各种实例可包含执行运算：D1+D2、D1xD2、D1/D2、log(D1)、逐位D1AND D2、D1XOR D2，以及D1和/或D2的其它更复杂的运算，其中D1和D2是数据输入(例如，数字、位串等)。输入向量可为使组件在不同操作模式中运行的任何控制信号或配置。
随着在每一反复中调整用于组件或电路104的操作频率110和/或电压112(例如，增加频率或减小电压等)，可执行单个输入向量若干次。在每一反复之后，执行检查以确保组件/电路104仍稳定(例如，提供预期或正确响应/结果到输入向量)。重复此过程直到识别出数据相依性电路路径响应/结果改变的阈值操作频率(或阈值操作电压)。一旦识别出阈值频率和/或阈值电压，便停止或终止数据相依性电路路径上的特定输入向量的执行。用于所述特定输入向量的此阈值频率可随后使用(例如，结合一或多个其它输入向量的阈值频率)以产生用于组件或电路的识别符。
可以许多方式确定阈值频率和/或阈值电压。在第一实例中，递增地增加操作频率110，同时操作电压112保持固定。阈值电压和/或阈值频率是对输入向量的响应/结果改变或不正确的那些电压和/或频率。
在第二实例中，递增地减少操作电压112，造成操作频率110的对应减小。举例来说，输入向量的每一反复可递增地减少(减小)操作电压112直到结果/响应改变。应注意，随着操作电压112减少，这也可减少操作频率。提供针对特定输入向量的正确结果/响应的最后最小电压(或所得操作频率)使用(例如，结合用于一或多个其它输入向量的最小电压)以产生用于组件或电路的识别符。
在第三实例中，递增地减小操作电压112，同时递增地增加操作频率110。举例来说，可调整(例如，根据预定义频率/电压配对)频率和电压两者的组合直到识别出阈值频率/电压(例如，特定数据路径变成不稳定的频率/电压对)。
识别符产生器106可跟踪用于每一测试向量的最大稳定操作频率(或最低稳定操作电压)且随后使用这些来计算用于组件、电路或半导体的唯一且不可仿制的识别符。
在一个实例中，可通过最长(临界)电路路径延迟(例如，具有最大等待时间的以链连接的一系列不同门或逻辑装置)确定组件、电路或半导体的最大操作频率。这也意味着所述组件、电路或半导体具有具不同路径延迟的较短路径，所述路径延迟取决于其在特定测试向量中计算的数据值。由于半导体工艺变化对电路路径延迟的影响，同一设计但在不同组件、电路或半导体中的每一数据相依性关键路径的最大频率/最小电压将具有随机变化。这也暗示每一数据相依性电路路径的这些最大频率(或最低电压)信息的表征是用于特定组件、电路和/或半导体的识别信息的良好来源。
在一些实施方案中，数据相依性电路路径可为接收输入且提供输出的动态电路路径。因此，它们是非存储装置和/或非存储器电路路径。
图2说明通过利用来自多个板载或板外组件或电路的数据相依性电路路径响应信息提取平台识别(ID)的方法。此方面类似于图1中描述的方法而操作，但其中多个组件或电路204、206和208用以运行一或多个输入向量202。对于每一组件或电路204、206和208，在反复地调整用于每一组件或电路204、206和208的对应操作电压和/或操作频率的同时可运行输入向量。
在一个实施方案中，可增加第一组件或电路204的操作频率以确定用于第一组件或电路204中的一或多个数据相依性路径的最大稳定频率。同时，可减小第二组件或电路206的操作电压以确定用于第二组件或电路206中的一或多个数据相依性路径的最小稳定电压。类似地，可调整第三组件或电路208的操作频率/电压对以确定用于第三组件或电路208中的一或多个数据相依性路径的阈值稳定频率/电压对。识别符产生器可随后使用所述多个组件或电路204、206和208的此响应信息来计算用于平台(例如，组件或电路的组合)的唯一且不可仿制的本征识别符。
图3是说明在不同操作频率处的输入向量集合的示范性结果的表。这些输入向量可能已在一或多个组件、电路和/或半导体装置上执行。随着跨越一或多个频率频率A、频率B、频率C、频率D、频率E和/或频率F递增地调整(例如，增加)操作频率，可反复地执行输入向量中的每一者(例如，测试a、测试b、测试c、测试d)。如可理解，取决于用于每一输入向量的数据相依性电路路径，输入向量可通过或失败多达最大/阈值操作频率。通过意味着数据相依性电路路径在特定操作频率处提供对输入向量的预期或正确响应。失败意味着数据相依性电路路径在特定操作频率处提供对输入向量的不正确、非预期或改变的响应。举例来说，在测试c中，从通过到失败的转变发生在频率C与频率D之间。因此，阈值频率可选定为频率C或频率D。输入向量从通过转变到失败的此阈值频率可经记录且用以产生与平台相关联的唯一且不可仿制的识别符。
图4是说明在不同操作电压处的输入向量集合的示范性结果的表。这些输入向量可能已在一或多个组件、电路和/或半导体装置上执行。随着跨越一或多个电压伏特A、伏特B、伏特C、伏特D、伏特E和/或伏特F递增地调整(例如，减小)操作电压，可反复地执行输入向量中的每一者(例如，测试a、测试b、测试c、测试d)。如可理解，取决于用于每一输入向量的数据相依性电路路径，输入向量可通过或失败少达最小/阈值操作电压。通过意味着数据相依性电路路径在特定操作电压处提供对输入向量的预期或正确响应。失败意味着数据相依性电路路径在特定操作电压处提供对输入向量的不正确、非预期或改变的响应。举例来说，在测试a中，从通过到失败的转变发生在伏特D与伏特E之间。因此，阈值电压可选定为伏特D或伏特E。输入向量从通过转变到失败的此阈值电压可经记录且用以产生与平台相关联的唯一且不可仿制的识别符。
图5说明展示在不同操作频率-电压对处的输入向量集合的示范性结果的表。这些输入向量可能已在一或多个组件、电路和/或半导体装置上执行。随着跨越一或多个频率/电压对频率/伏特A、频率/伏特B、频率/伏特C、频率/伏特D、频率伏特E和/或频率/伏特F递增地调整(例如，增加或减小)操作频率/电压对，可反复地执行输入向量中的每一者(例如，测试a、测试b、测试c、测试d)。如可理解，取决于用于每一输入向量的数据相依性电路路径，输入向量可通过或失败多达阈值操作频率-电压对。通过意味着数据相依性电路路径在特定操作频率/电压对处提供对输入向量的预期或正确响应。失败意味着数据相依性电路路径在特定操作频率/电压对处提供对输入向量的不正确、非预期或改变的响应。举例来说，在测试d中，从通过到失败的转变发生在频率/伏特B与频率/伏特C之间。因此，阈值频率/电压对可选定为伏特B或伏特C。输入向量从通过转变到失败的此阈值频率/电压对可经记录且用以产生与平台相关联的唯一且不可仿制的识别符。
图6说明可适于基于数据相依性电路路径计算唯一且不可仿制的识别符的示范性处理电路。在一个实例中，处理电路602可耦合到含有指令的外部存储装置604，所述指令用以实现基于一或多个数据相依性电路路径的特性产生唯一识别符。在另一个实例中，存储装置604可与处理电路602集成以实现基于一或多个数据相依性电路路径的特性产生唯一识别符。处理电路602还可包含可编程频率模块622(例如，时钟产生器等)，其准许调整用于一或多个内部子电路610、612和/或614和/或一或多个外部组件616、618和620的操作频率。另外，处理电路602还可包含可编程电压模块624，其准许调整用于一或多个内部子电路610、612和/或614和/或一或多个外部组件616、618和620的操作电压。
处理电路602可包含一或多个指令或从存储装置604获得一或多个指令以确定用于一或多个内部子电路610、612和/或614和/或一或多个外部组件616、618和620的数据相依性路径响应信息。一或多个输入向量606可由处理电路使用以在子电路610、612、614和/或组件616、618、620上实行或执行一或多个操作。这些输入向量可运行多次，同时递增地调整正测试的子电路610、612、614或组件616、618和620中的每一者的操作频率和/或操作电压直到针对每一数据相依性电路路径确定阈值频率和/或阈值电压。识别符产生器608随后使用测试的多个数据相依性路径的所得阈值频率和/或阈值电压来产生唯一识别符622。
在一个实例中，唯一识别符与包含处理电路602、内部/外部电路610、612、614和/或组件616、618和620的平台相关联。
在另一个实例中，唯一识别符与处理电路上的软件应用程序安装或执行相关联。
在又另一实例中，处理电路602上的软件应用程序的执行可绑定到唯一识别符的成功检验。举例来说，每当执行软件应用程序时，执行检验以基于唯一识别符确定其仍在与其安装时相同的平台上执行。唯一识别符的成功检验可将唯一识别符的原始实例与唯一识别符的后续产生实例进行比较以确定它们是相同的。
图7说明用于通过利用一或多个板载和/或板外组件、电路和/或半导体的数据相依性电路路径响应信息计算唯一且不可仿制的平台识别符(ID)的方法。可在用于一或多个电路的一或多个数据相依性电路路径上执行一或多个测试(例如，输入向量、计算运算等)702。应注意，所述一或多个电路可不是识别符特定的电路，而是通用电路。在一些情况下，所述一或多个电路是非存储装置和/或非存储器电路。
可在用于所述一或多个电路的一或多个数据相依性电路路径上重复所述一或多个测试，同时调整用于所述一或多个电路中的每一者的操作频率和/或电压704。举例来说，可增加用于所述一或多个电路中的每一者的操作频率和/或可减小用于所述一或多个电路的操作电压。可针对所述一或多个数据相依性电路路径中的每一者确定阈值频率和/或电压706。举例来说，此些阈值频率或电压可为特定测试开始失败(例如，结果/响应改变)的最大频率或最小电压。
可随后基于针对一或多个数据相依性电路路径确定的多个阈值频率和/或电压产生识别符708。在一个实例中，识别符可基于(例如，产生于)用于一个电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压。在另一个实例中，识别符可基于用于两个或两个以上不同电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压。
在其中识别符初始地产生的情况下，其可经存储(例如，在非易失性存储器中)用于后续检验710。举例来说，软件应用程序当其安装在平台上时可获得且存储第一识别符，进而将软件安装绑定到用于平台的一或多个特定电路、微处理器和/或半导体装置。
在其中正检验识别符的情况下，检索先前存储的识别符712。随后将新产生的识别符(来自步骤708)与先前存储的识别符进行比较以确定它们是否是相同的714。如果它们是相同的，那么可得出结论用以产生所存储的识别符和新产生的识别符的平台是相同的且检验成功。否则，如果新产生的识别符和所存储的识别符是不同的，那么检验失败。举例来说，在软件应用程序的后续启动时，所述软件应用程序可通过针对先前存储的识别符检验新产生的识别符而检验其仍在其原始平台上执行，进而将软件安装绑定到用于所述平台的一或多个特定电路、微处理器和/或半导体装置。
可在芯片上系统平台上界定两个示范性实施方案情形。在第一实例中，具有平台识别符提取控制软件的处理器，可编程时钟产生器，以及耦合到与所述处理器通信的芯片上总线的芯片上计算组件。所述芯片上计算组件可提供一或多个数据相依性电路路径，所述路径可由所述识别符提取控制软件使用以产生识别符。在第二实例中，具有平台识别符提取控制软件的处理器，可编程时钟产生器，以及与所述处理器通信的芯片外计算组件。此处，所述芯片外计算组件可提供一或多个数据相依性电路路径，所述路径可由所述识别符提取控制软件使用以产生识别符。
在两个示范性实施方案情形中，处理器可在稳定状态中在指定频率处操作且其将执行若干步骤。首先，可以测试(输入)向量的收集来运行/执行控制软件，所述向量可寻址不同的数据相依性电路路径以在第一操作频率处测试芯片上/芯片外计算组件。第二，可随后以测试(同时)向量运行/执行控制软件，同时调整时钟频率产生器以增加或减小供应到受测计算组件的时钟频率(例如，操作频率)直到确定和/或记录每一数据相依性电路路径的阈值频率(例如，最大频率)。随后可使用比较和量化程序来产生唯一识别符，所述唯一识别符也可为平台识别符。如果平台具有多个芯片上和/或芯片外计算组件，那么多个所提取识别符可组合为单个平台识别符。
此方法可适用于现有处理器、半导体和/或芯片，所述处理器、半导体和/或芯片中的许多已经具有为了低功耗而启用的灵活时钟频率控制机构。另外，用于产生唯一识别符的此方法限定于并不需要使用外部昂贵测试设置和程序的硬件。此外，不需要通过添加额外硬件逻辑而修正当前芯片设计且可通过软件请求而启用其功能，因此这是零成本解决方案。
图式中所说明的组件、步骤、特征和/或功能中的一或多者可重新布置和/或组合成单个组件、步骤、特征或功能或体现在若干组件、步骤或功能中。在不脱离本发明的情况下，还可以添加额外的元件、组件、步骤及/或功能。图式中所说明的设备、装置及/或组件可经配置以执行图式中描述的方法、特征或步骤中的一或多者。本文中所描述的算法也可有效地实施于软件中和/或嵌入于硬件中。
此外，在本发明的一个方面中，图式中说明的处理电路可为经具体设计和/或硬连线以执行图式中描述的算法、方法和/或步骤的专用处理器(例如，专用集成电路(例如，ASIC))。因此，此专用处理器(例如，ASIC)可为用于执行图式中描述的算法、方法和/或步骤的装置的一个实例。计算机可读存储媒体还可存储处理器可读指令，所述指令当由专用处理器(例如，ASIC)执行时致使所述专用处理器执行图式中描述的算法、方法和/或步骤。
并且，应注意，可将本发明的各方面描述为过程，所述过程被描绘为流程图、流图、结构图或框图。尽管流程图可将操作描述为顺序过程，但是许多操作可以并行或同时执行。另外，可以重新布置操作的次序。过程在其操作完成时终止。过程可以对应于方法、功能、程序、子例程、子程序等。当过程对应于函数时，其终止对应于函数返回到调用函数或主函数。
此外，存储媒体可表示用于存储数据的一或多个装置，包含只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储媒体、光学存储媒体、快闪存储器装置和/或其它机器可读媒体和处理器可读媒体，和/或用于存储信息的计算机可读媒体。术语“机器可读媒体”、“计算机可读媒体”和/或“处理器可读媒体”可包含(但不限于)非暂时性媒体(例如，便携式或固定存储装置)、光学存储装置和能够存储、含有或携载指令和/或数据的各种其它媒体。因此，本文中描述的各种方法可完全或部分地由可存储在“机器可读媒体”、“计算机可读媒体”和/或“处理器可读媒体”中且由一或多个处理器、机器和/或装置执行的指令和/或数据来实施。
此外，本发明的方面可由硬件、软件、固件、中间件、微码或其任何组合实施。当以软件、固件、中间件或微码实施时，用以执行必要任务的程序代码或代码段可存储在例如存储媒体或其它存储装置的机器可读媒体中。处理器可以执行必要任务。代码段可以表示步骤、函数、子程序、程序、例程、子例程、模块、软件包、类，或指令、数据结构或程序语句的任意组合。一个代码段可以通过传递和/或接收信息、数据、自变量、参数或存储器内容耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可以经由包含存储器共享、消息传递、令牌传递、网络传输等任何合适的方式传递、转发或传输。
结合本文中揭示的实例描述的各种说明性逻辑块、模块、电路、元件和/或组件可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中描述的功能的任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规的理器、控制器、微控制器或状态机。处理器还可以实施为计算组件的组合，例如DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的联合，或任何其它此类配置。
结合本文所揭示的实例描述的方法或算法可以处理单元、编程指令或其它方向的形式直接体现在硬件、可由处理器执行的软件模块或两者的组合中，且可含于单个装置中或跨越多个装置而分布。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸磁盘、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。存储媒体可耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。
所属领域的技术人员将进一步了解，结合本文所揭示的方面描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚地说明硬件与软件的此互换性，上文已大致关于其功能性而描述了各种说明性组件、块、模块、电路和步骤。此功能性是实施为硬件还是软件取决于特定应用和外加于整个系统的设计约束。
本文所述的本发明的各种特征可实施于不同系统中而不脱离本发明。应注意，本发明的前述方面仅为实例，且不应解释为限制本发明。本发明的各方面的描述既定是说明性的，且不限制权利要求书的范围。因此，本发明的教示可容易应用于其它类型的设备，且所属领域的技术人员将明白许多替代方案、修改及变化。

Claims (36)

1.一种在处理电路中操作的用于产生唯一识别符的方法，其包括：
在用于一或多个电路的一或多个数据相依性电路路径上执行一或多个测试；
在用于所述一或多个电路的所述一或多个数据相依性电路路径上重复所述一或多个测试，同时调整用于所述一或多个电路中的每一者的操作频率和/或操作电压；
确定所述一或多个数据相依性电路路径中的每一者的阈值频率和/或阈值电压；以及
基于针对所述一或多个数据相依性电路路径确定的多个所述阈值频率和/或阈值电压而产生识别符。
2.根据权利要求1所述的方法，其中所述识别符与包含所述处理电路的平台相关联。
3.根据权利要求1所述的方法，其进一步包括：
使软件应用程序安装关联到所述识别符；以及
将所述处理电路上的所述软件应用程序的执行绑定到所述识别符的成功检验。
4.根据权利要求3所述的方法，其中所述识别符的成功检验
将所述识别符的原始实例与所述识别符的后续产生实例进行比较以确定所述实例是相同的。
5.根据权利要求1所述的方法，其中所述一或多个电路是通用计算组件。
6.根据权利要求1所述的方法，其中所述一或多个电路是非识别符特定计算组件。
7.根据权利要求1所述的方法，其中所述一或多个电路是非存储电路。
8.根据权利要求1所述的方法，其中通过以下各项中的至少一者调整所述操作频率和/或操作电压：
在所述测试的每一反复上增加所述操作频率；
在所述测试的每一反复上减小所述操作电压；和/或
在所述测试的每一反复上调整所述操作频率和操作电压的组合。
9.根据权利要求1所述的方法，其中所述一或多个电路包含以下各项中的至少一者：
一或多个内部计算组件；
一或多个外部计算组件；和/或
内部和外部计算组件的组合。
10.根据权利要求1所述的方法，其中所述阈值频率是在给定数据相依性电路路径上的测试提供对所述测试的不正确响应时的频率。
11.根据权利要求1所述的方法，其中所述阈值频率是对在给定数据相依性电路路径上的测试的预期响应改变为非预期响应时的频率。
12.根据权利要求1所述的方法，其中所述识别符是基于：
用于一个电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压。
13.根据权利要求1所述的方法，其中所述识别符是基于：
用于两个或两个以上不同电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压。
14.根据权利要求1所述的方法，其进一步包括：
存储所述识别符用于后续检验。
15.根据权利要求1所述的方法，其进一步包括：
检索先前存储的识别符；以及
将所述产生的识别符与所述先前存储的识别符进行比较以确定所述识别符是否是相同的。
16.一种用于产生唯一识别符的设备，其包括：
一或多个电路；
处理电路，其耦合到所述一或多个电路，所述处理电路适于：
在用于一或多个电路的一或多个数据相依性电路路径上执行一或多个测试；
在用于所述一或多个电路的所述一或多个数据相依性电路路径上重复所述一或多个测试，同时调整用于所述一或多个电路中的每一者的操作频率和/或操作电压；
确定所述一或多个数据相依性电路路径中的每一者的阈值频率和/或阈值电压；以及
基于针对所述一或多个数据相依性电路路径确定的多个所述阈值频率和/或阈值电压而产生识别符。
17.根据权利要求16所述的设备，其中所述识别符与包含所述处理电路的平台相关联。
18.根据权利要求16所述的设备，其中所述处理电路进一步适于：
使软件应用程序安装关联到所述识别符；以及
将所述处理电路上的所述软件应用程序的执行绑定到所述识别符的成功检验。
19.根据权利要求18所述的设备，其中所述识别符的成功检验
将所述识别符的原始实例与所述识别符的后续产生实例进行比较以确定所述实例是相同的。
20.根据权利要求16所述的设备，其中所述一或多个电路是通用计算组件。
21.根据权利要求16所述的设备，其中所述一或多个电路是非识别符特定计算组件。
22.根据权利要求16所述的设备，其中所述一或多个电路是非存储电路。
23.根据权利要求16所述的设备，其中通过以下各项中的至少一者调整所述操作频率和/或操作电压：
在所述测试的每一反复上增加所述操作频率；
在所述测试的每一反复上减小所述操作电压；和/或
在所述测试的每一反复上调整所述操作频率和操作电压的组合。
24.根据权利要求16所述的设备，其中所述一或多个电路包含以下各项中的至少一者：
一或多个内部计算组件；
一或多个外部计算组件；和/或
内部和外部计算组件的组合。
25.根据权利要求16所述的设备，其中所述阈值频率是在给定数据相依性电路路径上的测试提供对所述测试的不正确响应时的频率。
26.根据权利要求16所述的设备，其中所述阈值频率是对在给定数据相依性电路路径上的测试的预期响应改变为非预期响应时的频率。
27.根据权利要求16所述的设备，其中所述识别符是基于：
用于一个电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压。
28.根据权利要求16所述的设备，其中所述识别符是基于：
用于两个或两个以上不同电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或阈值电压。
29.一种用于产生唯一识别符的设备，其包括：
用于在用于一或多个电路的一或多个数据相依性电路路径上执行一或多个测试的装置；
用于在用于所述一或多个电路的所述一或多个数据相依性电路路径上重复所述一或多个测试同时调整用于所述一或多个电路中的每一者的操作频率和/或操作电压的装置；
用于确定所述一或多个数据相依性电路路径中的每一者的阈值频率和/或阈值电压的装置；以及
用于基于针对所述一或多个数据相依性电路路径确定的多个所述阈值频率和/或阈值电压而产生识别符的装置。
30.根据权利要求29所述的设备，其中通过以下各项中的至少一者调整所述操作频率和/或电压：
在所述测试的每一反复上增加所述操作频率；
在所述测试的每一反复上减小所述操作电压；和/或
在所述测试的每一反复上调整所述操作频率和操作电压的组合。
31.根据权利要求29所述的设备，其中所述一或多个电路包含以下各项中的一者：
一或多个内部计算组件；
一或多个外部计算组件；或
内部和外部计算组件的组合。
32.根据权利要求29所述的设备，其中所述阈值频率和/或阈值电压分别是对在给定数据相依性电路路径上的测试的预期响应改变为非预期响应时的频率和/或电压。
33.根据权利要求29所述的设备，其中所述识别符是基于：
用于至少一个电路的两个或两个以上不同电路路径的两个或两个以上阈值频率和/或电压。
34.一种机器可读存储媒体，具有存储于其上的指令，所述指令在由至少一个处理器执行时致使所述至少一个处理器：
在用于一或多个电路的一或多个数据相依性电路路径上执行一或多个测试；
在用于所述一或多个电路的所述一或多个数据相依性电路路径上重复所述一或多个测试，同时调整用于所述一或多个电路中的每一者的操作频率和/或操作电压；
确定所述一或多个数据相依性电路路径中的每一者的阈值频率和/或阈值电压；以及
基于针对所述一或多个数据相依性电路路径确定的多个所述阈值频率和/或阈值电压而产生识别符。
35.根据权利要求34所述的机器可读存储媒体，其中通过以下各项中的至少一者调整所述操作频率和/或电压：
在所述测试的每一反复上增加所述操作频率；
在所述测试的每一反复上减小所述操作电压；和/或
在所述测试的每一反复上调整所述操作频率和操作电压的组合。
36.根据权利要求34所述的机器可读存储媒体，其中所述一或多个电路包含以下各项中的一者：
一或多个内部计算组件；
一或多个外部计算组件；或
内部和外部计算组件的组合。
CN201380064280.6A 2012-12-20 2013-12-20 使用数据相依性电路路径响应的唯一且不可仿制的平台识别符 Active CN104854465B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261740333P 2012-12-20 2012-12-20
US61/740,333 2012-12-20
US13/752,215 2013-01-28
US13/752,215 US9449153B2 (en) 2012-12-20 2013-01-28 Unique and unclonable platform identifiers using data-dependent circuit path responses
PCT/US2013/077049 WO2014100647A1 (en) 2012-12-20 2013-12-20 Unique and unclonable platform identifiers using data-dependent circuit path responses

Publications (2)

Publication Number Publication Date
CN104854465A CN104854465A (zh) 2015-08-19
CN104854465B true CN104854465B (zh) 2018-01-09

Family

ID=50976391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380064280.6A Active CN104854465B (zh) 2012-12-20 2013-12-20 使用数据相依性电路路径响应的唯一且不可仿制的平台识别符

Country Status (7)

Country Link
US (1) US9449153B2 (zh)
EP (1) EP2923214B1 (zh)
JP (1) JP6096930B2 (zh)
KR (1) KR101773490B1 (zh)
CN (1) CN104854465B (zh)
TW (1) TWI559162B (zh)
WO (1) WO2014100647A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2922701C (en) * 2013-08-28 2021-05-04 Stc.Unm Systems and methods for leveraging path delay variations in a circuit and generating error-tolerant bitstrings
US20160047855A1 (en) * 2014-08-15 2016-02-18 Case Western Reserve University Pcb authentication and counterfeit detection
JP6608457B2 (ja) * 2014-12-15 2019-11-20 エスティーシー． ユーエヌエム 信頼性を高めた物理的クローン不能関数ビットストリーム生成方法
EP3046096B1 (en) * 2015-01-15 2022-03-30 Siemens Aktiengesellschaft A protection method of writting encrypted data to a memory device and reading decrypted data from the memory device using the power up of a PUF
CA3042394A1 (en) * 2016-11-04 2018-05-11 Stc.Unm System and methods for entropy and statistical quality metrics in physical unclonable function generated bitstrings
FR3065556B1 (fr) * 2017-04-19 2020-11-06 Tiempo Circuit electronique securise par perturbation de son alimentation.
US10810346B2 (en) * 2018-09-28 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Static voltage drop (SIR) violation prediction systems and methods
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
GB201919297D0 (en) 2019-12-24 2020-02-05 Aronson Bill Temperature sensing physical unclonable function (puf) authenication system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460350A (zh) * 2000-09-20 2003-12-03 高通股份有限公司 减少通信系统中传输开销的方法和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
JP4524176B2 (ja) * 2004-12-17 2010-08-11 パナソニック株式会社 電子デバイスの製造方法
US8127347B2 (en) 2006-12-29 2012-02-28 02Micro International Limited Virtual firewall
US20110002461A1 (en) * 2007-05-11 2011-01-06 Validity Sensors, Inc. Method and System for Electronically Securing an Electronic Biometric Device Using Physically Unclonable Functions
EP2191410B1 (en) 2007-08-22 2014-10-08 Intrinsic ID B.V. Identification of devices using physically unclonable functions
US20110148457A1 (en) 2009-10-13 2011-06-23 Miron Abramovici Protecting electronic systems from counterfeiting and reverse-engineering
FR2955394B1 (fr) 2010-01-18 2012-01-06 Inst Telecom Telecom Paristech Circuit integre en silicium comportant une fonction physiquement non copiable, procede et systeme de test d'un tel circuit
US8619979B2 (en) * 2010-06-25 2013-12-31 International Business Machines Corporation Physically unclonable function implemented through threshold voltage comparison
JP5354611B2 (ja) * 2010-07-29 2013-11-27 独立行政法人産業技術総合研究所 電子回路部品の真贋判定方法
JP5474705B2 (ja) * 2010-08-23 2014-04-16 ルネサスエレクトロニクス株式会社 半導体装置
TWM443215U (en) 2012-04-19 2012-12-11 C One Technology Corp Portable storage device wit security mechanism and validation system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1460350A (zh) * 2000-09-20 2003-12-03 高通股份有限公司 减少通信系统中传输开销的方法和装置

Also Published As

Publication number Publication date
JP2016510498A (ja) 2016-04-07
JP6096930B2 (ja) 2017-03-15
US20140181986A1 (en) 2014-06-26
EP2923214B1 (en) 2016-10-19
EP2923214A1 (en) 2015-09-30
WO2014100647A1 (en) 2014-06-26
TW201430605A (zh) 2014-08-01
TWI559162B (zh) 2016-11-21
KR101773490B1 (ko) 2017-08-31
CN104854465A (zh) 2015-08-19
KR20150097624A (ko) 2015-08-26
US9449153B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
CN104854465B (zh) 使用数据相依性电路路径响应的唯一且不可仿制的平台识别符
CN111983429B (zh) 芯片验证系统、芯片验证方法、终端及存储介质
US20220027536A1 (en) Method and system for generating training data for a machine learning model for predicting performance in electronic design
US8762907B2 (en) Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level
CN104536885A (zh) 一种生成Soc随机验证平台的方法
US20190179733A1 (en) Software test program generation
US7979261B2 (en) Circuit simulation model generation apparatus, circuit simulation model generation method and circuit simulation apparatus
US9287003B2 (en) Multi-cycle write leveling
CN111680463A (zh) 一种文件检查方法和装置
US8627248B1 (en) Verification for functional independence of logic designs that use redundant representation
US20150276839A1 (en) Worst case jitter prediction method using step response
JP2010170180A (ja) 回路検証装置およびプログラム
CN116243883A (zh) 一种测试激励生成方法、测试方法及相关设备
US11520960B1 (en) Register transfer level based side channel leakage assessment
CN115562931A (zh) 处理器调试模块验证方法、装置、电子设备和存储介质
JP7409220B2 (ja) 推定プログラム、モデル生成プログラム、推定方法、モデル生成方法、推定装置およびモデル生成装置
US20160070846A1 (en) System for testing ic design
Breier On analyzing program behavior under fault injection attacks
Pointner et al. Did we test enough? functional coverage for post-silicon validation
US9477800B1 (en) System, method, and computer program product for automatically selecting a constraint solver algorithm in a design verification environment
JP5093508B2 (ja) ループ最適化システム、ループ最適化方法、及びループ最適化用プログラム
US8589109B2 (en) Semiconductor circuit, semiconductor circuit test method, and semiconductor circuit test system
El-Kharashy et al. A novel assertions-based code coverage automatic cad tool
Drechsler et al. Verifying next generation electronic systems
CN115292102B (zh) 仿真方法、电子设备、可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant