CN104850515A - 一种缓存信元数据的方法、装置和设备 - Google Patents

Abstract

本发明公开了一种缓存信元数据的方法、装置和设备，属于计算机领域。方法包括：从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；将所述多个并行信元块拼接为一个并行信元块；将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。装置包括：选择模块，拼接模块和缓存模块。设备包括处理器和发射器。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。

Description

一种缓存信元数据的方法、装置和设备

技术领域

本发明涉及计算机领域，特别涉及一种缓存信元数据的方法、装置和设备。

背景技术

VCS(Variable Cell Switch，变长信元交换)芯片用于连接两个节点且将其中一节点的信元数据发送给另一节点。VCS芯片中包括多个S2P(Serial ToParallel，串并转换)单元、多个P2S(Parallel To Serial，并串转换)单元和一个缓存空间，每个S2P单元与缓存空间之间以及每个P2S单元与缓存空间之间通过并行总线连接。在VCS芯片发送信元数据时，S2P单元接收该一节点发送的信元数据，将该信元数据缓存在缓存空间中，VCS芯片从缓存空间中取出信元数据，将该信元数据发送给P2S单元，P2S单元将该信元数据发送给该另一节点。

对于VCS芯片中的每个S2P单元，该S2P单元缓存信元数据的过程如下：接收信元数据，该信元数据为串行数据，将该信元数据切分成宽度都小于或等于与该S2P单元连接的并行总线宽度的串行信元块，将每个串行信元块进行串并转换得到每个并行信元块，将每个并行信元块存储在该S2P单元缓存的传输队列中；在每个传输时隙，该S2P单元只能将其缓存的传输队列中的一个并行信元块写入缓存空间中。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

当并行信元块的宽度小于并行总线的宽度时，将该并行信元块写入缓存空间中时也占用一个传输时隙，浪费传输时隙，从而导致传输时隙的利用率低。

发明内容

为了解决现有技术的问题，本发明提供了一种缓存信元数据的方法、装置和设备。技术方案如下：

第一方面，本发明提供了一种缓存信元数据的方法，所述方法包括：

从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；

将所述多个并行信元块拼接为一个并行信元块；

将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。

结合第一方面，在第一方面的第一种可能的实现方式中，所述从S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块，包括：

从S2P单元缓存的传输队列中选择预设数值个并行信元块；

从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

结合第一方面的第一种实现方式，在第一方面的第二种可能的实现方式中，所述方法还包括：

如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中缓存至少一个宽度小于所述并行总线宽度的并行信元块。结合第一方面，在第一方面的第三种可能的实现方式中，所述从S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块，包括：

从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

结合第一方面的第一种或者第二种实现方式，在第一方面的第四种可能的实现方式中，所述从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块之后，还包括：

从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；

将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。

结合第一方面，在第一方面的第五种可能的实现方式中，所述方法还包括：

从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；

将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。

第二方面，本发明提供了一种缓存信元数据的装置，所述装置包括：

选择模块，用于从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；

拼接模块，用于将所述多个并行信元块拼接为一个并行信元块；

缓存模块，用于将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。

结合第二方面，在第二方面的第一种可能的实现方式中，所述选择模块，包括：

选择单元，用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；

第一获取单元，用于从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

结合第二方面的第一种实现方式，在第二方面的第二种可能的实现方式中，所述选择模块，还包括：

第二获取单元，用于如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中包括至少一个宽度小于所述并行总线宽度的并行信元块。

结合第二方面，在第二方面的第三种可能的实现方式中，所述选择模块，包括：

第三获取单元，用于从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

结合第二方面的第一种或者第二种实现方式，在第二方面的第五种可能的实现方式中，所述装置还包括：

第一获取模块，用于从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；

写入模块，用于将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。

结合第二方面，在第二方面的第五种可能的实现方式中，所述装置还包括：

第二获取模块，用于从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；

所述缓存模块，用于将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。

第三方面，本发明提供了一种缓存信元数据的设备，所述设备包括：处理器和发射器；

所述处理器，用于从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；

所述处理器，用于将所述多个并行信元块拼接为一个并行信元块；

所述发射器，用于将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。

结合第三方面，在第三方面的第一种可能的实现方式中，所述处理器，还用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

结合第三方面的第一种实现方式，在第三方面的第二种可能的实现方式中，所述处理器，还用于如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中缓存至少一个宽度小于所述并行总线宽度的并行信元块。

结合第三方面，在第三方面的第三种可能的实现方式中，所述处理器，还用于从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

结合第三方面的第一种或者第二种实现方式，在第三方面的第五种可能的实现方式中，所述处理器，还用于从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；

所述处理器，还用于将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。

结合第三方面，在第三方面的第五种可能的实现方式中，所述处理器，还用于从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；

所述处理器，还用于将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。

在本发明中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。

附图说明

图1-1是本发明实施例1提供的一种VCS芯片的结构示意图；

图1-2是本发明实施例1提供的一种S2P单元的结构示意图；

图2是本发明实施例2提供的一种缓存信元数据的方法流程图；

图3-1是本发明实施例3提供的一种缓存信元数据的方法流程图；

图3-2是本发明实施例3提供的拼接并行信元块的示意图；

图4是本发明实施例4提供的一种缓存信元数据的方法流程图；

图5是本发明实施例5提供的一种缓存信元数据的设备结构示意图；

图6是本发明实施例6提供的一种缓存信元数据的系统结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例1

本发明实施例提供了一种VCS芯片的结构示意图，参见图1-1，其中，该VCS芯片包括多个S2P单元，多个第二缓存空间，多条并行总线、多个P2S单元和一个第一缓存空间；

其中，每个S2P单元与第一缓存空间之间以及每个P2S单元与第一缓存空间之间通过并行总线连接；每个S2P单元对应一个第二缓存空间，且每个S2P单元缓存多个传输队列。

对于VCS芯片中的每个S2P单元，该S2P单元缓存信元数据时，S2P单元接收源节点发送的信元数据，该信元数据为串行数据，将该信元数据切分成宽度都小于或者等于与该S2P单元连接的并行总线宽度的串行信元块，将每个串行信元块进行串并转换得到每个并行信元块，将每个并行信元块存储在该S2P单元缓存的传输队列中。在每个传输时隙，该S2P单元从其缓存的传输队列中获取并行信元块，将该并行信元块写入VCS芯片的第一缓存空间中。在VCS芯片发送信元数据时，VCS芯片从第一缓存空间中获取并行信元块，将该并行信元块发送给P2S单元，P2S单元将该并行信元块转换为串行信元块，将该串行信元块发送给目的节点。

其中，参见图1-2，每个S2P单元包括选择模块101，拼接模块102和缓存模块103；

选择模块103，用于从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；

拼接模块102，用于将该多个并行信元块拼接为一个并行信元块；

缓存模块103，用于将该拼接后的并行信元块通过并行总线写入S2P单元所在的VCS芯片的第一缓存空间中。

进一步地，该选择模块101，包括：

选择单元，用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；

第一获取单元，用于从该预设数值个并行信元块中获取宽度之和小于或等于与S2P单元连接的并行总线宽度的多个并行信元块。

进一步地，该选择模块101，还包括：

第二获取单元，用于如果该预设数值个并行信元块中不存在宽度之和小于或等于该并行总线宽度的多个并行信元块，从该预设数值个并行信元块和VCS芯片的第二缓存空间中获取宽度之和小于或等于该并行总线宽度的多个并行信元块，第二缓存空间中包括至少一个宽度小于该并行总线宽度的并行信元块。

进一步地，该选择模块101，包括：

第三获取单元，用于从该S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块。

进一步地，每个S2P单元还包括：

第一获取模块，用于从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于该并行总线宽度的并行信元块；

写入模块，用于将该获取的并行信元块写入VCS芯片的第二缓存空间中。

进一步地，每个S2P单元还包括：

第二获取模块，用于从VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；

缓存模块，用于将该获取的并行信元块通过并行总线写入VCS芯片的第一缓存空间中。

在本发明实施例中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。

实施例2

本发明实施例提供了一种缓存信元数据的方法，该方法的执行主体可以为S2P单元或者S2P单元包括的调度器等。参见图2，其中，该方法包括：

步骤201：从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；

步骤202：将该多个并行信元块拼接为一个并行信元块；

步骤203：将该拼接后的并行信元块通过该并行总线写入S2P单元所在的VCS芯片的第一缓存空间中。

在本发明实施例中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。

实施例3

本发明实施例提供了一种缓存信元数据的方法，该方法的执行主体可以为S2P单元或者S2P单元包括的调度器等。参见图3-1，其中，该方法包括：

步骤301：S2P单元在发送并行信元块时，从S2P单元缓存的传输队列中选择预设数值个并行信元块；

其中，并行信元块是宽度小于或等于并行总线带宽且格式为并行格式的信元数据；VCS芯片包括多个S2P单元，每个S2P单元缓存多个传输队列，多个传输队列中的每个传输队列中包括至少一个并行信元块，至少一个并行信元块中的每个并行信元块的宽度都小于或等于与该VCS芯片连接的并行总线宽度。在每个传输时隙，每个S2P单元只能将其缓存的传输队列中的一个并行信元块写入VCS芯片的第一缓存空间中。第一缓存空间用于暂时缓存发给目标节点的并行信元块。

其中，本步骤可以为：

在S2P单元发送并行信元块时，该S2P单元根据调度规则，从其缓存的传输队列中选择预设数值个并行信元块。

需要说明的是，该S2P单元从其缓存的传输队列中选择预设数值个并行信元块时，只是选定该预设数值个并行信元块，并没有将该预设数值个并行信元块从队列中取出。

调度规则和预设数值可以根据需要进行设置并更改，在本发明实施例中对调度规则和预设数值都不做具体限定。

其中，调度规则是按顺序调度传输队列，并从每个调度的传输队列中选择一个并行信元块。

例如，该S2P单元缓存6个传输队列，分别为第一传输队列、第二传输队列、第三传输队列、第四传输队列、第五传输队列和第六传输队列；第一传输队列包括4个并行信元块，从队头到队尾排列的4个并行信元块宽度分别为2，6，8，10；第二传输队列包括3个并行信元块，从队头到队尾排列的3个并行信元块宽度分别为7，10，10；第三传输队列包括包括3个并行信元块，从队头到队尾排列的3个并行信元块宽度分别为8，9，5；第四传输队列包括4个并行信元块，从队头到队尾排列的4个并行信元块宽度分别为10，9，5，10；第五传输队列包括3个并行信元块，从队头到队尾排列的3个并行信元块宽度分别为10，2，1；第六传输队列包括4个并行信元块，从队头到队尾排列的4个并行信元块宽度分别为5，5，10，8。

以预设数值为3为例进行说明；则在当前传输时隙，从S2P单元缓存的各传输队列中选择第一传输队列、第二传输队列和第三传输队列；从第一传输队列中选择一个并行信元块，例如从第一传输队列中选择的并行信元块的宽度为2，从第二传输队列中选择一个并行信元块，例如从第二传输队列中选择的并行信元块的宽度为7，从第三传输队列中选择一个并行信元块，例如从第三传输队列中选择的并行信元块的宽度为8。在下一个传输时隙，从S2P单元缓存的各传输队列中选择第四传输队列、第五传输队列和第六传输队列，并分别从第四传输队列、第五传输队列和第六传输队列中分别选择一个并行信元块，以此类推。

再如，以预设数值为2为例进行说明，则在当前传输时隙，从S2P单元缓存的各传输队列中选择第一传输队列和第二传输队列，从第一传输队列中选择一个并行信元块，例如从第一传输队列中选择的并行信元块的宽度为2，从第二传输队列中选择一个并行信元块，例如从第二传输队列中选择的并行信元块的宽度为7。在下一个传输时隙，从S2P单元缓存的各传输队列中选择第三传输队列和第四传输队列，并分别从第三传输队列和第四传输队列中选择一个并行信元块，以此类推。

步骤302：从该预设数值个并行信元块中获取宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；

从该预设数值个并行信元块中任一选择一个并行信元块，从该预设数值个并行信元块中未选择的并行信元块中找出与该选择的并行信元块宽度之和小于或等于与该S2P单元连接的并行总线宽度的一个或多个并行信元块。

如果该预设数值个并行信元块中存在多组宽度之和小于或等于该并行总线宽度的并行信元块，则从多组并行信元块中选择宽度之和最大的一组并行信元块。如果存在宽度之和相等的多组并行信元块，则可以随机选择一组，或者选择一组宽度之差最大的一组并行信元块。

例如，并行总线宽度为10，该预设数值个并行信元块中存在两组宽度之和小于或等于并行总线宽度的并行信元块，分别为{2,7}和{2,8}，从两组中选择并行信元块的宽度之和最大的一组并行信元块为{2,8}。

再如，该预设数值个并行信元块中存在两组宽度之和小于或等于并行总线宽度的并行信元块，分别为{3,7}和{2,8}，这两组并行信元块宽度之和相等，则从这两组并行信元块中选择宽度之差最大的一组并行信元块为{2,8}。

在本步骤中，也可以直接确定该预设数值个并行信元块宽度之和是否小于或等于该并行总线宽度，如果是，则直接选择该预设数值个并行信元块，执行步骤303。如果不是，则从该预设数值个并行信元块中获取宽度之和小于或等于该并行总线宽度的多个并行信元块。

例如，并行总线宽度为10，该预设数值个并行信元块的宽度分别为6和4，确定这两个并行信元块的宽度之和正好等于并行总线宽度，则直接选择这两个并行信元块，执行步骤303。

步骤303：将该多个并行信元块拼接为一个并行信元块；

将多个并行信元中的相邻两个并行信元块首尾进行连接，得到一个并行信元块。

例如，参见图3-2，将宽度分别为6和4的两个并行信元块进行拼接时，将宽度为6的并行信元块的首部与宽度为4的并行信元块的尾部进行连接得到一个宽度为10的并行信元块。

步骤304：将该拼接后的并行信元块通过该并行总线写入VCS芯片的第一缓存空间中；

在当前传输时隙，将该拼接后的并行信元块输出到该并行总线上，通过该并行总线将该拼接后的并行信元块写入VCS芯片的第一缓存空间中。

进一步地，VCS芯片从第一缓存空间中获取该拼接后的并行信元块，将该拼接后的并行信元块发送给VCS芯片包括的P2S单元，由P2S单元将该拼接后的并行信元块拆分为多个并行信元块，将该多个并行信元块转换为多个串行信元块，将该多个串行信元块发送给目的节点。

步骤305：将该预设数值个并行信元块中未选择的并行信元块中宽度小于该并行总线宽度的并行信元块写入VCS芯片的第二缓存空间中。

从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于并行总线宽度的并行信元块；将获取的并行信元块写入VCS芯片的第二缓存空间中。

其中，VCS芯片的第二缓存空间用于暂时缓存该预设数值个并行信元块中未写入VCS芯片的第一缓存空间的并行信元块。

由于宽度较大的并行信元块可能不太好找到与该并行信元块宽度之和小于或等于该并行总线宽度的并行信元块，因此，在本步骤中也可以设定一个预设宽度，只将该预设数值个并行信元块中未选择的并行信元块中宽度小于预设宽度的并行信元块存储在VCS芯片的第二缓存空间中。

因此，本步骤可以为从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于预设宽度的并行信元块，将获取的并行信元块写入VCS芯片的第二缓存空间中。

预设宽度小于并行总线宽度，且预设宽度可以根据需要进行设置；例如，预设宽度可以为并行总线宽度的一半等。

进一步地，将该预设数值个并行信元块中未选择的并行信元块继续存储在该S2P单元缓存的传输队列中。

进一步地，为了避免并行信元块传输时延过大，甚至出现并行信元块一直缓存在第二缓存空间中发不出去的情况，当检测到第二缓存空间中的并行信元块的缓存时长达到预设时长时，从VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；将获取的并行信元块写入VCS芯片的第一缓存空间中。

进一步地，如果VCS芯片的第二缓存空间中存在宽度小于该并行总线宽度的至少一个并行信元块时，如果该预设数值个并行信元块中不存在宽度之和小于或等于该并行总线宽度的多个并行信元块时，可以从该预设数值个并行信元块和VCS芯片的第二缓存空间中获取宽度之和小于或等于该并行总线宽度的多个并行信元块。

进一步地，如果该预设数值个并行信元块和VCS芯片的第二缓存空间中存在多组宽度之和小于或等于该并行总线宽度的并行信元块，则从多组并行信元块中选择包含缓存时长最长的并行信元块的一组并行信元块，将该选择的并行信元块组包括的并行信元块拼接为一个并行信元块，将该拼接后的并行信元块通过并行总线写入VCS芯片的第一缓存空间中，从而能够减少并行信元块的传输时延。

在本发明实施例中通过拼接并行信元块，能够减少VCS芯片的时钟频率，具体验证如下：

例如，VCS芯片包括X＝14个S2P单元，并行总线宽度N为120，信元数据的长度为S的范围为80～120，每个S2P单元的速率为30，VCS芯片的时钟频率为F，则并行总线传输速率与S2P单元的速率的比例speed-up可以通过如下公式(1)计算得到：

Speed-up＝(F*S)/(X*R*125*CEIL(S/N，1))    (1)

其中，CEIL(S/N，1)表示将S/N为基数向上取整。

当speed-up大于或等于1，则表示对于长度为S的信元，并行总线的传输能力满足入口的带宽需求，否则不满足。

在本发明实施例中，如果将每个并行信元块以一个传输时隙写入VCS芯片的第一缓存空间时，F等于830MHZ的时钟频率才能保证所有并行信元块的speed-up都大于1。如果采用本发明实施例提供的方法将宽度之和小于或等于并行总线宽度的多个并行信元块拼接为一个并行信元块，将拼接的并行信元块以一个传输时隙写入VCS芯片的第一缓存空间时，F等于660MHZ的时钟频率就能保证所有并行信元块的speed-up都大于1。因此，通过拼接并行信元块，能够节省VCS芯片的时钟频率。

在本发明实施例中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。

实施例4

本发明实施例提供了一种缓存信元数据的方法，该方法的执行主体可以为S2P单元或者S2P单元包括的调度器等。参见图4，其中，该方法包括：

步骤401：S2P单元在发送并行信元块时，确定VCS芯片的第二缓存空间中是否存在宽度之和小于或等于与S2P单元连接的并行总线宽度的多个并行信元块，如果存在，执行步骤402，如果不存在，执行步骤403；

其中，并行信元块是宽度小于或等于并行总线带宽且格式为并行格式的信元数据。

为了减少并行信元块的传输时延，先确定VCS芯片的第二缓存空间中是否存在宽度之和小于或等于与S2P单元连接的并行总线宽度的多个并行信元块，如果存在，优先从第二缓存空间中获取宽度之和小于或等于该并行总线宽度的多个并行信元块，从而能够减少并行信元块的传输时延。如果不存在，再从该S2P单元缓存的传输队列中获取并行信元块。

步骤402：如果存在，则从第二缓存空间中获取宽度之和小于或等于该并行总线宽度的多个并行信元块，执行步骤405；

如果第二缓存空间中存在多组宽度之和小于或等于该并行总线宽度的并行信元块，则从多组并行信元块中选择包含缓存时长最大的并行信元块的一组并行信元块，从而能够保证缓存时长最大的并行信元块能够及时写入VCS芯片的第一缓存空间中，避免出现并行信元块的传输时延过长，甚至出现并行信元块一直缓存在第二缓存空间中发不出去的情况。

步骤403：如果不存在，则从S2P单元缓存的传输队列中选择预设数值个并行信元块；

如果第二缓存空间中不存在宽度之和小于或等于该并行总线宽度的多个并行信元块时，则该S2P单元根据调度规则，从其缓存的传输队列中选择预设数值个并行信元块。

需要说明的是，该S2P单元从其缓存的传输队列中选择预设数值个并行信元块时，只是选定该预设数值个并行信元块，并没有将该预设数值个并行信元块从队列中取出。

调度规则和预设数值可以根据需要进行设置并更改，在本发明实施例中对调度规则和预设数值都不做具体限定。

步骤404：从该预设数值个并行信元块和第二缓存空间中获取宽度之和小于或等于该并行总线宽度的多个并行信元块；

如果该预设数值个并行信元块和第二缓存空间中存在多组宽度之和小于或等于该并行总线宽度的并行信元块，则从多组并行信元块中选择包含缓存时长最长的并行信元块的一组并行信元块，从而能够保证缓存时长最大的并行信元块能够及时写入VCS芯片的第一缓存空间中，避免出现并行信元块的传输时延过长，甚至出现并行信元块一直缓存在第二缓存空间中发不出去的情况。

步骤405：将该多个并行信元块拼接为一个并行信元块；

将该多个并行信元中的相邻两个并行信元块首尾进行连接，得到一个并行信元块。

步骤406：将该拼接后的并行信元块通过该并行总线写入VCS芯片的第一缓存空间中；

在当前传输时隙，将该拼接后的并行信元块输出到该并行总线上，通过该并行总线将该拼接后的并行信元块写入VCS芯片的第一缓存空间中。

进一步地，VCS芯片从第一缓存空间中获取该拼接后的并行信元块，将该拼接后的并行信元块发送给VCS芯片包括的P2S单元，由P2S单元将该拼接后的并行信元块拆分为多个并行信元块，将该多个并行信元块转换为多个串行信元块，将该多个串行信元块发送给目的节点。

步骤407：将该预设数值个并行信元块中未选择的并行信元块中宽度小于该并行总线宽度的并行信元块写入VCS芯片的第二缓存空间中。

从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于该并行总线宽度的并行信元块；将获取的并行信元块写入VCS芯片的第二缓存空间中。

其中，VCS芯片的第二缓存空间用于暂时缓存该预设数值个并行信元块中未写入VCS芯片的第一缓存空间的并行信元块。

由于宽度较大的并行信元块可能不太好找到与该并行信元块宽度之和小于或等于该并行总线宽度的并行信元块，因此，在本步骤中也可以设定一个预设宽度，只将该预设数值个并行信元块中未选择的并行信元块中宽度小于预设宽度的并行信元块存储在VCS芯片的第二缓存空间中。

因此，本步骤可以为从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于预设宽度的并行信元块，将获取的并行信元块写入VCS芯片的第二缓存空间中。

预设宽度小于并行总线宽度，且预设宽度可以根据需要进行设置；例如，预设宽度可以为并行总线宽度的一半等。

进一步地，将该预设数值个并行信元块中未选择的并行信元块继续存储在该S2P单元缓存的传输队列中。

进一步地，为了避免并行信元块传输时延过大，甚至出现并行信元块一直缓存在第二缓存空间中发不出去的情况，当检测到第二缓存空间中的并行信元块的缓存时长达到预设时长时，从VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；将获取的并行信元块写入VCS芯片的第一缓存空间中。

在本发明实施例中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。

实施例5

本发明实施例提供了一种缓存信元数据的设备，该设备可以为S2P单元，参见图5，该设备包括：处理器501和发射器502；

处理器501，用于从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；

处理器501，用于将该多个并行信元块拼接为一个并行信元块；

发射器502，用于将该拼接后的并行信元块通过该并行总线写入该S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。

进一步地，处理器501，还用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；从该预设数值个并行信元块中获取宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块。

进一步地，处理器501，还用于如果该预设数值个并行信元块中不存在宽度之和小于或等于该并行总线宽度的多个并行信元块，从该预设数值个并行信元块和VCS芯片的第二缓存空间中获取宽度之和小于或等于该并行总线宽度的多个并行信元块，第二缓存空间中缓存至少一个宽度小于该并行总线宽度的并行信元块。

进一步地，处理器501，还用于从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块。

进一步地，处理器501，还用于从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于该并行总线宽度的并行信元块；

处理器501，还用于将获取的并行信元块写入VCS芯片的第二缓存空间中。

进一步地，处理器501，还用于从VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；

处理器501，还用于将获取的并行信元块通过该并行总线写入VCS芯片的第一缓存空间中。

在本发明实施例中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。

实施例6

本发明实施例提供了一种缓存信元数据的系统，参见图6，其中，该系统包括：S2P单元601、第一缓存空间602、第二缓存空间603，并行总线604。

其中，该S2P单元601通过该并行总线604与第一缓存空间602连接，该S2P单元601直接与第二缓存空间603连接。

其中，该S2P单元601包括：选择模块，拼接模块和缓存模块；

选择模块，用于从S2P单元601缓存的并行信元块中选择宽度之和小于或等于与该S2P单元601连接的并行总线604宽度的多个并行信元块；

拼接模块，用于将该多个并行信元块拼接为一个并行信元块；

缓存模块，用于将该拼接后的并行信元块通过并行总线604写入S2P单元601所在的VCS芯片的第一缓存空间602中。

进一步地，该选择模块，包括：

选择单元，用于从S2P单元601缓存的传输队列中选择预设数值个并行信元块；

第一获取单元，用于从该预设数值个并行信元块中获取宽度之和小于或等于与S2P单元601连接的并行总线604宽度的多个并行信元块。

进一步地，该选择模块，还包括：

第二获取单元，用于如果该预设数值个并行信元块中不存在宽度之和小于或等于该并行总线604宽度的多个并行信元块，从该预设数值个并行信元块和VCS芯片的第二缓存空间603中获取宽度之和小于或等于该并行总线604宽度的多个并行信元块，第二缓存空间603中包括至少一个宽度小于该并行总线604宽度的并行信元块。

进一步地，该选择模块，包括：

第三获取单元，用于从该S2P单元601所在的VCS芯片的第二缓存空间603中获取宽度之和小于或等于与该S2P单元601连接的并行总线604宽度的多个并行信元块。

进一步地，每个S2P单元601还包括：

第一获取模块，用于从该预设数值个并行信元块中未选择的并行信元块中获取宽度小于该并行总线604宽度的并行信元块；

写入模块，用于将该获取的并行信元块写入VCS芯片的第二缓存空间603中。

进一步地，每个S2P单元601还包括：

第二获取模块，用于从VCS芯片的第二缓存空间603中获取缓存时长达到预设时长的并行信元块；

缓存模块，用于将该获取的并行信元块通过并行总线604写入VCS芯片的第一缓存空间602中。

在本发明实施例中，从S2P单元缓存的并行信元块中选择宽度之和小于或等于与该S2P单元连接的并行总线宽度的多个并行信元块；将该多个并行信元块拼接为一个并行信元块；将该拼接后的并行信元块写入该S2P单元所在的VCS芯片的第一缓存空间中。本发明通过拼接并行信元块，能够将多个并行信元块占用一个传输时隙写入VCS芯片的第一缓存空间中，节省了传输时隙，提高了传输时隙的利用率。

需要说明的是：上述实施例提供的缓存信元数据的装置在缓存信元数据时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的缓存信元数据的装置与缓存信元数据的方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种缓存信元数据的方法，其特征在于，所述方法包括：

从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；

将所述多个并行信元块拼接为一个并行信元块；

将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。

2.如权利要求1所述的方法，其特征在于，所述从S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块，包括：

从S2P单元缓存的传输队列中选择预设数值个并行信元块；

从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

3.如权利要求2所述的方法，其特征在于，所述方法还包括：

如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中缓存至少一个宽度小于所述并行总线宽度的并行信元块。

4.如权利要求1所述的方法，其特征在于，所述从S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块，包括：

从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

5.如权利要求2或3所述的方法，其特征在于，所述从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块之后，还包括：

从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；

将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。

6.如权利要求1所述的方法，其特征在于，所述方法还包括：

从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；

将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。

7.一种缓存信元数据的装置，其特征在于，所述装置包括：

选择模块，用于从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；

拼接模块，用于将所述多个并行信元块拼接为一个并行信元块；

缓存模块，用于将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。

8.如权利要求7所述的装置，其特征在于，所述选择模块，包括：

选择单元，用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；

第一获取单元，用于从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

9.如权利要求8所述的装置，其特征在于，所述选择模块，还包括：

第二获取单元，用于如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中包括至少一个宽度小于所述并行总线宽度的并行信元块。

10.如权利要求7所述的装置，其特征在于，所述选择模块，包括：

第三获取单元，用于从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

11.如权利要求8或9所述的装置，其特征在于，所述装置还包括：

第一获取模块，用于从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；

写入模块，用于将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。

12.如权利要求7所述的装置，其特征在于，所述装置还包括：

第二获取模块，用于从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；

所述缓存模块，用于将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。

13.一种缓存信元数据的设备，其特征在于，所述设备包括：处理器和发射器；

所述处理器，用于从串并转换S2P单元缓存的并行信元块中选择宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块；

所述处理器，用于将所述多个并行信元块拼接为一个并行信元块；

所述发射器，用于将所述拼接后的并行信元块通过所述并行总线写入所述S2P单元所在的变长信元交换VCS芯片的第一缓存空间中。

14.如权利要求13所述的设备，其特征在于，

所述处理器，还用于从S2P单元缓存的传输队列中选择预设数值个并行信元块；从所述预设数值个并行信元块中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

15.如权利要求14所述的设备，其特征在于，

所述处理器，还用于如果所述预设数值个并行信元块中不存在宽度之和小于或等于所述并行总线宽度的多个并行信元块，从所述预设数值个并行信元块和所述VCS芯片的第二缓存空间中获取宽度之和小于或等于所述并行总线宽度的多个并行信元块，所述第二缓存空间中缓存至少一个宽度小于所述并行总线宽度的并行信元块。

16.如权利要求13所述的设备，其特征在于，

所述处理器，还用于从S2P单元所在的VCS芯片的第二缓存空间中获取宽度之和小于或等于与所述S2P单元连接的并行总线宽度的多个并行信元块。

17.如权利要求14或15所述的设备，其特征在于，

所述处理器，还用于从所述预设数值个并行信元块中未选择的并行信元块中获取宽度小于所述并行总线宽度的并行信元块；

所述处理器，还用于将所述获取的并行信元块写入所述VCS芯片的第二缓存空间中。

18.如权利要求13所述的设备，其特征在于，

所述处理器，还用于从所述VCS芯片的第二缓存空间中获取缓存时长达到预设时长的并行信元块；

所述处理器，还用于将所述获取的并行信元块通过所述并行总线写入所述VCS芯片的第一缓存空间中。