CN104838666B - 用于使包加速和减速的系统和方法 - Google Patents
用于使包加速和减速的系统和方法 Download PDFInfo
- Publication number
- CN104838666B CN104838666B CN201480003369.6A CN201480003369A CN104838666B CN 104838666 B CN104838666 B CN 104838666B CN 201480003369 A CN201480003369 A CN 201480003369A CN 104838666 B CN104838666 B CN 104838666B
- Authority
- CN
- China
- Prior art keywords
- packet
- clock
- inter
- stream
- clock rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0052—Interconnection of switches
- H04Q2011/0056—Clos
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q2011/0079—Operation or maintenance aspects
- H04Q2011/0081—Fault tolerance; Redundancy; Recovery; Reconfigurability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q2011/0086—Network resource allocation, dimensioning or optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
在一个实施例中,一种用于使包流加速的系统包含第一加速器,其用于将所述包流从第一时钟速率重新设定为第二时钟速率以产生经加速包流,其中所述第一时钟速率小于所述第二时钟速率,其中所述包流具有第一包间间隔,其中所述经加速包流具有第二包间间隔,且其中所述第二包间间隔大于所述第一包间间隔。所述系统还包含耦合到所述第一加速器的交换机,其中所述交换机用于以所述第二时钟速率交换所述经加速包流以产生经交换包流。
Description
技术领域
本发明涉及一种用于通信的系统和方法,尤其涉及一种用于使包加速和减速的系统和方法。
背景技术
数据中心路由大量的数据。当前,数据中心可以具有5到7百万兆字节每秒的吞吐量,预期所述吞吐量未来会大幅度增加。数据中心由庞大数目的服务器机架、存储设备机架以及其它机架构成,所有机架经由巨大的集中式包交换资源互连。在此资源中,电包交换机用于路由在这些数据中心中的数据包。电包交换机基于具有级间缓冲的包头部交换或路由包,所述级间缓冲可能溢出,从而导致丢包和对包重传的需要。
服务器、存储设备以及输入-输出设备的机架包含架顶式(TOR)包交换机,所述包交换机将来自其相关联的服务器和/或其它外设的包流组合成每TOR交换机较小数目的极高速流。TOR交换机将包流输出到包交换结构。并且,TOR交换机接收来自包交换核心的返回的经交换流且将其分配到所述交换机的机架内的服务器。从每个TOR交换机到包交换核心可以存在4×40Gb/s的流和相同数目的返回流。另外,在数据中心中可以存在每机架一个TOR交换机、数百到数万机架、以及因此数百到数万TOR交换机。
光子包交换机包含一族网络通信元件,所述元件可以用作数据中心中的核心交换机,或用于任何其它包交换环境中。在光子包交换机中,通过光子设备来交换包,而不将所述包转换成电信号。光子交换机往往在建立和断开连接的速度上具有挑战性,但在连接就位时显示出巨大的带宽吞吐量。
发明内容
一种用于使包流加速的实施例系统包含第一加速器,其用于将所述包流从第一时钟速率重新设定为第二时钟速率以产生经加速包流,其中所述第一时钟速率小于所述第二时钟速率,包流具有第一包间间隔,所述经加速包流具有第二包间间隔,以及所述第二包间间隔大于所述第一包间间隔。所述系统还包含耦合到所述第一加速器的交换机,其中所述交换机用于以所述第二时钟速率交换所述经加速包流以产生经交换包流。
一种用于使包流减速的实施例系统包含交换机,其用于以第一时钟速率交换包流。所述系统还包含耦合到所述交换机的减速器,其中所述减速器用于将所述经交换包流从所述第一时钟速率时钟重新设定为第二时钟速率以产生经减速包流,其中所述第二时钟速率低于所述第一时钟速率,所述经交换包流具有第一包间间隔,所述经减速包流具有第二包间隔,以及所述第二包间间隔小于所述第一包间间隔。
一种用于使包流加速的实施例方法包含以第一时钟速率接收所述包流,其中所述包流具有第一包间间隔;以及以所述第一时钟速率将所述包流存储在第一缓冲器中。所述方法还包含产生具有第二时钟速率的第二时钟,其中所述第二时钟速率高于所述第一时钟速率。另外,所述方法包含以第二时钟速率检索所述经存储包流以产生经加速包流,其中所述经加速包流具有第二包间间隔,以及所述第二包间间隔大于所述第一包间间隔。并且,所述方法包含以光学方式交换所述经加速包流。
一种用于使包流减速的实施例方法包含以光学方式交换所述包流以及以第一时钟速率将所述包流存储在第一缓冲器中,其中所述包流具有第一包间间隔。并且,所述方法包含产生具有第二时钟速率的第二时钟,其中所述第二时钟速率低于所述第一时钟速率;以及以所述第二时钟速率检索所述经存储包流以产生经减速包流,所述经减速包流具有第二包间间隔,以及所述第二包间间隔小于所述第一包间间隔。
前文已相当广泛地概述了本发明的实施例的特征,以便可以更好地理解接下来的本发明的详细说明。下文中将描述本发明的实施例的另外的特征和优点,这些另外的特征和优点形成本发明的权利要求书的主题。所属领域的技术人员应了解,所公开的概念和具体实施例可以容易地用作修改或设计用于实现本发明的相同目的的其它结构或方法的基础。所属领域的技术人员还应意识到,此类等效构造不脱离如在所附权利要求书中所阐述的本发明的精神和范围。
附图说明
为了更完整地理解本发明及其优点,现在参考下文结合附图进行的描述,其中:
图1图示了用于导引包流的实施例系统;
图2图示了包流;
图3图示了经延迟包流;
图4图示了经加速包流;
图5图示了经加速包流以及经延迟和加速包流;
图6图示了用于交换包的实施例系统;
图7图示了用于使包加速、交换包以及使包减速的实施例系统;
图8图示了用于交换包的另一实施例系统;
图9图示了用于使包加速的实施例系统;
图10图示了用于使包加速的另一实施例系统;
图11图示了用于使包减速的实施例系统;
图12图示了时钟速度倍增对比包间间隔的曲线图;
图13图示了时钟速度倍增对比包间间隔的另一曲线图;
图14图示了导引包的实施例方法;以及
图15图示了使包加速和减速的实施例方法。
除非另有指示,否则不同图中的对应标号和符号通常指代对应部分。绘制各图是为了清楚地说明实施例的相关方面,因此未必是按比例绘制的。
具体实施方式
首先应理解,尽管下文提供一项或多项实施例的说明性实施方案,但所公开的系统和/或方法可使用任何数目的技术来实施,无论该技术是当前已知还是现有的。本发明决不应限于下文所说明的说明性实施方案、附图和技术,包括本文所说明并描述的示例性设计和实施方案,而是可在所附权利要求书的范围以及其等效物的完整范围内修改。
图1图示了用于路由例如在数据中心中的包流的系统100。用于路由包流的系统在2013年3月15日递交的发明名称为“用于导引包流的系统和方法(System and Method forPacket Streams)”的序列号61/787,847的美国临时申请案中进一步论述,此申请案以引入的方式并入本文本中。最初,将来自机架102中的架顶式(TOR)交换机104的包流馈送到包颗粒分流器146中的缓冲器148,同时读取包地址和长度特性模块142确定包的包地址和长度。包地址和长度被馈送到统计数据收集模块144,所述统计数据收集模块收集统计数据以发送到控制单元130。控制单元130收集关于包长度的混合的统计数据以用于非实时用途。交换机控制处理器和连接请求处理器154处理包颗粒分流器146内的实时逐包过程,所述包颗粒分流器基于所测量或检测出的包长度等包属性将个别的包转移到一个路径或另一个路径中。
缓冲器148存储包,同时包地址和长度被读取。并且,将包地址和长度特性馈送到读取包地址和长度特性模块142且馈送到交换机控制处理器和连接请求处理器154。将交换机控制处理器和连接请求处理器154的输出馈送到交换机150。将包传送到通过来自交换机控制处理器和连接请求处理器154的输出设定的交换机150,因此所述包将被路由到光子交换结构112或路由到电包交换结构116。例如,所述路由是基于交换机控制处理器和连接请求处理器154关于包的长度是超出还是不超出经设定包长度或其它阈值的判定。交换机150例如基于包的长度将包路由到光子交换结构112或路由到电包交换结构116。交换机150可以是简单的交换机。如果将包路由到光子交换结构112,那么包被传递到缓冲器和延迟152、加速器180、且随后传递到光子交换结构112。由于缺乏光子缓冲或存储,缓冲器和延迟152存储包,直到光子交换结构112的适当的目的端口变得可用。加速器180使路由到光子包交换机180的包流的时钟速率加速以增加包间间隔(IPG)。
另一方面,如果将包路由到电包交换结构116,那么包被传递到缓冲器156、统计复用器158、以及统计解复用器160,随后传递到电包交换结构116。缓冲器156存储包,直到可以将所述包发送到电包交换机。来自多个包流的包可以通过统计复用器158以统计方式多路复用,因此可以更充分地利用电包交换结构116的端口。随后,统计解复用器160执行统计解复用以用于将低占用率数据流分到一系列并行的数据缓冲器中。
光子交换结构112是由一系列嵌套式固态光子交换机产生的多级固态光子交换结构。电包交换结构116是电包结构。电包交换结构116可以使用统计解复用器160接收包且使用统计复用器164以统计方式多路复用已经交换的包。所述包随后通过合路器120中的统计解复用器174进行解复用。电包交换结构116可以包含电包交换机和缓冲器162中的以常规方式响应于包路由信息的处理功能,所述电包交换结构可以包含多组缓冲器。
将来自光子交换结构112和电包交换结构116的经交换包馈送到合路器120,所述合路器组合两个经交换的包流。合路器120包含包颗粒合路器和定序器166。将光包流馈送到减速器182,其中使所述包的时钟速度减速,这减小了包间间隔。在一实例中,经减速包具有与加速之前的包相同的时钟速率和包间间隔。随后,将光子包流馈送到缓冲器172以进行存储,同时通过包地址和序列读取器168读取地址和序列,所述包地址和序列读取器确定光包的目的地址和序列号。还将电包流馈送到统计解复用器174以便以统计方式对所述包流进行解复用,且馈送到缓冲器176以进行存储,同时通过包地址和序列读取器168确定所述包流的特性。随后,包地址和序列读取器168基于交错来自两个路径的包以恢复包的连续序列编号而确定从缓冲器172和缓冲器176读取包的顺序,因此以正确的顺序读出两个流中的包。接着,包排序控制单元170以所述包的原始顺序释放在每个流中的包。当通过包序列控制单元170释放包时,使用例如简单的交换机等交换机178来组合所述包。在一实例中,分路器106和合路器120在单一模块中实施。可选地,分路器106和合路器120可以单独地实施。分路器106可以整合在TOR交换机104中,且合路器120可以在TOR交换机128中实施。TOR交换机104可以在机架102中,且TOR交换机128可以在机架126中。
光子包交换机可以用作数据中心中的核心交换机,如图1中所图示。在光子包交换机中,通过光子设备交换包,而不用将所述包转换成电信号。光子包交换机通过独立地朝向其目的地交换每个包来交换包流。因此,在包间间隔(IPG)或死区期间,为新目的地建立光子交换结构。对于给定水平的传送效率,包间间隔与比特率成反比。对于高速交换机而言,包间间隔可能非常短,从而在处理和建立光子交换机的过程中产生困难。
图2图示了具有比特率192的包流190,所述比特率由高度表示。包流190包含数据194、头部196以及包间间隔198。包间间隔198可以是比特率192的约100个时钟周期。例如,对于时钟速度R和包长度N,包长度等于N/R,且包间间隔198等于100/R。例如,当带宽192是10Gb/s时,包间间隔198是10ns,当带宽192是40Gb/s时,包间间隔198是2.5ns,以及当带宽192是100Gb/s时,包间间隔198是1ns。在光子交换机中,在包间间隔期间,光学光功率的物理连接在包之间完全改变,使得一个包的末端在连接重新配置开始之前完全经过交换机。在下一个包的前缘的开始之前完成交换机重新配置,因为在进行重新配置时存储包是有问题的。将连接改变命令准确定时地传递到光子交叉点以及所述交叉点的完成操作应该在包间间隔期间执行。如果在包间间隔期间未启动且完成物理连接,那么前一包的末端或下一包的前缘将被切掉。较大包间间隔给予光子交换机更多的时间来建立和改变包之间的连接。
光延迟线可以使包流延迟,例如,在作出路由决定时。图3图示了具有包间间隔198和带宽192的包流190以及具有包间间隔204和带宽208的经延迟包流202。包间间隔198等于包间间隔204,且带宽192等于带宽208。包间间隔并未增加,因为光延迟线使所有的信号延迟相同的量,因此将相同的延迟施加到包的各部分,包含数据和包间间隔。在光子包交换机的输入处,分接一些光,且检测到头部196。
可以使包流加速,其中包的持续时间减少且包间间隔增加。图4图示了包加速,其中具有包间间隔198的包流190加速到具有包间间隔422的包流420。包流190以输入时钟速率被读入缓冲器中,且以输出时钟速率被从缓冲器读出,所述输出时钟速率高于输入时钟速率。在此实例中,所使用的缓冲器的长度等于最短包的长度。最短包以较低时钟速率被完全读入缓冲器中且以较高时钟速率被从缓冲器读出。对于长包,当缓冲器是满的时,包的前缘以较高时钟速率被读出,而后缘以较低时钟速率被写入到缓冲器中。时钟是有间间隔的,直到缓冲器接近全满或预设时间,且重复此顺序。包流420的信息块大小与缓冲器的大小一致,而且包流具有一致的包间间隔。在其中包间间隔存在一致改进的缓冲器中存在较短时延。
图5图示了将具有包间间隔198和带宽192的包流190包加速到具有包间间隔230和带宽224的经加速包流222。包流190以初始时钟速率被读入缓冲器中,且以较高时钟速率被从缓冲器读出。原始包和经加速包的前缘示出为同步的。然而,实际上,所有包的前缘都可能具有与未经加速包的前缘的固定时间的偏移或延迟。包间间隔230大于包间间隔198,且带宽224大于带宽192。
同样,包流223是经加速且延迟的包流。包流223具有包间间隔231,包间间隔231等于包间间隔230。另外,包流223具有带宽225,带宽225与带宽224相同。包流223与包流222相比具有延迟227。
除去包间间隔,用时间表示的原始包长度为N/R。新包的长度等于用时间表示的旧包长度除以时钟速度的缩放比例C,所述缩放比例等于B/A。这可以表达为:
其中C是时钟速度的缩放比例,即,比值数,R是时钟速度(例如用GHz表示),且N是包长度。包长度可以是时钟周期,对于串行流所述时钟周期用比特表示。因此,对于1500字节(12,000比特)的原始包长度和在40GHz的原始时钟速度下的串行流,原始包长度将是N/R=12,000/40=300ns。如果C=1.25,产生50GHz的经加速时钟速率,那么新的经加速包持续时间将是12000/(1.25×40)=240ns。因此,如果原始包间间隔198是100/R(例如,在40GHz下,包间间隔198=2.5ns),那么经加速流的包间间隔230等于:
对于上方使用的实例值,这转化成(12000(1.25-1)+100×1.25)/1.25×40=62.5ns。因此,包间间隔的增加是62.5-2.5=60ns。用比值项表达的在包间间隔上相对于原始包间间隔的变化等于:
应注意,不同于包间间隔长度上的实际变化,此比值与时钟速度无关。包流222较好地适合于光子交换机,因为光子交换机在较大包间间隔的情况下较好地执行,但通常不受较高总带宽的限制。
通过向每个包或包信息块添加前向纠错(FEC),可能增加突发速度。如图4中所图示将包分成恒定大小的信息块可对FEC有用,因为此操作使得能够使用一致的FEC算法。当每个信息块包含其自身的FEC时,除使用单一信息块的小包以外,不存在跨越整个包的FEC。并且,目的交换机可以对包的可以包含地址信息的第一部分进行解码,且开始在包的其余部分已到达之前作出路由决定。
包间间隔影响所需的光子结构速度。在40Gb/s的包流情况下,包间间隔是约2.5ns。然而,对于10Gb/s的包流,包间间隔是约10ns,而对于100Gb/s的包流,包间间隔是约1ns。利用具有例如7ns的已知交换速度容量的结构,所述光子结构将可用于未经加速的10Gb/s的包流。然而,所述光子结构将不可用于未经加速的40或100Gb/s的包流,因为,尽管其连接路径可以支持40或100Gb/s的带宽,但建立连接的动作太过缓慢。如果40或100Gb/s的包流经加速以允许7ns的包间间隔,那么所述光子交换机将可用于交换经加速的40或100Gb/s的包,因为其连接带宽远超出这些值。
以下图示的表1描绘了基于包中的字节数目和时钟速度比的包间间隔的增加。图示超过1500字节的斜体值是针对巨型包。标准数据包的最大的大小是1500字节。然而,一些数据中心使用较大的巨型包,所述巨型包可以是9000字节或更长。对于增加时钟速度比以及对于增加包长度,包间间隔的增加更加显著。例如,对于具有1500字节的最大长度的包,1.1的时钟速度增加将使包间间隔增加几乎12倍,而具有1.1的时钟速度增加的50字节的较短包仅具有1.4倍的增益。对于500字节的中等长度包,对于1.1的时钟速度增加,包间间隔增加是4.6倍的增益。对于500字节的包,2:1的时钟速度增加使包间间隔增加21倍,而1.1:1的中等时钟速度增加使1,500字节(12,000比特)的包流的包间间隔增加11.9:1。在以每端口40Gb/s或100Gb/s操作的光子“长包”交换机的情形下,上述增加将对应于使包之间的建立时间从分别2.5和1ns增加到分别29.75和11.9ns,从而提供正容限,例如7ns的建立时间的交换机。通过调整超频比值(C),可以更好地利用具有合理的建立时间的光子交换机的容量。举例来说,如果光子交换机的建立时间可选地增加到15ns,那么40Gb/s的方法将不变,但对于100Gb/s的方案的超频速率将必须增加到1.2:1,从而产生21ns的包间间隔,所述包间间隔恢复正操作容限。
表1
在包经过交换之后,它们通过反向缓冲过程经历减速。包以增加的速率被写入到缓冲器中,且以较低时钟速率被读出。在一实例中,较低时钟速率与原始时钟速率相同,且包恢复到其原始持续时间和包间间隔。
图6图示了用于交换包的系统240的高层次视图。外围单元242和244产生包流,所述包流由交换机246接收。图中描绘了两个外围单元,但可以使用数千或更多的外围单元。外围单元242和244可以是数据中心TOR交换机、具有内置网络连接能力的计算机服务器、或其它设备,包含图1的包流分路器。具有包间间隔198的包流190可以通过外围单元242和244产生。
交换机246可以是电交换机或光子交换机。根据交换机拓扑,可以将多种拓扑用于内部交换机结构、内部控制以及内部缓冲。交换机246在包间间隔198的时间窗口内实现其对其端口到端口连接和级到级连接的所有重新配置。
交换机246将经交换包流馈送到外围单元,例如外围单元250和外围单元248。图中描绘了两个外围单元,但可以存在更多的外围单元。通过交换机246交换的包流191具有包间间隔198,所述包间间隔是与交换之前的包流190相同的包间间隔。并且,包流190和包流191具有相同的带宽。外围单元248和250可以是数据中心TOR交换机、具有内置网络连接能力的计算机服务器、或其它设备。
图7图示了用于使包加速、交换包以及使包减速的系统260。如在系统240中,外围单元242和外围单元244等外围单元产生包流190和189,所述包流各自具有包间间隔198。
包流通过加速器加速。例如,包流190通过加速器262加速且包流189通过加速器264加速。加速器262和加速器264对应地增加包流190的时钟速率以产生具有包间间隔230的包流222,且增加包流189的时钟速率以产生具有包间间隔230的包流223。包在时间上被压缩、与包边界同步,因此在包进入加速器时,包的开始在时间上间隔开。通过使包时钟加速,包持续时间减少,且包间间隔增加。因为最小包间间隔比包长度小得多,所以在包长度较小减小且时钟速度较小增加时,最小包间间隔大大增加。包间间隔的增加是时钟速度增加的量和包长度的函数。对于给定的时钟速度增加,最小包间间隔的增加与包长度成比例。对于较长的包,包间间隔的增加较大,因为较长包具有在较长时间的持续时间上施加的相同水平的压缩。加速器262可以整合到外围单元242中,且加速器264可并入到外围单元244中。在一实例中,加速器整合到TOR交换机中。可选地,加速器可以整合到分路器106中,如系统100中所描绘。在另一个实例中,加速器是独立的设备。图中描绘了仅两个加速器,但可以存在更多的加速器。在一实例中,对于每个包流存在一个加速器。
经加速包被馈送到交换机246,所述交换机交换经加速包。交换机246可以是光子交换机。交换机246的交换物理建立时间小于或等于包间间隔230。交换机246可以包含固态光子交换机的阵列,所述阵列可以组装成交织结构例如Baxter-Banyan、Benes或CLOS。
通过交换长包,光子包交换速度是相对较宽松的,因为包持续时间较长,从而允许在中等时钟速度增加的情况下产生相对较大的包间间隔。在一实例中,长包可以具有可变长度,且光子交换机使用异步交换。可选地,通过将长包填补到固定长度,例如1500字节,可以将长包作为固定长度的包来传输。这比异步方法仅略微低效,因为几乎所有“长包”都或者在固定最大长度处或者是非常紧密的。并且,通过使用固定长度包实现的同步交换机结构更容易产生,且不需要任何光子缓冲,只要可以在包间间隔期间建立交换。
在交换机246之后,经交换包被传输到减速器,例如减速器266和减速器268。减速器同步地使包流减速以具有减小的时钟速率和包间间隔。例如,具有包间间隔230的包流222减速到具有包间间隔199的包流193,而具有包间间隔230的包流222减速到具有包间间隔199的包流195。在一实例中,包间间隔199等于包间间隔198,所述包间间隔198可以是标准包间间隔。因此,经减速包具有与初始包相同的包间间隔。图中描绘了两个减速器,但可以存在更多的减速器。在一实例中,对于每个包流存在一个减速器。减速器266可以整合到外围单元248中,且减速器268可以整合到外围单元250中。在一实例中,减速器整合到TOR交换机中。可选地,减速器可以整合到合路器120中,如系统100中所描绘,或者可以是独立的设备。
图8图示了系统270,所述系统提供包加速、交换以及减速的更详细视图。最初,加速器262接收具有包间间隔198的包流190且使其加速到具有包间间隔230的包流222。使用在第一时钟速率下的第一时钟将包流190读入缓冲器272中。随后,使用在第二时钟速率下的第二时钟从缓冲器272读出包流。缓冲器272的长度取决于包粒度。在一个实例中,缓冲器272具有大于最大包的长度,且包在以第二时钟速率被读出之前以第一时钟速率被完全读入。可选地,缓冲器272短于最长包。在此实例中,短于缓冲器长度的包在被读出之前被完全读入缓冲器272中。然而,对于长于缓冲器的包,包的前部部分可以以较高时钟速率被读出,而后部部分以较低时钟速率被读入。缓冲器272可以以输入的比特流的数据速率下的连续时钟写入,或缓冲器可以以有输入间隔的时钟写入以防止保持实时信号的原始包间间隔进入缓冲器。随后使用更快的有间隔的时钟读出包。
因为第二时钟速率高于第一时钟速率,所以输入包流具有较高时钟速率,且因此在时间上被压缩。作为更快的时钟速度的结果,输出包流在时间上被压缩,且包间间隔增加。间隔的开始可以与包后缘同步。因为在连续的包的开始之间的时间段固定,所以包或包段的时间压缩增加了包间间隔。
在从缓冲器272读出之后,包流转至并行到串行转换器274。随后,通过电至光转换器276将包从电学域转换到光学域。
在加速器262之后,对包流进行分路。将包流的一部分发送到延迟线278以进行延迟,而将另一部分发送到包地址解码器280。在一实例中,延迟线278使包延迟约10纳秒以允许确定包地址。延迟线278可以是任何任意长度以在确定包地址时处理延迟,但对包后缘与下一包的前缘之间的包间间隔不具有影响。
包地址解码器280获得包的地址,且将地址馈送到光子交换结构112。包地址解码器280可以通过波长解码、通过读取包目的地址、或通过读取围绕包放置的外围到外围封套的地址来对包地址进行解码。另外的包地址解码器通过以下文件揭示:2012年1月27日递交的发明名称为“光标签或目的地的光谱编码(Spectral Encoding of an Optical Labelor Destination)”的序列号61/591628的美国临时专利申请案、____________递交的发明名称为“使用光谱触发器的光学交换设备(Optical Switching Device Using SpectralTrigger)”的代理人案号4194-52800的美国专利申请案、以及___________递交的发明名称为“光标签或目的地的光谱编码(Spectral Encoding of an Optical Label orDestination)”的代理人案号4194-52701的美国临时专利申请案,所述申请案的内容以引入的方式并入本文本中。
在延迟线278之后,包流被馈送到光子交换结构112,包在所述光子交换结构处被交换,从而产生具有包间间隔230的包流222。在新包前缘到达交换机之前,光子交换结构112通过基于来自包地址解码器280的包地址建立交换机交叉点来交换包。
具有包间间隔230的经交换包流222随后由减速器266减速以产生具有包间间隔199的包流193。在一实例中,包间间隔199与包间间隔198相同。减速器266执行加速器262相反的功能。最初,通过光至电转换器282将包流222从光学域转换到电学域。随后,通过串行到并行转换器284将包从串行转换到并行。
在转换到并行之后,使用在第三时钟速率下的第三时钟将包馈送到缓冲器286,且使用具有第四时钟速率的第四时钟从缓冲器286读出包,其中第四时钟速率低于第三时钟速率。在一实例中,第二时钟速率等于第三时钟速率,第一时钟速率等于第四时钟速率,且包流190和包流193具有相同的时钟速率和包间间隔。
图9图示了加速器290,所述加速器可以用作加速器262。加速器290可以是串行的,半字节宽(两比特或四比特宽)或字节宽的。包流190进入加速器290,其中所述包流馈送给包长度检测器292、包前缘检测器294、时钟接收器302,且被读入缓冲器300中。
包长度检测器292确定包长度。例如,包长度检测器292测量包长度或从头域读取包长度。随后,包长度检测器292将包长度传输到递减计数器298,所述递减计数器从包长度开始倒计。
包前缘检测器294确定前缘事件已发生的时间。包前缘指示包的开始。包前缘的检测可能花费M个时钟周期,其中M是边缘检测过程的函数。在一实例中,前缘检测包括对保持实时信号或模式的包间间隔的终止的检测,所述实时信号或模式在包的前缘转变成包前导信号。在另一个实例中,对包前导信号自身的开始执行直接检测,所述检测花费一些时间来确认有效前导模式。在检测到包前缘之后,包前缘检测器294被触发M个周期。在那时,数字延迟296产生开始包输出,所述开始包输出被馈送到选通功能308。
同时,链路时钟接收器302恢复输入数据时钟速率且使用此时钟速率将输入的包记录到缓冲器300中。输入数据时钟速率也被馈送到锁相环(PLL)304。在一实例中,PLL 304是按比例缩放时钟频率的A:B频率缩放的PLL。PLL 304耦合到本地快速时钟产生器306,所述时钟产生器基于经缩放频率产生时钟。PLL 304将本地快速时钟频率锁定到输入时钟,因此本地快速时钟具有精确的输入时钟。例如,输入时钟除以A,且本地时钟产生器输出除以B。随后,为了锁定所得信号,将本地时钟锁定到输入时钟的B/A。如果B>A,那么所产生的时钟处于比所接收的时钟更高的频率。例如,如果B=11且A=10,那么本地经加速时钟是输入时钟速率的1.1倍。将所产生的时钟馈送到选通功能308。
基于来自选通功能308的输入,交换机312选择或者来自包间间隔模式产生器310或者来自存储在缓冲器300中的包的信号。当缓冲器中存在数据时选择包,且在包间间隔期间选择包间间隔模式。
选通功能308通过将包间间隔模式产生器310从输出端口断开且可选地将缓冲器300连接到所述输出端口来抑制所述外向包间间隔模式产生器。包间间隔模式产生器310产生给定长度的特定的序列,所述序列可以或可以不与包的末端同步。可选地,根据特定实施方案中用于包间间隔格式的惯例,包间间隔模式产生器310产生简单的模式或产生零的流。选通功能308实现有间隔的经加速时钟线,从而将通过本地时钟源产生的经加速时钟馈送到缓冲器300和递减计数器298的输出记录点。
缓冲器300是N级先入先出(FIFO)缓冲器,其中N大于最长包长度。在N个时钟周期之后,包的前缘将到达缓冲器300内部N级深处的点。当缓冲器300是满的,或如果它略大于N则为接近满的时。以经加速时钟速率将包输出缓冲器300,由此在时间上压缩包同时在包初始进入缓冲器300之后维持包前缘N个输入时钟周期。一旦包被读出,递减计数器298就达到零,且将包输出信号的末端发送到选通功能308。随后,选通功能308将经加速时钟从缓冲器300的输出以及从递减计数器298断开,且将包间间隔模式产生器310重连接到输出。同时,将下一包记录到缓冲器中。一旦包到达缓冲器中的N级深的点,所述包就也以相同方式以经加速时钟输出。这需要另外的计数器,为了清楚起见所述计数器未在图9中示出。对于具有750字节的包长度阈值的长包交换机,仅需要两对计数器。然而,对于500字节的阈值,需要三对计数器。
图10图示了加速器的另一实施例,即,加速器320,所述加速器也可以用作加速器262。加速器320包含输入包间间隔拒绝。例如,从TOR交换机总线或从光学接收器和串行到并行转换器接收具有包间间隔198的包流190。随后将包流190馈送到链路时钟接收器302、包长度检测器292、包前缘检测器294以及数字延迟线322。
包长度检测器292测量或读取包长度,且将所述长度传输到递减计数器326和递减计数器328。包长度检测器332触发递减计数器328,所述递减计数器控制选通功能334以触发缓冲器330从而贯穿包长度记录在包前缘处的包开始。
包前缘检测器294在接收包的前缘之后可能花费一些时间来检测包的前缘。在包前缘检测器294检测包前缘之后,所述包前缘检测器使得选通功能334的输出能够允许将包从数字延迟线322记录到缓冲器330中。在检测包前缘之后,包前缘检测器294还输出到选通功能334。并且,选通功能334接收通过链路时钟接收器302恢复的输入时钟。
在一实例中,缓冲器330是N级FIFO的独立记录的缓冲器,其中其输出独立于其输入来记录。N可以大于最大包长度。链路时钟接收器302恢复输入数据时钟,且使用它来将输入包记录到缓冲器330中。随着包被记录到缓冲器330中,当缓冲器330是满的或接近满的时,所述包的前缘到达缓冲器330内部N级深处的点。当递减计数器328达到零时,它通过选通功能334停止将数据记录到缓冲器330中。因此,任何包间间隔数据模式均未读入缓冲器330中。此时,在检测包前缘M个周期之后,通过包前缘检测器294触发数字延迟324,从而使得数字延迟线324将开始包输出消息输出到选通功能308。随后,选通功能308通过将包间间隔模式产生器310从输出端口断开且将缓冲器330连接到所述输出端口来抑制所述包间间隔模式产生器。通过本地快速时钟产生器306产生的快速时钟通过选通功能308输出到缓冲器330。以新的经加速时钟速率将包的字节从缓冲器330输出,由此在时间上压缩包同时在包初始进入缓冲器330之后的N+M个输入时钟周期维持包前缘。
一旦包被读出,递减计数器326就达到零,且同时将末端包输出信号发送到选通功能308。随后,选通功能308将使经加速时钟从缓冲器330的输出和递减计数器326断开。并且,选通功能重连接包间间隔模式产生器310,因此通过包间间隔模式产生器310产生的模式在包间间隔中。通过选通功能308控制的交换机312选择或者来自缓冲器330或者来自包间间隔模式产生器310的输出来输出。输出包流222具有增加的包间间隔230。
通过锁相环304,即,频率缩放锁相环,将通过本地快速时钟产生器306产生的快速时钟频率频率锁定到通过链路时钟接收器302接收的输入时钟。因此,本地快速时钟与输入时钟之间具有精确的关系。例如,输入时钟可以除以A,且本地时钟产生器输出除以B,且锁定所得信号,从而产生锁定到输入时钟的B/A的本地时钟。同时,将下一包记录到缓冲器中。一旦包到达缓冲器中的N级深的点,所述包就也以相同方式以经加速时钟输出。这需要复制一些计数器,为了清楚起见所述计数器未在图10中示出。对于具有750字节的包长度阈值的长包交换机,仅需要两组计数器。然而,对于500字节的阈值,使用三组计数器。
图11图示了减速器340,所述减速器可以用作减速器266。减速器340类似于加速器320进行操作,且具有类似结构,但应用相反功能来重建原始比特率和包间间隔。减速器340拒绝输入包间间隔。经扩展包间间隔中的长度以及因此字节的数目超出原始包间间隔的长度和字节的数目,且如果被允许无阻碍流动,则将导致缓冲器330的饱和。减速器340可以接受串行的、半字节宽的以及字节宽的包。具有经扩展包间间隔230的包流222进入减速器340,且经分路和馈送到数字延迟线322、包长度检测器332、包前缘检测器294以及链路时钟接收器302。
包长度检测器332确定输入包的长度。例如,包长度检测332测量包长度或从头域读取包长度。随后,包长度检测器将包长度发送到递减计数器326和递减计数器328。
包前缘检测器294从包前缘读入起可能花费一些时间来检测包前缘。例如,包前缘的检测可能花费M个时钟周期,其中M取决于边缘检测过程。一旦包前缘检测器294检测包前缘,它就发信号通知选通功能334以准许缓冲器330从数字延迟线322读入包。
在一实例中,缓冲器330是N级FIFO缓冲器,其中N大于最大包的长度。并且,缓冲器330独立地记录,其中其输出可以独立于其输入来记录。链路时钟接收器302恢复输入数据时钟速率,且使用此时钟速率将输入包记录到缓冲器330中。在N个时钟周期之后,包的前缘将到达缓冲器330内部N级深处的点。当递减计数器326和递减计数器328达到零时,递减计数器328触发选通功能334以发信号通知缓冲器330以停止读取包,由此拒绝任何经扩大的包间间隔数据模式。所述包间间隔数据模式将被符合原始大小设定的包间间隔数据模式取代以填充经恢复的原始包间间隔。
在检测包前缘M个周期之后通过包前缘检测器294触发的数字延迟324产生开始包输出。开始包输出被馈送到选通功能308。作为回应,选通功能308通过发信号通知交换机312以断开其输出来抑制包间间隔模式产生器310。并且,交换机312将缓冲器330的输出连接到输出端口。选通功能308还使得通过本地缓慢时钟产生器342产生的有间隔的经减速时钟能够被馈送到缓冲器330的输出记录端口。当缓慢时钟具有经加速时钟的A/B的频率且经加速时钟具有原始时钟速率的B/A倍的关系时,经减速时钟具有与原始时钟相同的频率。缓冲器330以经减速时钟速率输出包的字节,由此对包进行解压缩同时在包初始进入缓冲器330之后的N+M个输入时钟周期维持包前缘。一旦包从缓冲器330被读出,递减计数器326就将达到零,且将末端包输出信号发送到选通功能308。随后,选通功能308将使经减速时钟从缓冲器330的时钟输出以及从递减计数器326断开。并且,选通功能308将使得交换机312将缓冲器330的输出从输出端口断开且将包间间隔模式产生器310的输出连接到所述输出端口。包间间隔模式将因此被插入到包间间隔中。
将通过本地缓慢时钟产生器342产生的本地缓慢时钟频率锁定到通过PLL 304的链路时钟接收器302接收的输入时钟。因此,本地较慢时钟与输入时钟之间具有精确的关系,例如,经缩放A/B,其中本地时钟缩放到输入时钟的A/B。例如,输入时钟除以B,且本地时钟除以A。所得信号被锁定。如果B>A,那么所产生的时钟处于比所接收的时钟更低的频率。例如,如果B=11且A=10,那么本地经减速时钟在输入时钟速率的1/1.1倍(=0.9090909倍)处。
包间间隔的增加与时钟速度的增加和包的长度成比例。因为包间间隔的增加对于较长包而言更大,所以此技术可以尤其对系统100有用,其中仅长包被路由到光子交换机。使得包更容易通过缓慢光子交换机进行交换的较大包间间隔需要大量压缩,以及因此较大的比特率时钟的增加。包可以具有随机长度的包、给定范围内的随机长度的包,例如不具有短包、或固定长度的包。
图12图示了曲线图350,其示出针对100Gb/s的包流的时钟速度倍增对比用纳秒表示的包间间隔。曲线352描绘了针对长于5000字节的包的最短包间间隔,曲线354描绘了针对长于1300字节的包的包间间隔,曲线356描绘了针对长于900字节的包的包间间隔,曲线358图示了针对长于500字节的包的包间间隔,且曲线360图示了针对具有长于200字节大小的包的包间间隔。包间间隔从1ns到20ns的增加针对1300字节或更长的包需要22%的时钟速度加速,且针对900字节或更长的包需要36%的增加。并且,包间间隔从1ns到10ns的增加针对1300字节或更长的包需要9%的加速、针对900字节或更长的包需要14%的加速,且针对500字节的包需要29%的加速。在一实例中,针对大于范围为500字节到1400字节的设定值的包执行加速。
图13图示了针对40Gb/s的包流的时钟速度倍增对比包间间隔的曲线图370。曲线372图示了针对长于5000字节的包的最短包间间隔,曲线374图示了针对长于1300字节的包的最短包间间隔,曲线376图示了针对长于900字节的包的最短包间间隔,曲线378图示了针对长于500字节的包的最短包间间隔,且曲线380图示了针对长于200字节的包的最短包间间隔。包间间隔从2.5ns到20ns的增加可以通过针对1300字节或更长的包的7.2%的加速、针对900字节或更长的包的11%的加速以及针对500字节或更长的包的21.5%的加速来实现。另外,包间间隔从2.5ns到10ns的增加通过针对1300字节或更长的包的3%的加速、针对900字节或更长的包的4%的加速、针对500字节或更长的包的8%的加速以及针对200字节或更长的包的22%的加速来实现。
图14图示了示出交换包的方法的流程图410。最初,在步骤412中,使包加速。通过以输入时钟速率将包读入缓冲器中且以较高输出时钟速率将数据从缓冲器读出从而在时间上压缩包数据。当包数据被压缩且包边缘保持同步时,包间间隔增加。包间间隔增加对于长包而言更大,因为对于给定的时钟速率的增加,长包的长度减少得更多。包间间隔增加对于时钟速率的较大增加而言也更大。包的带宽也增加。
接着,在步骤414中交换经加速包。交换可以通过光子包交换结构执行。可选地,交换可以通过电子交换结构执行。当交换通过光子交换结构执行时,包间间隔的增加给予光子交换结构额外的时间来建立其在包之间的交叉点。光子交换结构可以处理包的带宽的增加,因为它通过所建立的连接可以支持较大带宽。
在交换之后,在步骤416中使经交换包流减速。减速以类似方式执行加速的相反功能。包以输入时钟速率被读入缓冲器中,且以较低输出时钟速率在缓冲器处被读出。在其中较低输出时钟速率等于原始输入时钟速率的实例中,最终的包具有与输入包相同的时钟速率、带宽以及包间间隔。
图15图示了用于使包流加速或减速的流程图390。最初,在步骤396中接收输入包。随后,在步骤392中,例如从输入包获得输入时钟。
在步骤394中,产生输出时钟。在加速过程中,输出时钟具有比输入时钟更高的时钟速率,而在减速过程中,输出时钟具有比输入时钟更低的时钟速率。输出时钟与输入时钟被频率锁相以维持直接关系。例如,输入时钟乘以A,输出时钟乘以B,且所得时钟被锁相。
最后,在步骤402中,选择或者经存储包或者包间间隔产生流。当缓冲器中存在包时选择经存储包,且在包流的包间间隔中选择包间间隔产生流。
并且,在步骤398中使用初始时钟速率将输入包存储到缓冲器中。随后,在步骤400中以输出时钟速率将经存储包从缓冲器读出。在一实例中,对于输入包和输出包,前包边缘的间距相同。当输出时钟速率高于输入时钟速率时,输出包被加速,且所述包在时间上被压缩,从而具有增加的带宽,同时包间间隔增加。
在一项实施例中,所需的光子交叉点交换速度需求减少超过一定数量级,因为将通过光子交换机进行交换的包流的包间间隔增加。在另一项实施例中,时序约束和同步设计上的容限增加了超过一定数量级。
虽然本发明中已提供若干实施例,但应理解,在不脱离本发明的精神或范围的情况下,本发明所公开的系统和方法可以以许多其他特定形式来体现。本发明的实例应被视为说明性而非限制性的,且本发明并不限于本文本所给出的细节。例如,各种元件或部件可以在另一系统中组合或合并,或者某些特征可以省略或不实施。
此外,在不脱离本发明的范围的情况下,各种实施例中描述和说明为离散或单独的技术、系统、子系统和方法可以与其它系统、模块、技术或方法进行组合或合并。展示或论述为彼此耦合或直接耦合或通信的其它项也可以采用电方式、机械方式或其它方式通过某一接口、设备或中间部件间接地耦合或通信。其他变化、替代和改变的示例可以由本领域的技术人员在不脱离本文精神和所公开的范围的情况下确定。
Claims (21)
1.一种用于使包流加速的系统,所述系统包括:
第一加速器,其用于将所述包流的多个输入包从第一时钟速率时钟重新设定为第二时钟速率以产生经加速包流的多个经加速包,其中,所述第一时钟速率小于所述第二时钟速率,其中,所述多个输入包的多个第一前缘与所述多个经加速包的多个第二前缘同步,其中,所述包流具有第一包间间隔,其中,所述经加速包流具有第二包间间隔,并且其中,所述第二包间间隔大于所述第一包间间隔;以及
耦合到所述第一加速器的交换机,其中,所述交换机用于以所述第二时钟速率交换所述经加速包流以产生经交换包流。
2.根据权利要求1所述的系统,其进一步包括耦合到所述第一加速器的同步器,其中,所述同步器用于检测所述多个输入包的所述多个第一前缘。
3.根据权利要求1所述的系统,其进一步包括耦合到所述交换机的第一减速器,其中,所述第一减速器用于将所述经交换包流从所述第二时钟速率重新设定为第三时钟速率以产生经减速包流,其中,所述第二时钟速率大于所述第三时钟速率,其中,所述经减速包流具有第三包间间隔,并且其中,所述第三包间间隔小于所述第二包间间隔。
4.根据权利要求3所述的系统,其中所述第一时钟速率等于所述第三时钟速率。
5.根据权利要求3所述的系统,其进一步包括:
耦合在所述第一加速器与所述交换机之间的电至光转换器;以及
耦合在所述交换机与所述第一减速器之间的光至电转换器,其中所述交换机是光子交换机。
6.根据权利要求3所述的系统,其进一步包括:
耦合到所述第一加速器的第一外设;以及
耦合到所述第一减速器的第二外设。
7.根据权利要求3所述的系统,其进一步包括:
耦合到所述交换机的多个加速器;以及
耦合到所述交换机的多个减速器。
8.根据权利要求3所述的系统,其进一步包括:
耦合到所述第一加速器的包分路器;
耦合到所述第一减速器的包合路器;以及
耦合在所述包分路器与所述包合路器之间的电交换机,其中所述交换机是光子交换机,并且其中所述包分路器用于将具有大于第一阈值的多个第一长度的所述包流的多个第一包路由到所述光子交换机,且将具有小于或等于所述第一阈值的多个第二长度的所述包流的多个第二包路由到所述电交换机。
9.根据权利要求1所述的系统,其进一步包括:
耦合在所述第一加速器与所述交换机之间的延迟单元;以及
耦合在所述第一加速器与所述交换机之间的包地址解码器。
10.根据权利要求1所述的系统,其中所述第一加速器包括:
时钟接收器,其用于接收具有所述第一时钟速率的第一时钟信号;
时钟产生器,其用于产生具有所述第二时钟速率的第二时钟信号;
耦合到所述时钟产生器的选通模块;以及
耦合到所述时钟接收器、所述时钟产生器以及所述选通模块的缓冲器,其中,所述缓冲器用于以所述第一时钟速率存储所述包流的第一包且以所述第二时钟速率检索经存储的第一包。
11.根据权利要求10所述的系统,其中所述第一加速器进一步包括:
分路器,其用于将所述包流复制成第一包流、第二包流以及第三包流;
包前缘检测器,其用于接收所述第三包流;
包长度检测器,其用于接收所述第二包流;以及
耦合在所述包前缘检测器与所述选通模块之间的数字延迟,其中所述数字延迟用于根据通过所述包前缘检测器检测到的所述经存储包的前缘来发信号通知所述选通模块以开始读出所述经存储包。
12.根据权利要求1所述的系统,其中所述交换机是光子交换机。
13.一种用于使包流减速的系统,所述系统包括:
交换机,其用于以第一时钟速率交换所述包流;以及
耦合到所述交换机的减速器,其中所述减速器用于将经交换的包流的多个经交换包从所述第一时钟速率重新设定为第二时钟速率以产生经减速包流的多个经减速包,其中,所述第二时钟速率低于所述第一时钟速率,其中,所述多个经交换包的多个第一前缘与所述多个经减速包的多个第二前缘同步,其中,所述经交换包流具有第一包间间隔,其中所述经减速包流具有第二包间间隔,并且其中,所述第二包间间隔小于所述第一包间间隔。
14.根据权利要求13所述的系统,其中所述交换机是光子交换机。
15.根据权利要求13所述的系统,其中所述减速器包括:
时钟接收器,其用于接收具有所述第一时钟速率的第一时钟信号;
时钟产生器,其用于产生具有所述第二时钟速率的第二时钟信号;
耦合到所述时钟产生器的选通模块;以及
耦合到所述时钟接收器、所述时钟产生器以及所述选通模块的缓冲器,其中所述缓冲器用于以所述第一时钟速率存储所述经交换包流且以所述第二时钟速率检索经存储的包。
16.根据权利要求15所述的系统,其中所述减速器进一步包括:
分路器,其用于将所述经交换包流分成第一包流、第二包流以及第三包流;
包前缘检测器,其用于接收所述第三包流;
包长度检测器,其用于接收所述第二包流;以及
耦合在所述包前缘检测器与所述选通模块之间的数字延迟,其中所述数字延迟用于根据通过所述包前缘检测器检测到的所述经存储包的前缘来发信号通知所述选通模块以开始读出所述经存储包。
17.一种用于使包流加速的方法,所述方法包括:
以第一时钟速率接收所述包流的多个输入包,其中所述包流具有第一包间间隔和多个第一前缘;
以所述第一时钟速率将所述多个包存储在第一缓冲器中;
产生具有第二时钟速率的第二时钟,其中所述第二时钟速率高于所述第一时钟速率;
以所述第二时钟速率检索经存储的所述多个包以产生经加速包流的多个经加速包,其中,所述多个经加速包的多个第二前缘与所述多个输入包的所述多个第一前缘同步,其中,所述经加速包流具有第二包间间隔,并且其中所述第二包间间隔大于所述第一包间间隔;以及
以光学方式交换所述经加速包流。
18.根据权利要求17所述的方法,其进一步包括:
以所述第二时钟速率将所述经加速包流存储在第二缓冲器中;
产生具有第三时钟速率的第三时钟,其中所述第三时钟速率低于所述第二时钟速率;以及
以所述第三时钟速率检索所述经存储的经加速包流以产生经减速包流,其中所述经减速包流具有第三包间间隔,并且其中所述第三包间间隔小于所述第二包间间隔。
19.根据权利要求18所述的方法,其中所述第三包间间隔等于所述第一包间间隔。
20.根据权利要求17所述的方法,其进一步包括:
检测所述包流的第一包的前缘;以及
检测所述第一包的长度。
21.一种用于使包流减速的方法,所述方法包括:
以光学方式交换所述包流;
以第一时钟速率将所述包流的多个输入包存储在第一缓冲器中,其中所述包流具有第一包间间隔,并且其中,所述多个输入包具有多个第一包前缘;
产生具有第二时钟速率的第二时钟,其中,所述第二时钟速率低于所述第一时钟速率;以及
以所述第二时钟速率检索经存储的包流以产生经减速包流的多个经减速包,其中,所述多个经减速包具有多个第二包前缘,其中所述多个第二包前缘与所述多个第一包前缘同步,其中,所述经减速包流具有第二包间间隔,并且其中所述第二包间间隔小于所述第一包间间隔。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/901,944 US8971321B2 (en) | 2012-12-11 | 2013-05-24 | System and method for accelerating and decelerating packets |
US13/901,944 | 2013-05-24 | ||
PCT/CN2014/078419 WO2014187375A2 (en) | 2013-05-24 | 2014-05-26 | System and method for accelerating and decelerating packets |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104838666A CN104838666A (zh) | 2015-08-12 |
CN104838666B true CN104838666B (zh) | 2018-06-26 |
Family
ID=51939011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480003369.6A Active CN104838666B (zh) | 2013-05-24 | 2014-05-26 | 用于使包加速和减速的系统和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8971321B2 (zh) |
CN (1) | CN104838666B (zh) |
WO (1) | WO2014187375A2 (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9491120B2 (en) | 2013-05-01 | 2016-11-08 | Huawei Technologies Co., Ltd. | Method for crosstalk and power optimization in silicon photonic based switch matrices |
US9456260B2 (en) | 2013-05-01 | 2016-09-27 | Huawei Technologies Co., Ltd. | Method for crosstalk and power optimization in silicon photonic based switch matrices |
WO2014183126A1 (en) * | 2013-05-10 | 2014-11-13 | Huawei Technologies Co., Ltd. | System and method for photonic switching |
US9584885B2 (en) | 2013-05-10 | 2017-02-28 | Huawei Technologies Co., Ltd. | System and method for photonic switching |
US9654853B2 (en) | 2013-05-10 | 2017-05-16 | Huawei Technologies Co., Ltd. | System and method for photonic switching |
JP6353932B2 (ja) * | 2014-06-03 | 2018-07-04 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 光パケット送出方法及びデバイス、光パケット処理方法、並びに光スイッチングデバイス |
US20160044393A1 (en) * | 2014-08-08 | 2016-02-11 | Futurewei Technologies, Inc. | System and Method for Photonic Networks |
US9282384B1 (en) | 2014-10-07 | 2016-03-08 | Huawei Technologies Co., Ltd. | System and method for commutation in photonic switching |
WO2016069017A1 (en) * | 2014-10-31 | 2016-05-06 | Huawei Technologies Co., Ltd. | Photonic switch matrices crosstalk and power optimization |
US9860614B2 (en) * | 2015-05-13 | 2018-01-02 | Huawei Technologies Co., Ltd. | System and method for hybrid photonic electronic switching |
US9860615B2 (en) * | 2015-05-14 | 2018-01-02 | Huawei Technologies Co., Ltd. | System and method for photonic switching |
US9654849B2 (en) * | 2015-05-15 | 2017-05-16 | Huawei Technologies Co., Ltd. | System and method for photonic switching |
US10291682B1 (en) * | 2016-09-22 | 2019-05-14 | Juniper Networks, Inc. | Efficient transmission control protocol (TCP) reassembly for HTTP/2 streams |
WO2018183526A1 (en) | 2017-03-29 | 2018-10-04 | Fungible, Inc. | Non-blocking, full-mesh data center network having optical permutors |
CN110710172A (zh) | 2017-03-29 | 2020-01-17 | 芬基波尔有限责任公司 | 在接入节点组内多路复用分组喷射的无阻塞的任意到任意数据中心网络 |
WO2018183542A1 (en) | 2017-03-29 | 2018-10-04 | Fungible, Inc. | Non-blocking any-to-any data center network with packet spraying over multiple alternate data paths |
CN117971715A (zh) | 2017-04-10 | 2024-05-03 | 微软技术许可有限责任公司 | 多处理器系统中的中继一致存储器管理 |
US10725825B2 (en) | 2017-07-10 | 2020-07-28 | Fungible, Inc. | Data processing unit for stream processing |
WO2019014265A1 (en) | 2017-07-10 | 2019-01-17 | Fungible, Inc. | DATA PROCESSING UNIT FOR CALCULATION NODES AND STORAGE NODES |
US10965586B2 (en) | 2017-09-29 | 2021-03-30 | Fungible, Inc. | Resilient network communication using selective multipath packet flow spraying |
WO2019068013A1 (en) | 2017-09-29 | 2019-04-04 | Fungible, Inc. | FABRIC CONTROL PROTOCOL FOR DATA CENTER NETWORKS WITH PACKAGING OF PACKETS ON MULTIPLE ALTERNATIVE DATA PATHWAYS |
WO2019152063A1 (en) | 2018-02-02 | 2019-08-08 | Fungible, Inc. | Efficient work unit processing in a multicore system |
US10938724B2 (en) * | 2018-07-23 | 2021-03-02 | Cisco Technology, Inc. | Flow rate based network load balancing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1227933A (zh) * | 1998-03-02 | 1999-09-08 | 富士通株式会社 | 串行总线加速电路 |
CN101490994A (zh) * | 2006-07-14 | 2009-07-22 | 交互数字技术公司 | 符号率硬件加速器 |
CN101606119A (zh) * | 2007-12-07 | 2009-12-16 | 索尼株式会社 | 输入装置、控制装置、控制系统、控制方法及手持装置 |
CN101926204A (zh) * | 2007-12-17 | 2010-12-22 | 高通股份有限公司 | 确立无线网络信号采集速率的方法及设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009796A (ja) * | 2000-06-26 | 2002-01-11 | Sony Corp | データ転送システム及びデータ転送管理装置並びにデータ転送方法 |
WO2005053272A1 (en) * | 2003-11-25 | 2005-06-09 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
WO2006048859A2 (en) * | 2004-11-02 | 2006-05-11 | Passave Ltd. | Methods and systems for bandwidths doubling in an ethernet passive optical network |
US8295310B2 (en) * | 2006-09-25 | 2012-10-23 | Futurewei Technologies, Inc. | Inter-packet gap network clock synchronization |
US7968248B2 (en) | 2007-01-31 | 2011-06-28 | Junli Liu | Liquid-liquid fuel cell systems having flow-through anodes and flow-by cathodes |
US9455912B2 (en) * | 2007-12-17 | 2016-09-27 | Broadcom Corporation | Method and system for a distinct physical pattern on an active channel to indicate a data rate transition for energy efficient ethernet |
US8422884B2 (en) * | 2010-03-24 | 2013-04-16 | Fujitsu Limited | Method and apparatus for picocell distributed radio heads providing macrocell capabilities |
-
2013
- 2013-05-24 US US13/901,944 patent/US8971321B2/en not_active Expired - Fee Related
-
2014
- 2014-05-26 WO PCT/CN2014/078419 patent/WO2014187375A2/en active Application Filing
- 2014-05-26 CN CN201480003369.6A patent/CN104838666B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1227933A (zh) * | 1998-03-02 | 1999-09-08 | 富士通株式会社 | 串行总线加速电路 |
CN101490994A (zh) * | 2006-07-14 | 2009-07-22 | 交互数字技术公司 | 符号率硬件加速器 |
CN101606119A (zh) * | 2007-12-07 | 2009-12-16 | 索尼株式会社 | 输入装置、控制装置、控制系统、控制方法及手持装置 |
CN101926204A (zh) * | 2007-12-17 | 2010-12-22 | 高通股份有限公司 | 确立无线网络信号采集速率的方法及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN104838666A (zh) | 2015-08-12 |
WO2014187375A2 (en) | 2014-11-27 |
US20140161450A1 (en) | 2014-06-12 |
WO2014187375A3 (en) | 2015-02-05 |
US8971321B2 (en) | 2015-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104838666B (zh) | 用于使包加速和减速的系统和方法 | |
CN107615690B (zh) | 混合光子电子交换的系统及方法 | |
US6463063B1 (en) | Receiver makes right | |
US6654370B1 (en) | Backplane synchronization in a distributed system with clock drift and transport delay | |
US6792484B1 (en) | Method and apparatus for storing data using a plurality of queues | |
CN105164954A (zh) | 用于分流包流的系统和方法 | |
US6473433B1 (en) | Queue resynch: synchronous real-time upgrade of a distributed switching system | |
US7283547B1 (en) | Switch fabrics logical synchronization utilizing propagation lockdown | |
CN105917606A (zh) | 用于光子网络的系统及方法 | |
US6473435B1 (en) | Method and apparatus for transferring packets to a memory | |
CN107534506B (zh) | 用于光子交换的系统和方法 | |
WO2002023942A2 (en) | Method and apparatus for generating massive interrupts in random access memory (ram) | |
US6851035B1 (en) | Method and apparatus for storing data packets with a packet boundary indicator | |
JP4798889B2 (ja) | ロングパケットの取り扱い | |
US6526024B1 (en) | Synchronization of asynchronous back-pressure from one destination to multiple sources | |
EP1179929B1 (en) | Transferring and queueing length and data as one stream in a packet switch | |
CN105930286B (zh) | 一种使用在otn分组交换接口芯片内部的分时存储电路结构 | |
CN102158771A (zh) | 一种光缆终端设备 | |
JP3591586B2 (ja) | チャネルデータ抽出回路及び方法 | |
EP2259508B1 (en) | Network element for switching time division multiplex signals using cell switch matrix having reduced cell loss probability | |
CN114867067A (zh) | 一种分布式通信设备的多级报文缓存的装置和方法 | |
CN102655470B (zh) | 在光传送网中节点实现业务调度的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210430 Address after: Unit 3401, unit a, building 6, Shenye Zhongcheng, No. 8089, Hongli West Road, Donghai community, Xiangmihu street, Futian District, Shenzhen, Guangdong 518040 Patentee after: Honor Device Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |
|
TR01 | Transfer of patent right |