CN104836654A - 一种基于Ethernet POWERLINK的时钟同步方法 - Google Patents

Abstract

本发明提供了一种基于Ethernet POWERLINK的时钟同步方法，应用于Ethernet POWERLINK菊花链网络拓扑结构，采用了主从式结构组织整个时钟同步系统。本发明针对EPL协议自带的时钟同步方法的不足，提出了提高时钟同步精度的改进方法，采用迭代计算的方法消除了主从站时钟同步报文往返的路径延迟。相对于EPL协议自带的同步方法，本发明的方法对于提高站点之间的时钟同步精度取得了良好的效果，时钟同步精度提高了约一个数量级，这对于实现基于EPL的高精度分布式时钟同步网络具有重要意义。

Description

一种基于Ethernet POWERLINK的时钟同步方法

技术领域

本发明涉及工业控制领域，尤其是工业控制网络站点的实时通信领域。

背景技术

高精度的时钟同步要求在工业控制领域的某些场合有重要的意义，如时间顺序记录系统，或者多伺服器的控制环境中。传统的操作站同步法和简单网络时间协议(Simple Network Time Protocol，SNTP)尽管实现方法简单，但没有解决以太网传输的网络延时不确定性和带冲突检测的载波监听多路访问(CSMA/CD)控制机制引起的冲突延时不确定性，同步精度不高，难以实现真正意义上的时钟同步。全球定位系统(GPS)同步，是在时钟同步接收设备加载GPS模块，虽然标称精度可以达到1μs，但受外部因素的影响较大，很难时刻保持很高的精度。IEEE 1588协议利用以太网或其他支持多播技术的网络使终端设备同步，最高精度可以达到亚微秒级，但其机制是基于报文往返的路径延时相等的假设，这在一般的以太网中往往不能够满足要求。

EPL(Ethernet POWERLINK)协议由于硬实时性好、开源和便于移植等优点，在工业控制领域有着比较广泛的应用。但是，目前EPL协议版本支持的两种时钟同步方法不能够保证非常高的精度；其中，EPL协议自身提供的同步方法没有考虑同步报文在网络中的传输延迟问题，而分布式计时器补偿方法也没有给出适用性很强的计算方法。虽然分布式同步法由于使用了分布式计时器，每隔一段时间就会重新校准计时器，对于提高时钟同步精度有一定效果，但这种方法仍然依赖SoC帧的同步精度，没有从根本上消除时钟同步误差。另一方面，由于分布式计时器使用的是50MHz频率的晶振，在不考虑其自身误差的情况下，定时器的正负一误差仅仅为20ns，所以理论上通过手动调节，能够使主从站之间的时钟同步误差处于更低的水平，但工程应用意义不大。

发明内容

本发明对现有技术中EPL(Ethernet POWERLINK)协议版本支持的两种时钟同步方法不能够保证非常高的精度的不足，提供了一种基于EthernetPOWERLINK的时钟同步方法。

为了解决上述技术问题，本发明通过下述技术方案得以解决：

一种基于Ethernet POWERLINK的时钟同步方法，应用于EthernetPOWERLINK菊花链网络拓扑结构，采用主从式结构组织整个时钟同步系统，包括以下步骤：

步骤一，主时钟采用多播方式向网络上发布Preq1报文，并在报文发送过程中记录发送时间戳t₁；从时钟接收所述Preq1报文，并在报文接收过程中记录接收时间戳t₂；

步骤二，主时钟采用多播方式向网络上发布Preq2报文，所述Preq2报文中包含发送时间戳t₁的值；从时钟接收所述Preq2报文，得到发送时间戳t₁的值；

步骤三，从时钟采用单播方式向主时钟发送所述Pres1报文，并在报文发送过程中记录所述Pres1报文的发送时间戳t₃；主时钟接收所述Pres1报文，并在报文接收过程中记录接收时间戳t₄；

步骤四，主时钟采用单播方式向从时钟发送Preq3报文，所述Preq3报文中包含接收时间戳t₄的值；从时钟接收所述Preq3报文，得到接收时间戳t₄的值；

第五步，从时钟根据得到的时间戳t₁、t₂、t₃、t₄，计算主时钟与从时钟的时钟偏差t_offset：

$t_{\mathrm{offset}}=\frac{(t_4-t_3)-(t_2-t_1)}{2};$

第六步：根据计算得到的t_offset校准从时钟。

进一步的，在实际应用中，为了减小时钟同步报文占用的网络带宽流量，还可以减少Delay_Req报文的发送频率，此时，t_offset的计算方法为：

t_offset=t_MTS-(t₂-t₁)，

其中，t_MTS为Preq报文的网络传输延迟：t_STM为Pres报文的网络传输延迟。

进一步的，本发明的基于Ethernet POWERLINK的时钟同步方法，还包括设计基于FPGA的Hub，用于所述Ethernet POWERLINK菊花链网络拓扑结构。

特别的，所述基于FPGA的Hub于FPGA中移植了POWERLINK IPcore和EPL协议栈。

进一步的，所述基于FPGA的Hub接收数据帧后，将接收到的数据帧复制成两份，一份直接传递给本站点的数据链路层，供协议栈处理，另一份原封不动地从另外一个网口中发送出去。

本发明针对EPL协议自带的时钟同步方法的不足，提出了提高时钟同步精度的改进方法，采用迭代计算的方法消除了主从站时钟同步报文往返的路径延迟。相对于EPL协议自带的同步方法，本发明的方法对于提高站点之间的时钟同步精度取得了良好的效果，时钟同步精度提高了约一个数量级，这对于实现基于EPL的高精度分布式时钟同步网络具有重要意义。

作为本发明的进一步优化，本发明的方法还包括设计基于FPGA的Hub用于EPL(Ethernet POWERLINK)菊花链网络拓扑结构。所述基于FPGA的Hub的主要作用是将接收到的数据帧复制成两份，一份直接传递给本站点的数据链路层，供协议栈处理，另一份原封不动地从另外一个网口中发送出去。由于该Hub只实现简单的接收转发功能，所以延迟非常小而且固定，从而有效地克服了时钟同步报文往返传输延时不一致的缺点。同时，对于整个菊花链网络来说，从主站到一个从站所经过的Hub数量是固定的，而且Hub的传输具有双向性，因此同步报文的路径延迟能够保持高度一致，从而保证了本发明具有很强的适用性。

附图说明

图1为本发明的一个实施例中主从时钟数据交换流程示意图；

图2为图1实施例中的一种基于FPGA的Hub的硬件系统框图；

图3为本发明应用的菊花链网络拓扑结构示意图。

具体实施方式

下面结合附图与实施例对本发明作进一步详细描述。但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。

参见附图1，本发明的实施例提供了一种基于Ethernet POWERLINK的时钟同步方法，该方法使用主从式的结构来组织整个时钟同步系统，即系统中的全部从时钟都要同步于同一个主时钟。这个主时钟可以是一个绝对时间基准，如GPS接收机提供的协调世界时，也可以是一个相对时间基准，如任意一个稳定的时钟信号源。在本实施例中，使用主站的时间作为相对时间基准，一对主从时钟的同步过程包括以下步骤：

第一步，主时钟采用多播方式向网络上发布Preq1报文，并在报文发送过程中记录下发送时间戳t1；从时钟接收Preq1报文，并在报文接收过程中记录下接收时间戳t2；

第二步，主时钟采用多播方式向网络上发布Preq2报文，其中包含主时钟刚刚发布的Preq1报文的发送时间戳t1的值；从时钟接收Preq2报文，从中得到时间戳t1的值；

第三步，从时钟采用单播方式向主时钟发送Pres1报文，并在报文发送过程中记录下该报文的发送时间戳t3；主时钟接收Pres1报文，并在报文接收过程中记录下接收时间戳t4；

第四步，主时钟采用单播方式向从时钟发送Preq3报文，其中包含从时钟刚刚发来的Preq3报文的接收时间戳t4的值；从时钟接收该报文，从中得到时间戳t4的值。至此，从时钟获取了全部4个时间戳，t1、t2、t3和t4。

设t_offset表示主站与从站的时钟偏差，该偏差在短时间内可认为是固定的，设t_MTS为Preq报文的网络传输延迟，t_STM为Pres报文的网络传输延迟，则有：

t₁+t_MTS=t₂+t_offset  (1-1)

t₄=t₃+t_offset+t_STM  (1-2)

在一般情况下，假设主站与从站之间往返的报文的网络传输延迟相等，则由公式(1-1)和(1-2)有：

$t_{\mathrm{MTS}}=t_{\mathrm{STM}}=\frac{(t_2-t_1)+(t_4-t_3)}{2}---(1-3)$

$t_{\mathrm{offset}}=\frac{(t_4-t_3)-(t_2-t_1)}{2}---(1-4)$

从而得到从时钟与主时钟间的偏差，就可以对从站的同步时钟进行校准。

在实际应用中，为了减小时钟同步报文占用的网络带宽流量，还可以减少Delay_Req报文的发送频率，在这种情况下，t_offset可以通过下式来计算：

t_offset=t_MTS-(t₂-t₁)  (1-5)

从上述内容可以看出，本发明通过数理计算，分析了同步误差产生的原因并提出了减小误差的方法，通过迭代计算消除了主从站时钟同步报文往返的路径延迟。本发明的方法明显优于协议自身的时钟同步方法。

进一步的，从上面的分析中可以看到，同步方法成立的前提条件是t_MTS等于t_STM，而这个假设一般情况下是不成立的，尤其是在使用交换机的网络拓扑结构中，排队延迟和转发延迟的存在将不可忽略，而且网络拓扑结构越复杂，误差的期望越大。为了进一步优化本发明的一种基于Ethernet POWERLINK的时钟同步方法，本发明的技术方案还包括设计基于FPGA的Hub及相应的硬件平台用于Ethernet POWERLINK的菊花链网络拓扑结构。

采用FPGA实现EPL协议，是一种硬实时方案。通过向FPGA中移植POWERLINK IPcore和EPL协议栈，使其变为一种专用集成电路(ASIC)，用于处理EPL网络通信，因此它的速度和性能是所有平台中最好的，适用于运动控制领域或者其他高实时场合。用户的应用程序既可以直接运行在FPGA中，也可以运行在外部MCU中。如图2所示，基于FPGA的Hub的主要作用是将接收到的数据帧复制成两份，一份直接传递给本站点的数据链路层，以供协议栈处理，另一份原封不动地从另外一个网口中发送出去。因为该Hub只实现简单的接收转发功能，所以延迟非常小而且固定。

如图3所示，基于FPGA的Hub及相应的硬件平台用于EthernetPOWERLINK的菊花链网络拓扑结构。在搭建的Ethernet POWERLINK网络拓扑结构中，主站需要设计两个Hub来消除网络中的广播风暴，同时也使网络构成一个环形冗余结构。在该拓扑结构中，主站与各个从站通过Hub连接，构成菊花链，最后一个站点再返回到主站中。对于整个菊花链网络来说，从主站到一个从站所经过的Hub数量是固定的，而且Hub的传输具有双向性，这样同步报文的路径延迟能够保持高度一致，从而保证了本发明的方法具有很强的适用性。

采用本发明的基于Ethernet POWERLINK的时钟同步方法，能有效提高时钟同步精度，使误差保持在300ns以内，且比较稳定，相对于EPL协议自带的同步方法，时钟同步精度提高了约一个数量级，这对于实现基于EPL的高精度分布式时钟同步网络具有重要意义。

总之，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种基于Ethernet POWERLINK的时钟同步方法，应用于EthernetPOWERLINK菊花链网络拓扑结构，其特征在于，采用主从式结构组织整个时钟同步系统，包括以下步骤：

步骤一，主时钟采用多播方式向网络上发布Preq1报文，并在报文发送过程中记录发送时间戳t₁；从时钟接收所述Preq1报文，并在报文接收过程中记录接收时间戳t₂；

步骤二，主时钟采用多播方式向网络上发布Preq2报文，所述Preq2报文中包含发送时间戳t₁的值；从时钟接收所述Preq2报文，得到发送时间戳t₁的值；

步骤三，从时钟采用单播方式向主时钟发送所述Pres1报文，并在报文发送过程中记录所述Pres1报文的发送时间戳t₃；主时钟接收所述Pres1报文，并在报文接收过程中记录接收时间戳t₄；

步骤四，主时钟采用单播方式向从时钟发送Preq3报文，所述Preq3报文中包含接收时间戳t₄的值；从时钟接收所述Preq3报文，得到接收时间戳t₄的值；

第五步，从时钟根据得到的时间戳t₁、t₂、t₃、t₄，计算主时钟与从时钟的时钟偏差t_offset：

$t_{\mathrm{offset}}=\frac{(t_4-t_3)-(t_2-t_1)}{2};$

第六步：根据计算得到的t_offset校准从时钟。

2.如权利要求1所述的基于Ethernet POWERLINK的时钟同步方法，其特征在于，所述时钟偏差t_offset的计算方法为：

t_offset＝t_MTS-(t₂-t₁)，

其中，tMTS为Preq报文的网络传输延迟：

t_STM为Pres报文的网络传输延迟。

3.如权利要求1或2所述的基于Ethernet POWERLINK的时钟同步方法，其特征在于，还包括设计基于FPGA的Hub，用于所述Ethernet POWERLINK菊花链网络拓扑结构。

4.如权利要求3所述的基于Ethernet POWERLINK的时钟同步方法，其特征在于，所述基于FPGA的Hub于FPGA中移植了POWERLINK IPcore和EPL协议栈。

5.如权利要求4所述的基于Ethernet POWERLINK的时钟同步方法，其特征在于，所述基于FPGA的Hub接收数据帧后，将接收到的数据帧复制成两份，一份直接传递给本站点的数据链路层，供协议栈处理，另一份原封不动地从另外一个网口中发送出去。