CN104835529B - 用于半导体装置的冗余评估电路 - Google Patents

Abstract

一种用于半导体装置的冗余评估电路。该冗余评估电路具有(m+1个)熔丝盒以及比较器，其中m个熔丝盒输出熔丝状态地址讯号，且另一个熔丝盒输出比较器致能讯号。每个熔丝盒具有共级电路以及k个冗余单元，k个冗余单元共用共级电路的预充电晶体管及反向锁存器，且所选择的冗余单元内的熔丝影响对应熔丝盒的输出。被比较器致能讯号所致能的比较器比对熔丝状态地址序号以及缺陷元件地址讯号，以产生冗余致能讯号。所述冗余评估电路具有较小的布局区域。

Description

用于半导体装置的冗余评估电路

技术领域

本发明涉及一种半导体装置，特别涉及半导体装置的冗余评估电路。

背景技术

科技发展促使半导体集成电路可在一个给定的硅面积下(silicon area)涵盖更多电路元件。然而，随着电路元件的数量增加，将更难以减少及排除电路元件所具有的缺陷。

为达到有效的空间分配，电路设计者着力于减小独立电路元件尺寸，以扩大实际存在但却未使用的空间，而降低尺寸却促使这些电路元件更容易受到缺陷影响，其中所述缺陷是在制程过程中由材料中的杂质所引起。然而，在半导体零件等级的测试程序或在半导体封装后的测试程序，可使多个缺陷在整个集成电路中变得可辨识。当缺陷辨识出来时，则丢弃并销毁具有缺陷的集成电路的作法并不符合经济需求，且特别是，当只有少数电路元件确实有缺陷时，却仍将集成电路丢弃并销毁。

依赖集成电路的制程零缺陷(zero defects)为不实际的选择，因此，供应冗余电路的元件至集成电路，便可减少丢弃集成电路的数量。当主要电路的元件被确定有缺陷时，则可用冗余元件取代主要电路中的缺陷元件。通过使用冗余电路的元件来取代主要电路的缺陷元件的作法可以无须实质地增加集成电路成本，且可大量地降低丢弃集成电路的数量。由于冗余电路的元件是用于取代主电路的缺陷元件，故冗余评估电路会用于评估熔丝状态位置讯号是否猜中(hit)缺陷元件位置讯号。

请参照图1，图1为用于半导体装置的传统冗余评估电路的电路示意图。半导体装置可以例如是半导体存储装置。传统冗余评估电路1包括(m+1)个熔丝盒11、(m+1)个多工器12、解码器13、比较器14以及致能晶体管ENT，其中m为缺陷元件地址讯号AD的位数(即缺陷元件地址讯号具A1至Am的m个位)。

每个多工器12的输入端耦接至对应熔丝盒11的输出端，m个多工器12的m个输出端分别地耦接至比较器14的m个第一输入端，另一个多工器12的输出端则耦接至比较器14的致能端。比较器14还包括用于接收缺陷元件地址讯号AD的m个第二输入端，以及包括用于输出冗余致能讯号HIT的输出端。每个多工器12具有k个控制端耦接至解码器13的k个输出端。解码器13具有用于接收电路块(circuit block)地址讯号BA的n个输入端，其中k为电路块数(电路块例如为存储块)，n为电路块地址讯号BA的位数，而n与k的关系为2^n-1<k≦2ⁿ。致能晶体管ENT为N型金属氧化物半导体(NMOS)晶体管，其栅极用于接收致能讯号EN，其源极连接至例如接地的低参考电压，以及其漏极耦接至(m+1)个熔丝盒11的(m+1)个参考端。另外，每个熔丝盒11还具有用于接收预充电讯号PRE的输入端。

每个熔丝盒11包括k个冗余单元(redundant cell)111至11k。冗余单元111包括三个P型金属氧化物半导体(PMOS)晶体管P11、P21及P31、N型金属氧化物半导体晶体管N11以及熔丝f₁。P型金属氧化物半导体晶体管P11的栅极耦接至对应熔丝盒11的输入端，并耦接至P型金属氧化物半导体晶体管P31及N型金属氧化物半导体晶体管N11的漏极。P型金属氧化物半导体晶体管P11至P31的源极接收供应电压(例如电源电压VDD)，P型金属氧化物半导体晶体管P11及P21的漏极耦接至熔丝f₁的一端，并耦接至P型金属氧化物半导体晶体管P31及N型金属氧化物半导体晶体管N11的栅极。熔丝f₁的另一端耦接至对应熔丝盒11的参考端。N型金属氧化物半导体晶体管N11的源极耦接至例如接地的低参考电压。P型金属氧化物半导体晶体管P31及N型金属氧化物半导体晶体管N11的漏极耦接至对应多工器12的m个输入端的其中一个输入端。需要注意的是，P型金属氧化物半导体晶体管P21构成电压维持器(voltage keeper)，以及P型金属氧化物半导体晶体管P31及N型金属氧化物半导体晶体管N11形成一反向器。如此，P型金属氧化物半导体晶体管P21、P31以及N型金属氧化物半导体晶体管N11形成反向锁存器(latch)。同理，冗余单元11k包括三个P型金属氧化物半导体晶体管P1k、P2K及P3K、N型金属氧化物半导体晶体管N1K与熔丝f_k，且P型金属氧化物半导体晶体管P1k、P2K、P3K、N型金属氧化物半导体晶体管N1K以及熔丝f_k的耦接方式可由上述冗余单元111的描述而得知，故于此不再赘述。

逻辑低电平的预充电讯号PRE会被施加于多个熔丝盒11，如此，熔丝盒11内冗余单元111至11k的节点V1至Vk便可被预先充电，且节点V1至Vk的电压会由逻辑低电平被提升至逻辑高电平。接着，预充电讯号PRE由逻辑低电平转至逻辑高电平，且逻辑高电平的致能讯号EN会被施加于致能晶体管ENT的栅极。因此，当熔丝f₁融化时(即对应的冗余元件被用以取代缺陷元件)，节点V1为逻辑低电平，而对应多工器12的对应输入端接收此逻辑低电平；相反地，当熔丝f₁未融化时(即对应冗余元件并未被用以取代缺陷元件)，节点V1则维持逻辑高电平，而对应多工器12的对应输入端接收此逻辑高电平。同理可知，熔丝f_k的状态会影响节点Vk的电平，故于此不再赘述。

解码器13解码电路块地址讯号BA以产生k个选择讯号控制多工器12，如此，多个多工器12可输出(m+1)个熔丝盒11内被选取的(m+1)个冗余单元的(m+1)个电平的反向讯号。举例来说，k个选择讯号选取多个冗余单元111，因此多工器12输出(m+1)个节点V1的(m+1)个电平的反向讯号(亦即输出讯号FS1～FSm)至比较器14，其中m个节点V1的m个电平的反向讯号被输出为熔丝状态地址讯号FS，且另一个节点V1的电平的反向讯号被输出为比较器致能讯号CEN。当比较器14通过比较器致能讯号CEN致能，比较器14则比对熔丝状态位置讯号FS与缺陷元件地址讯号AD，并依据结果输出冗余致能讯号HIT。

需要注意的是，多个熔丝盒11的其中一个用于储存电路块是否具有被冗余元件取代的缺陷元件的信息。当电路块具有被冗余元件取代的缺陷元件，则耦接至此熔丝盒11的多工器12则输出比较器致能讯号CEN以致能比较器14。

请参照图2，图2为传统冗余评估电路的布局区域示意图。在图1中的冗余评估电路1需要多个多工器12、多个P型金属氧化物半导体晶体管P11至P1k、P21至P2k、P31至P3k以及多个N型金属氧化物半导体晶体管N11至N1k，因此冗余评估电路1的布局区域较大。此外，基于冗余评估电路1的结构，熔丝布局于彼此间隔W(W为单位长度)的两个熔丝区域F1及F2内，以及周边元件(如多个晶体管及多个多工器)布局在彼此间隔W的两个周边区域PH1及PH2内。熔丝区域F1、F2及周边区域PH1、PH2的长度皆为8.5W，熔丝区域F1及F2的宽度为2.5H(H为单位宽度)，周边区域PH2及PH2的宽度为3H，因此，冗余评估电路1的布局面积为99HW。

发明内容

本发明实施例提供一种冗余评估电路。此冗余评估电路包括(m+1)个熔丝盒以及比较器，其中m为缺陷元件地址讯号的位数。每个熔丝盒包括共级电路以及k个冗余单元。所述共级电路具有预充电晶体管以及反向锁存器，其中所述预充电晶体管受控于预充电讯号，以将共同端提升至逻辑高电平，且所述反向锁存器输出所述共同端上的电平的反向讯号。每个冗余单元具有晶体管及熔丝，其中所述晶体管的第一端耦接至共同端，该晶体管的第二端通过熔丝耦接至低参考电压。所述晶体管的栅极接收其中k个选择讯号的其中之一，其中k为电路块数。被比较器致能讯号所致能的所述比较器比对熔丝状态地址讯号与缺陷元件地址讯号，以产生冗余致能讯号，其中所述m个熔丝盒输出其共同端上的m个电平的m个反向讯号作为所述熔丝状态地址讯号，且另一个熔丝盒输出其共同端端上的电平的反向讯号作为所述比较器致能讯号。

本发明实施例提供一种半导体装置。所述半导体装置包括k个电路块、冗余电路以及上述冗余评估电路。该冗余评估电路包括多个冗余元件，所述多个冗余元件是用以取代在k个电路块中的多个缺陷元件。

总而言之，本发明实施例提供的冗余评估电路，可节省数个多工器以及数个晶体管，因而能显著地缩减布局面积。

为了进一步地了解本发明技术，本发明的功效及技术手段，请参阅以下详细描述及结合附图以具体并彻底地了解本发明目的、特点及方向，然而，附图仅提供于参考及诠释，并无任何意图去限制本发明。

附图说明

图1为用于半导体装置的传统冗余评估电路的电路示意图。

图2为传统冗余评估电路的布局示意图。

图3为依据本发明实施例的冗余评估电路的电路示意图。

图4为依据本发明实施例的冗余评估电路的布局示意图。

附图符号说明

1：传统冗余评估电路

11、31：熔丝盒

111～11k、311～31k：冗余单元

12：多工器

13、33：解码器

14、34：比较器

3：冗余评估电路

32：控制逻辑电路

310：共级电路

f1～fk：熔丝

com：共同端

V1～VK：节点

P1～P3、P11～P1k、P21～P2k、P31～P3k：P型金属氧化物半导体晶体管

N1、N11～N1k、N21～N2k：N型金属氧化物半导体晶体管

ENT：致能晶体管

F1、F2、F：熔丝区域

PH1、PH2、PH：周边区域

AD：缺陷元件地址讯号

BA：电路块地址讯号

CEN：比较器致能讯号

EN：致能讯号

EV:评估致能讯号

FS、FS1～FSm：熔丝状态地址讯号

HIT：冗余致能讯号

k：电路块数

m：缺陷元件地址讯号的位数

n：电路块地址讯号的位数

PRE：预充电讯号

S₁～S_k：选择讯号

具体实施方式

参考范例将于此详细地被提出与说明，以解释本发明的实施例，下述范例将结合附图解释。相同或相近的元件、讯号或端点等，将尽可能地使用相同或相近的元件符号标示。

本发明实施例提供一种用于半导体装置的冗余评估电路，其具有相较于传统冗余评估电路较小的布局面积。此外，本发明的另一实施例还提供具有所述冗余评估电路的一种半导体装置。在各实施例中，熔丝盒内的多个熔丝共用一个反向锁存器与一个预充电晶体管，因而可以省下数个晶体管。另外，每个熔丝耦接至可选择的晶体管，故还可省下数个多工器。因此，本发明实施例的冗余评估电路具有较小的布局面积。本发明实施例的冗余评估电路的细节将如下所述，但需要注意的是，以下的实施例并不用以限制本发明。

[冗余评估电路的实施例]

请参照图3，图3为本发明实施例的冗余评估电路的电路示意图。冗余评估电路3可用于半导体装置，如半导体存储体装置。冗余评估电路3包括(m+1)个熔丝盒31、控制逻辑电路32、解码器33以及比较器34，其中m为缺陷元件地址讯号AD的位数(即缺陷元件地址讯号具有A1至Am的m个位)。

每个熔丝盒31具有k个选择端，k个选择端耦接至解码器33的k个输出端。m个熔丝盒31的m个输出端分别耦接至比较器34的m个第一输入端，另一个熔丝盒31的输出端耦接至比较器34的致能端，其中k为电路块数(例如存储体块数)。比较器34还具有用于接收缺陷元件地址讯号AD的m个第二输入端，并具有输出端以输出一冗余致能讯号HIT。解码器33还包括用于接收电路块位置讯号BA的n个输入端，其评估致能端耦接至控制逻辑电路32的第二输出端，其中n为电路块地址讯号BA的位数，n与k的关系为2^n-1<k≦2ⁿ。控制逻辑电路32具有用于接收致能讯号EN的输入端，以及具有第一输出端耦接至(m+1)个熔丝盒31的(m+1)个预充电端。

每个熔丝盒31包括共级电路310以及k个冗余单元311至31k，共级电路310包括三个P型金属氧化物半导体晶体管P1至P3以及N型金属氧化物半导体晶体管N1。P型金属氧化物半导体晶体管P1的栅极耦接至控制逻辑电路32的第一输出端，此栅极用于接收预充电讯号PRE。P型金属氧化物半导体晶体管P1的源极接收供应电压，如电源电压VDD，P型金属氧化物半导体晶体管P1的漏极耦接至k个冗余单元311至31k，因此，P型金属氧化物半导体晶体管P1作为冗余单元311至31k的预充电晶体管。P型金属氧化物半导体晶体管P2及P3的源极接收供应电压，N型金属氧化物半导体晶体管N1的源极耦接至例如接地的低参考电压。P型金属氧化物半导体晶体管P3以及N型金属氧化物半导体晶体管N1的漏极耦接至P型金属氧化物半导体晶体管P2的栅极，并耦接至比较器34的m个第一输入端。P型金属氧化物半导体晶体管P2的漏极以及P型金属氧化物半导体晶体管P3与N型金属氧化物半导体晶体管N1的栅极耦接至k个冗余单元311至31k。需要注意的是，P型金属氧化物半导体晶体管P2形成电压维持器，以及P型金属氧化物半导体晶体管P3与N型金属氧化物半导体晶体管N1形成一反向器。如此，P型金属氧化物半导体晶体管P2、P3以及N型金属氧化物半导体晶体管N1形成一反向锁存器，k个冗余单元311至31k则共用此反向锁存器。据此，冗余评估电路3的多个熔丝盒31内的晶体管数量少于传统冗余评估电路所需的晶体管的数量。简言之，共级电路310的共同端com会耦接至k个冗余单元311至31k。

冗余单元311包括N型金属氧化物半导体晶体管N21以及熔丝f₁。熔丝f₁的两端相对地耦接至低参考电压以及N型金属氧化物半导体晶体管N21的源极。N型金属氧化物半导体晶体管N21的栅极耦接至解码器33的k个输出端的其中之一，此栅极用于接收选择讯号S₁。N型金属氧化物半导体晶体管N21的漏极耦接至P型金属氧化物半导体晶体管P1、P2的漏极，并耦接至P型金属氧化物半导体晶体管P3及N型金属氧化物半导体晶体管N1的栅极。同理，冗余单元312包括N型金属氧化物半导体晶体管N22以及熔丝f₂，且冗余单元31K包括N型金属氧化物半导体晶体管N2k以及熔丝f_k。冗余单元312内的N型金属氧化物半导体晶体管N22与熔丝f₂的耦接关系以及冗余单元31k内的N型金属氧化物半导体晶体管N2k与熔丝f_k的耦接关系可以通过上述冗余单元311的描述而获知，故不再重复地赘述。冗余单元312内的N型金属氧化物半导体晶体管N22的栅极及冗余单元31k内的N型金属氧化物半导体晶体管N2K的栅极用以分别接收选择讯号S₂及S_k。

当致能讯号EN被施加于控制逻辑电路32，控制逻辑电路32产生逻辑低电平的预充电讯号PRE，以开启每个熔丝盒31的共级电路310的P型金属氧化物半导体晶体管P1，故共同端com因而由逻辑低电平被提升至逻辑高电平。接着，控制逻辑电路32将预充电讯号由逻辑低电平提升至逻辑高电平，以关闭P型金属氧化物半导体晶体管P1，并输出评估致能讯号EV至解码器33，以致能解码器33。

当解码器33被致能，解码器33会解码电路块地址讯号BA，以产生k个选择讯号S₁至S_k。选择讯号S₁至S_k用于开启冗余单元311至31K内的N型金属氧化物半导体晶体管N21至N2K。举例来说，当选择讯号S₁为逻辑高电平，其他选择讯号S₂至S_k为逻辑低电平，此时(m+1个)冗余单元311内的(m+1个)N型金属氧化物半导体晶体管N21对应地开启，因此，m个熔丝盒31的m个共同端com上的m个电平的m个反向讯号被输出作为送至比较器34的熔丝状态地址讯号FS，而另一个熔丝盒31的共同端com上的电平的反向讯号被输出作为送至比较器34的比较器致能讯号。

若熔丝f₁并无融化，则对应的共同端com因而降至逻辑低电平；相对地，若熔丝f₁融化，则对应的共同端com维持逻辑高电平。当多个冗余单元311被选择时，熔丝状态地址讯号FS用以表示所有熔丝f₁的状态。其中一个熔丝盒31会用以储存电路块是否应该修复的状态，此熔丝盒31会输出比较器致能讯号CEN至比较器34。当比较器34致能，比较器34比对熔丝状态地址讯号FS与缺陷元件地址讯号AD，因而输出冗余致能讯号HIT。

需要注意的是，由于电路块选择是由N型金属氧化物半导体晶体管N21至N2k的开关来实现，并非由多个多工器所选择，且每个熔丝盒31内的冗余单元311至31k共用P型金属氧化物半导体晶体管P1至P3与N型金属氧化物半导体晶体管N1，故冗余评估电路3的布局面积可以显著地缩减。

请参照图4，图4为本发明实施例的冗余评估电路的布局区域示意图。由于上述冗余评估电路可省下数个多工器及数个晶体管，故布局区域的周边区域PH可以被缩减。此外，由于只有部分熔丝在排激活(bank activation)时被致能，熔丝状态评估的可信度不会因接地反弹(ground bounce)而降低。换言之，多个熔丝可放在一个熔丝区域F。熔丝区域F以及周边区域PH的长度为17W(W为单位长度)，熔丝区域F以及周边区域PH的宽度分别为2.5H及1H(H为单位宽度)，因此，冗余评估电路3的布局面积为59.5HW。相较于传统冗余评估电路，本发明实施例的冗余评估电路3省下了40%的布局面积。

[半导体装置的实施例]

本发明具体实施例还提供一半导体装置，其包括上述的冗余评估电路、冗余电路以及k个电路块；冗余电路包括多个冗余元件，其用于取代k个电路块内的多个缺陷元件；冗余评估电路能产生冗余致能讯号HIT，以指出目前那些冗余元件用于取代电路块内的多个缺陷元件。

[实施例的可能功效]

总而言之，本发明实施例提供的冗余评估电路可节省数个多工器及数个晶体管，因此可明显地缩减布局面积。

以上描述仅代表本发明的实施例，这些实施例并非用以限制本发明范围，基于本发明权利要求的范围所产生的不同等效变化、替代及修正的实施方式皆属于本发明保护的范围。

Claims (8)

1.一种冗余评估电路，包括:

(m+1)个熔丝盒，其中m为一缺陷元件地址讯号的一位数，这些熔丝盒的每一个包括:

一共级电路，该共级电路具有一预充电晶体管及一反向锁存器，其中该预充电晶体管受控于一预充电讯号，以将一共同端提升至一逻辑高电平，并且该反向锁存器输出该共同端上的一电平的一反向讯号；

k个冗余单元，每个冗余单元具有一晶体管及一熔丝，其中该晶体管的一第一端耦接至该共同端，该晶体管的一第二端通过该熔丝耦接至一低参考电压，且该晶体管的一栅极接收k个选择讯号的其中一个，其中k为一电路块数；

一比较器，被一比较器致能讯号致能，用以比对一熔丝地址讯号以及一缺陷元件地址讯号，以产生一冗余致能讯号，其中m个熔丝盒输出其共同端上的m个电平的m个反向讯号作为该熔丝状态地址讯号，且另一熔丝盒输出其共同端上的该电平的该反向讯号作为该比较器致能讯号；

一控制逻辑电路，接收一致能讯号，以产生该预充电讯号开启该预充电晶体管，以提升该(m+1)个熔丝盒的这些共同端至该逻辑高电平，接着关闭该预充电晶体管，并产生一评估致能讯号；以及

一解码器，被该评估致能讯号所致能，用以解码一电路块地址讯号，以输出该k个选择讯号，其中该电路块地址讯号具有n个位，且n与k的关系为2^n-1<k≦2ⁿ。

2.如权利要求1所述的冗余评估电路，其中该晶体管为一N型金属氧化物半导体晶体管，该N型金属氧化物半导体晶体管的该第一端及该第二端分别为一漏极及一源极，且该低参考电压为一接地。

3.如权利要求1所述的冗余评估电路，其中该预充电晶体管为一P型金属氧化物半导体晶体管，该P型金属氧化物半导体晶体管的一栅极接收该预充电讯号，该P型金属氧化物半导体晶体管的一源极及一漏极分别耦接至一供应电压及对应的该共同端。

4.如权利要求1所述的冗余评估电路，其中该反向锁存器包括一第一P型金属氧化物半导体晶体管、一第二P型金属氧化物半导体晶体管以及一N型金属氧化物半导体晶体管，其中该第一及第二P型金属氧化物半导体晶体管的两源极耦接至一供应电压，该第一P型金属氧化物半导体晶体管的一栅极耦接至该第二P型金属氧化物半导体晶体管以及该N型金属氧化物半导体晶体管的两漏极，第一晶体管P型金属氧化物半导体的一漏极及该第二P型金属氧化物半导体晶体管与该N型金属氧化物半导体晶体管的两栅极耦接至该共同端，该N型金属氧化物半导体晶体管的一源极耦接至该低参考电压。

5.一种半导体装置，包括:

k个电路块，其中k为一电路块数；

一冗余电路，包括多个冗余元件，这些冗余元件用以取代该k个电路块内的多个缺陷元件，以及

一冗余评估电路，包括:

(m+1)个熔丝盒，其中m为一缺陷元件地址讯号的一位数，这些熔丝盒的每一个包括:

一共级电路，该共级电路具有一预充电晶体管及一反向锁存器，其中该预充电晶体管受控于一预充电讯号，以将一共同端提升至一逻辑高电平，并且该反向锁存器输出一反向电平于该共同端；

k个冗余单元，每个冗余单元具有一晶体管及一熔丝，其中该晶体管的一第一端耦接至该共同端，该晶体管的一第二端通过该熔丝耦接至一低参考电压，且该晶体管的一栅极接收k个选择讯号的其中一个；

一比较器，被一比较器致能讯号所致能，用以比对一绒丝地址讯号以及一缺陷元件地址讯号，以产生一冗余致能讯号，其中m个熔丝盒输出其共同端上的m个电平的m个反向讯号作为该熔丝状态地址讯号，且另一熔丝盒输出其共同端上的该电平的该反向讯号作为该比较器致能讯号；

一控制逻辑电路，接收一致能讯号，以产生该预充电讯号开启该预充电晶体管，以提升该(m+1)个熔丝盒的这些共同端至该逻辑高电平，接着关闭该预充电晶体管，并产生一评估致能讯号；以及

一解码器，被该评估致能讯号所致能，用以解码一电路块地址讯号，以输出该k个选择讯号，其中该电路块地址讯号具有n个位，且n与k的关系为2^n-1<k≦2ⁿ。

6.如权利要求5所述的半导体装置，其中该晶体管为一N型金属氧化物半导体晶体管，该N型金属氧化物半导体晶体管的该第一及该第二端分别为一漏极及一源极，该低参考电压为一接地。

7.如权利要求5所述的半导体装置，其中该预充电晶体管为一P型金属氧化物半导体晶体管，该P型金属氧化物半导体晶体管的一栅极接收该预充电讯号，该P型金属氧化物半导体晶体管的一源极及一漏极分别耦接至一供应电压及对应的该共同端。

8.如权利要求5所述的半导体装置，其中该反向锁存器包括一第一P型金属氧化物半导体晶体管、一第二P型金属氧化物半导体晶体管以及一N型金属氧化物半导体晶体管，其中该第一及第二P型金属氧化物半导体晶体管的两源极耦接至一供应电压，该第一P型金属氧化物半导体晶体管的一栅极耦接至该第二P型金属氧化物半导体晶体管以及该N型金属氧化物半导体晶体管的两漏极，该第一P型金属氧化物半导体晶体管的一漏极及该第二P型金属氧化物半导体晶体管与该N型金属氧化物半导体晶体管的两栅极耦接至该共同端，该N型金属氧化物半导体晶体管的一源极耦接至该低参考电压。