CN104820624B - 一种NOR Flash保护电路 - Google Patents

Abstract

本发明公开了一种NOR Flash保护电路，包括：中央处理单元，用于向看门狗芯片输出喂狗信号及模式选择信号，并向可编程逻辑器件发送控制信号；看门狗芯片，用于接收所述喂狗信号以及模式选择信号，向NOR Flash芯片输出复位信号；可编程逻辑器件，用于接收所述控制信号，向所述NOR Flash芯片输出读写操作指令。本发明通过对NOR Flash的复位管脚以及读写操作管脚的联合控制，能够实现对NOR Flash的可靠写保护。

Description

一种NOR Flash保护电路

技术领域

本发明涉及数字电路设计技术领域，特别是涉及一种NOR Flash保护电路。

背景技术

Nor Flash在铁路机车产品的智能硬件中应用非常广泛，既可用作存储启动代码和嵌入式操作系统的启动Flash(BootFlash)，也可用作存储关键配置参数和重要用户数据的应用Flash(AppFlash)。无论上述哪种用途，Flash中都存储着极为重要的数据，一旦Flash受到意外写操作将导致数据损坏，进而危害系统安全。如何对Flash实施可靠地写保护策略，对提高系统安全性至关重要。

传统的Flash保护电路通常比较简单，多数采用以下两种方案：一是通过CPU控制其复位信号管脚，使Flash在不需进行写操作时一直处于复位状态，二是设法通过外部电路直接控制其写信号管脚，使Flash在不需进行写操作时一直写信号禁止状态，从而实现对Flash的写保护。

上述传统方案一中，通过使Flash在不需写操作时一直处于复位状态来实现写保护目的并非最优策略，而且还会带来额外功耗；方案二中直接控制写信号管脚的保护方法，其防护程度较低，且理论上仍存在Flash数据被破坏的风险，不适合应用到工作环境恶劣的铁路机车产品中。

因此，提供一种既不需要额外功耗、又能够对NOR Flash进行可靠有效的保护电路是非常有必要的。

发明内容

本发明的目的是提供一种NOR Flash保护电路，目的在于解决现有技术中存在额外功耗或对NOR Flash防护程度低的问题。

为解决上述技术问题，本发明提供一种NOR Flash保护电路，包括：

中央处理单元，用于向看门狗芯片输出喂狗信号及模式选择信号，并向可编程逻辑器件发送控制信号；

看门狗芯片，用于接收所述喂狗信号以及模式选择信号，向NOR Flash芯片输出复位信号；

可编程逻辑器件，用于接收所述控制信号，向所述NOR Flash芯片输出读写操作指令；

其中，所述中央处理单元的第一输出端与所述看门狗芯片的喂狗信号输入端相连，第二输出端与所述看门狗芯片的模式选择信号端相连；所述看门狗芯片的复位信号输出端与所述NOR Flash芯片的复位管脚相连；所述可编程逻辑器件的输入端与所述中央处理单元的第三输出端相连，输出端与所述NOR Flash芯片的读写操作管脚相连。

可选地，还包括：

一端与电源相连，另一端与所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚相连的跨接套。

可选地，所述可编程逻辑器件的输入端无正确脉冲串输入时，输出端输出为高阻态。

可选地，所述可编程逻辑器件为现场可编程门阵列。

可选地，所述可编程逻辑器件为复杂可编程逻辑器件。

可选地，所述看门狗芯片为MAX6751芯片。

可选地，还包括：

位于所述中央处理单元的第一输出端以及所述看门狗芯片的喂狗信号输入端之间的第一电阻。

可选地，还包括：

位于所述中央处理单元的第二输出端以及所述看门狗芯片的模式选择信号端之间的第二电阻。

可选地，还包括：

位于所述可编程逻辑器件的输入端以及所述中央处理单元的第三输出端之间的第三电阻。

可选地，还包括：

位于所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚之间的第四电阻。

本发明所提供的NOR Flash保护电路，采用中央处理单元对看门狗芯片的喂狗和模式选择进行控制，使看门狗芯片输出复位信号来控制NOR Flash芯片的复位管脚。另外，中央处理单元通过向可编程逻辑器件发送命令，以控制NOR Flash芯片的读写操作。本发明通过对NOR Flash的复位管脚以及读写操作管脚的联合控制，能够实现对NOR Flash的可靠写保护。

附图说明

图1为本发明所提供的NOR Flash保护电路的一种具体实施方式的示意图；

图2为本发明所提供的NOR Flash保护电路的另一种具体实施方式的示意图；

图3为本发明所提供的NOR Flash保护电路的原理示意图。

具体实施方式

本发明的核心是提供一种NOR Flash保护电路，以解决NOR Flash在铁路机车产品的恶劣工作环境中由于未能受到有效写保护而导致数据被意外破坏的问题。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所提供的NOR Flash保护电路的一种具体实施方式的示意图如图1所示，该电路包括：

中央处理单元1，用于向看门狗芯片2输出喂狗信号及模式选择信号，并向可编程逻辑器件3发送控制信号；

看门狗芯片2，用于接收所述喂狗信号以及模式选择信号，向NOR Flash芯片4输出复位信号；

可编程逻辑器件3，用于接收所述控制信号，向所述NOR Flash4芯片输出读写操作指令；

其中，所述中央处理单元1的第一输出端与所述看门狗芯片2的喂狗信号输入端相连，第二输出端与所述看门狗芯片2的模式选择信号端相连；所述看门狗芯片2的复位信号输出端与所述NOR Flash芯片4的复位管脚相连；所述可编程逻辑器件3的输入端与所述中央处理单元1的第三输出端相连，输出端与所述NOR Flash芯片4的读写操作管脚相连。

本发明所提供的NOR Flash保护电路，采用中央处理单元对看门狗芯片的喂狗和模式选择进行控制，使看门狗芯片输出复位信号来控制NOR Flash芯片的复位管脚。另外，中央处理单元通过向可编程逻辑器件发送命令，以控制NOR Flash芯片的读写操作。本发明通过对NOR Flash的复位管脚以及读写操作管脚的联合控制，能够实现对NOR Flash的可靠写保护。

本发明所提供的NOR Flash保护电路的另一种具体实施方式的示意图如图2所示，与上一实施例相比，该保护电路进一步包括有：

一端与电源相连，另一端与所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚相连的跨接套K；

此外，本实施例还可以包括：

位于所述中央处理单元的第一输出端以及所述看门狗芯片的喂狗信号输入端之间的第一电阻R5；

位于所述中央处理单元的第二输出口以及所述看门狗芯片的模式选择信号端之间的第二电阻R6；

位于所述可编程逻辑器件的输入端以及所述中央处理单元的第三输出端之间的第三电阻R7；

位于所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚之间的第四电阻R8。

本发明所提供的NOR Flash保护电路中，其可编程逻辑器件可以为现场可编程门阵列(FPGA)，也可以为复杂可编程逻辑器件(CPLD)。在本具体实施方式中，具体采用现场可编程门阵列(FPGA)。

在本实施例中，中央处理单元(CPU)通过两个输出端，即第一输出端以及第二输出端分别来控制看门狗芯片(WatchDog)的喂狗和模式选择信号，使WatchDog输出复位信号来控制NOR Flash芯片的复位管脚RP。另外一个输出端，即第三输出端向FPGA发送命令，并结合跨解套K来共同实现控制Flash的读写操作管脚Vpen，对NOR Flash进行擦除/编程/块锁使能等操作。

本实施例的原理示意图如图2所示，NOR Flash的RP脚为其复位脚，Vpen脚为其擦除/编程/块锁使能脚。若复位脚为低电平时，将使其内部自动复位并处于掉电模式；若复位脚为高电平时，才能够正常操作Flash。若Vpen脚为低电平时，可使Flash的所有扇区处于绝对的写保护状态而只能进行读操作；Vpen脚为高电平时才允许对Flash进行擦除/编程/块锁的写操作。

采用该发明电路，可对Flash的各工作阶段进行有效保护。下面对该具体实施例的各工作阶段进行详细阐述：

(1)裸板编程阶段

在对采用该电路的裸板进行编程时，须先对FPGA编程，将其设置为IO1脚无正确脉冲串输入时IO2脚输出为高阻态；然后接上跨接套K，即可将Flash的Vpen管脚设置为高电平，允许采用仿真器对Flash编程；同时看门狗的工作模式则由上拉电阻R3设置为扩展周期模式。例如本实施例中配置为64s内无需CPU喂狗，看门狗也不会送出复位信号到Flash的RP管脚，则Flash就不会被复位，因此可给裸板编程留出充足的时间，编程完毕取下跨接套K，则Flash只可读不可写，处于绝对可靠的写保护状态。

(2)操作系统启动阶段

完成裸板编程后，在处理器的操作系统启动过程中当GPIO3还不能被CPU有效驱动时，因为FPGA可以快速启动，且此时收不到来自CPU GPIO3的正确脉冲串，所以FPGA的IO2脚输出为高阻态，由下拉电阻R9确保将Vpen脚拉至低电平，只允许读操作而禁止擦写操作以保护Flash；当启动到GPIO3被有效驱动后，则由GPIO3控制FPGA来将Vpen脚置低；并且在操作系统启动过程中GPIO1和GPIO2脚未被有效驱动时，看门狗的工作模式仍由上拉电阻R3设置为扩展周期模式，则在64s内无需CPU喂狗也不会导致Flash复位，可给系统启动留出充足时间。若在64s内系统完成启动，则CPU通过GPIO1脚将看门狗工作模式再设置为正常工作模式，并通过GPIO2脚开始正常喂狗，若喂狗信号中断512ms则看门狗送出复位信号；若64s内系统未能完成启动，则看门狗会由于未收到喂狗信号而送出复位信号，使系统进行重启。

(3)正常操作阶段

在系统正常运行时，FLASH是否打开则由CPU软件直接控制：若需擦写FLASH则可通过GPIO3向FPGA发送脉冲串作为命令，FPGA收到后将IO2脚输出为高，即可允许擦写，完成后再将FPGA的IO2脚置低，即可继续实现对Flash的写保护。同时CPU通过GPIO1脚使看门狗工作模式保持为正常工作模式，并通过GPIO2脚正常喂狗，若喂狗信号中断512ms则看门狗送出复位信号，可对CPU软件异常进行有效监控。需要指出的是，本发明中采用的中央处理单元(CPU)以及可编程逻辑器件(PLD)不受芯片具体型号的限制，且看门狗芯片可以但并不限于采用MAX6751，也可以选用其他具备相同功能的型号。只要Flash具有复位(RP)和擦除/编程/块锁使能脚(Vpen)功能的管脚，均可采用本发明电路，也应当视为本发明的范畴。

另外，所述第一电阻R5、第二电阻R6、第三电阻R7以及第四电阻R8为串联电阻，可通过优化阻抗匹配以提高信号波形质量。

本发明所提供的NOR Flash保护电路改善了传统电路的缺点，充分利用铁路机车产品智能硬件中大部分都含有的CPU、PLD和WatchDog芯片，无需新增器件增加额外开销，实现起来较为简单。既可在不需要擦写Flash时对其进行可靠的保护，又可在需要擦写时灵活的打开，实现方便，可靠性高。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种NOR Flash保护电路，其特征在于，包括：

中央处理单元，用于向看门狗芯片输出喂狗信号及模式选择信号，并向可编程逻辑器件发送控制信号；

看门狗芯片，用于接收所述喂狗信号以及模式选择信号，向NOR Flash芯片输出复位信号；

可编程逻辑器件，用于接收所述控制信号，向所述NOR Flash芯片输出读写操作指令；

其中，所述中央处理单元的第一输出端与所述看门狗芯片的喂狗信号输入端相连，第二输出端与所述看门狗芯片的模式选择信号端相连；所述看门狗芯片的复位信号输出端与所述NOR Flash芯片的复位管脚相连；所述可编程逻辑器件的输入端与所述中央处理单元的第三输出端相连，输出端与所述NOR Flash芯片的读写操作管脚相连；所述可编程逻辑器件的输入端无正确脉冲串输入时，输出端输出为高阻态；

其中，NOR Flash的RP脚为复位脚，Vpen脚为擦除/编程/块锁使能脚；若复位脚为低电平时，将使其内部自动复位并处于掉电模式；若复位脚为高电平时，能正常操作Flash；若Vpen脚为低电平时，使Flash的所有扇区处于绝对的写保护状态而只能进行读操作；Vpen脚为高电平时才允许对Flash进行擦除/编程/块锁的写操作。

2.如权利要求1所述的NOR Flash保护电路，其特征在于，还包括：

一端与电源相连，另一端与所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚相连的跨接套。

3.如权利要求2所述的NOR Flash保护电路，其特征在于，所述可编程逻辑器件为现场可编程门阵列。

4.如权利要求2所述的NOR Flash保护电路，其特征在于，所述可编程逻辑器件为复杂可编程逻辑器件。

5.如权利要求2所述的NOR Flash保护电路，其特征在于，所述看门狗芯片为MAX6751芯片。

6.如权利要求1至5任一项所述的NOR Flash保护电路，其特征在于，还包括：

位于所述中央处理单元的第一输出端以及所述看门狗芯片的喂狗信号输入端之间的第一电阻。

7.如权利要求6所述的NOR Flash保护电路，其特征在于，还包括：

位于所述中央处理单元的第二输出端以及所述看门狗芯片的模式选择信号端之间的第二电阻。

8.如权利要求7所述的NOR Flash保护电路，其特征在于，还包括：

位于所述可编程逻辑器件的输入端以及所述中央处理单元的第三输出端之间的第三电阻。

9.如权利要求8所述的NOR Flash保护电路，其特征在于，还包括：

位于所述可编程逻辑器件的输出端以及所述NOR Flash芯片的读写操作管脚之间的第四电阻。