CN104767536A - 基于ofdm电力线通信系统的qc-ldpc译码方法和译码器 - Google Patents

Abstract

本发明公开了一种基于OFDM电力线通信系统的QC-LDPC译码方法和译码器，其中译码方法包括接收数据、初始化、迭代、更新水平方向的边值和符号位并存储、更新垂直方向的边值和符号位并存储、计算更新后的码元节点的信息值、计算校验子判断输出结果或继续迭代等步骤。本发明的QC-LDPC译码方法通过在水平方向和垂直方向的更新过程中，不仅保存边值，而且保存符号位，从而减少重复的符号运算，提高了迭代效率。

Description

基于OFDM电力线通信系统的QC-LDPC译码方法和译码器

技术领域

本发明设计OFDM电力线通信领域，尤其涉及一种基于OFDM电力线通信系统的QC-LDPC译码方法。

背景技术

数字通信系统中，编码调制是保证系统传输鲁棒性和传输速率的核心技术之一。电力线通信系统传输条件非常恶劣，难以保证传输可靠性，因而需要在总体上构建高效鲁棒的编码调制技术以逼近信道容量，提高其对抗恶劣信道的能力。

LDPC码最早由Gallager于1962年提出，并于上世纪90年代被重新提出。LDPC码是通过校验矩阵定义的一类线性码，为使译码可行，在码长较长时需要校验矩阵满足“稀疏性”，即校验矩阵中1的密度比较低，也就是要求校验矩阵中1的个数远小于0的个数，并且码长越长，密度就要越低。正是由于校验矩阵的“稀疏性”，才能够构造出具有低复杂度、高性能的LDPC码。定义dv为校验矩阵H的行重，dc为校验矩阵H的列重，则dv和dc的值都唯一的LDPC码为规则LDPC码，dv或者dc的值不唯一的LDPC码为非规则LDPC码。目前的研究均表明LDPC码是信道编码中纠错能力最强的一种码，而且由于其译码器结构简单，可以用较少的资源消耗获得极高的吞吐量。

QC-LDPC码的校验矩阵H具有准循环特征，是由一系列相同大小的方阵构成，这些方阵包括全零矩阵和循环移位阵。循环移位阵是由单位矩阵进行循环移位得到，一个位移量为p的循环移位阵是将单位矩阵的每一行进行向右循环p位得到的。校验矩阵H的结构如下：

其中A_i,j是b×b阶矩阵，行重为1，A_i,j＝n，则表示此矩阵第一行的第n列为1，其余列为0，其余各行均是上一行的循环移位。例如A_i,j＝3，b＝6，则其结构为：

$A_{\mathrm{ij}}=\left[\begin{array}{cccccc}0& 0& 0& 1& 0& 0\\ 0& 0& 0& 0& 1& 0\\ 0& 0& 0& 0& 0& 0\\ 1& 0& 0& 0& 0& 0\\ 0& 1& 0& 0& 0& 0\\ 0& 0& 1& 0& 0& 0\end{array}\right]$

LDPC码的译码方法可以分为两大类：基于硬判决的译码和基于软判决的译码。基于硬判决的译码运算量较小，比较实用。近年来各种结合软判决结果的硬判决算法在保持低复杂度的情况下使译码性能进一步提高，从而推动了LDPC码的实用化。而软判决译码采用了后验概率信息，并通过迭代运算，使得LDPC码的性能得以逼近香农限。在LDPC译码方法中一般采用的算法有迭代APP算法、最小和算法(UMP-BP-based)、迭代APP-based算法。

而一般采用的算法都是以降低译码复杂度为目的，但运算量的下降是以牺牲一部分性能为代价的。另外，由于QC-LDPC译码器的校验矩阵往往相当大，而水平运算单元的运算主要在于取址非本身的其他边值，计算同行中除本身外的其他边值的绝对值最小值作为自己的更新值，因此存储边值的单元也相当巨大，导致硬件方面芯片面积较大。因此，开发一种性能优异资源又较小的译码算法对于实际应用有着非常重要的意义。

发明内容

本发明的目的在于提供一种基于OFDM电力线通信系统的QC-LDPC译码方法和译码器，该译码方法不仅节省了译码器的运算硬件资源，而且保证了较快的译码速度。

为达到上述目的，本发明采用以下技术方案：

本发明公开了一种基于OFDM电力线通信系统的QC-LDPC译码方法，包括以下步骤：

步骤A：接收输入数据；

步骤B：初始化：根据QC-LDPC码校验矩阵预先存储好的矩阵中1所在位置的地址表，将步骤A中接收到的输入数据依次赋值给码元节点，计算各码元节点后验对数似然比的初值，设置QC-LDPC码校验矩阵的各边值似然比的初值为0，缓存校验节点的信息值；

步骤C：设置迭代最大次数Max_iter_num，开始迭代，并计算迭代次数k；

步骤D：更新水平方向的边值和符号位，并存储所述水平方向的边值和符号位；

步骤E：更新垂直方向的边值和符号位，并存储所述垂直方向的边值和符号位；

步骤F：根据步骤D和步骤E更新后的边值，计算更新后的码元节点的信息值；

步骤G：根据更新后的码元节点的信息值判决输出码字，并根据所述输出码字计算校验子s，若s＝0，则译码结束，译码器将所述输出码字输出；若s≠0，则判断迭代次数k是否等于迭代最大次数Max_iter_num，如果k<Max_iter_num，则返回步骤C继续迭代，如果k＝Max_iter_num，则译码结束，译码器将所述输出码字输出。

优选地，步骤D具体包括以下步骤：

步骤D1：将QC-LDPC码校验矩阵中1所在同一行中的所有边值的后验对数似然比的绝对值进行逐级比较筛选，得到最小值；

步骤D2：得到最小值后，计算最小值的有效数据和扩展数据，将扩展数据的位宽表示成2的幂，并对有效数据和幂值进行存储；

步骤D3：将QC-LDPC码校验矩阵中1所在同一行中的所有边值的后验对数似然比的绝对值进行逐级比较筛选，得到次小值；

步骤D4：得到次小值后，计算次小值的有效数据和扩展数据，将扩展数据的位宽表示成2的幂，并对有效数据和幂值进行存储；

步骤D5：更新边值，将QC-LDPC码校验矩阵中的同一行中的各边值的后验对数似然比与最小值进行比较，若边值大于最小值，则边值更新为最小值；若边值等于最小值，则边值更新为次小值；

步骤D6：更新符号位，将所有QC-LDPC码校验矩阵中同一行的符号位相乘得到总符号位，再依次将所述输入数据的各边值的符号位与总符号位相乘，得到的新符号位就是更新的符号位。

优选地，步骤D2中的所述有效数据表示为a(0≤a＜2^N-1)，其中N为有效数据的位宽；所述扩展数据表示为2^b(0≤b≤2^M-1)，其中M为所述扩展数据的位宽的幂值。

优选地，步骤D4中的所述有效数据表示为a(0≤a＜2^N-1)，其中N为有效数据的位宽；所述扩展数据表示为2^b(0≤b≤2^M-1)，其中M为所述扩展数据的位宽的幂值。

优选地，步骤D1中的逐级筛选为二分法同步并行比较筛选，每一级每一次将两个值进行比较，先从高比特位开始，直到可在某一比特位时判断出两个值的大小，就将比较结果作为此次的输出结果，然后进入下一级的比较，直至到达最后两数的比较，得到所述最小值。

优选地，步骤D3中的逐级筛选为两两比较筛选，从高比特开始比较，比较出较小值，输入到下一次比较，直至到达最后两数的比较，得到所述次小值。

本发明还公开了一种基于OFDM电力线通信系统的QC-LDPC译码器，包括：

输入数据缓存模块，用于存储接收的输入数据；

码元节点处理单元，用于计算各码元节点后验对数似然比的初值，及计算更新后的码元节点的信息值；

水平边处理单元，负责水平方向更新的运算处理；

译码器控制模块，负责码率的选择和地址的取址选择；

地址信息表，存储不同码率下的相应的校验矩阵中1所在的地址；

垂直边处理单元，负责垂直方向更新的运算处理；

边信息存储器，用于设置QC-LDPC码校验矩阵的各边值似然比的初值为0，并存储更新后的边值和符号位；

比特判决模块，用于根据更新后的码元节点的信息值判决输出码字；

校验子计算模块，用于校验子的计算以及迭代次数的计算；

输出数据缓存模块，用于存储所述输出码字。

本发明与现有技术相比的有益效果在于：本发明的QC-LDPC译码方法通过在水平方向和垂直方向的更新过程中，不仅保存边值，而且保存符号位，使得在符号位更新步骤时可以将除本身外的其他边值的符号位的乘积作为自己的更新值，从而减少重复的符号运算，只需做一步处理就可以得到更新值，提高了迭代效率。

在进一步的方案中，对QC-LDPC译码方法进一步改进，得到最小值和次小值后，将其有效数据和扩展数据计算出来，其中将扩展数据的位宽表示成2的幂，并存储有效数据和幂值，极其有效地缓解了现有技术中芯片面积较大的问题，有效减少了存储器的规模，达到节省译码器的运算硬件资源的目的。

附图说明

图1是本发明具体实施方式中QC-LDPC译码方法的流程图；

图2是本发明具体实施方式中QC-LDPC译码器方法的步骤D的具体流程图；

图3a是本发明具体实施方式中最小值和次小值的有效数据部分的表示示意图；

图3b是本发明具体实施方式中最小值和次小值的扩展数据部分的表示示意图；

图4是本发明具体实施方式中最小值计算方法示意图；

图5是本发明具体实施方式中次小值计算方法示意图；

图6是本发明具体实施方式中比较器内部结构示意图；

图7是本发明具体实施方式中QC-LDPC译码器通用结构框图。

具体实施方式

下面对照附图并结合优选的实施方式对本发明作进一步说明。

如表1所示，为一种QC-LDPC码参数表。QC-LDPC码中有三种码率的LDPC码，其对应信息如表中所示。

表1 QC-LDPC码参数表

编号	块长[比特]	信息比特	校验比特	对应的编码效率
					码率1	7493	3048	4445	0.4
码率2	7493	4572	2921	0.6
					码率3	7493	6096	1397	0.8

下面以0.4码率的QC-LDPC码为例具体说明，校验矩阵H中A_i,j是b×b阶矩阵(b＝127)，行重为1。校验矩阵H的行重dv为7和8，列重dc为3，校验矩阵H中列数t＝4445/127＝35；行数c＝7493/127＝59。35*59＝2065，即地址表需要存储的位置数。

如图1所示，为本发明具体实施例的基于OFDM电力线通信系统的QC-LDPC译码方法的流程图。结合以码率为0.4的QC-LDPC码为例，具体步骤如下：

步骤A：接收QC-LDPC译码器前一模块的数据块作为QC-LDPC译码器的输入数据；

步骤B：初始化：根据校验矩阵预先存储好矩阵中1所在位置的地址表，将接收的数据赋值给7493个码元节点，作为码元节点的先验似然概率值LLR(p_i)，按公式设置QC-LDPC码校验矩阵的所有边值似然比LLR(r_ji)的初值为0，缓存校验节点的信息值；

步骤C：设置迭代最大次数Max_iter_num＝8，开始迭代，并计算迭代次数k；

步骤D：根据地址表，以行为单位取出dv＝7(或8)条边值，根据边ij的后验对数似然比LLR(q_ij)更新边ij的似然比LLR^(k)(r_ji)， ${\mathrm{LLR}}^k\left(r_{\mathrm{ji}}\right)={(-1)}^{|\&PartialD;\left(j\right)|}{s}_{\mathrm{ij}}\underset{i^{\&prime;}\&Element;\&PartialD;\left(j\right)\backslash i}{\min }\left(\right|\mathrm{LLR}\left(q_{i^{\&prime;}j}\right)\left|\right),$ 其中， $s_{\mathrm{ij}}=\underset{i^{\&prime;}\&Element;\&PartialD;\left(j\right)\backslash i}{\mathrm{\&Pi;}}\mathrm{sgn}(\mathrm{LLR}\left(q_{i^{\&prime;}j}\right),$ 进行水平方向的更新，并存储更新后的边值和符号位；

步骤E：根据地址表，以列为单位取出dc＝3条边值，根据码元节点c_i的先验对数似然比LLR(p_i)和边ij的更新后的似然比LLR(r_ji)来更新边ij的似然比LLR^k(q_ji)，进行垂直方向的更新，并存储更新后的边值和符号位；

步骤F：计算每个码元节点更新后的后验对数似然比LLR(q_i)，其中，表示与码元节点c_i相关联的校验节点；

步骤G：根据LLR(q_i)判决QC-LDPC码的输出码字即为z＝(c₀，c₁，…，c_n)，根据公式s＝zH^T计算校验子s，若s＝0，则译码结束，输出码字z＝(c₀，c₁，…，c_n)作为译码器译码结果输出；若s不为0，则判断迭代次数k，若k小于Max_iter_num，则返回步骤C继续迭代，并置k＝k+1，若k等于Max_iter_num，则中止迭代，将输出码字z＝(c₀，c₁，…，c_n)作为译码器译码结果输出。

如图2所示，为图1中的QC-LDPC译码方法中的步骤D的具体流程图。

步骤D1：将对应校验矩阵中1所在同一行中的所有边值的后验对数似然比的绝对值进行逐级比较筛选，得到最小值；

步骤D2：得到最小值后，计算最小值的有效数据和扩展数据，将扩展数据的位宽表示成2的幂，并对有效数据和幂值进行存储；

步骤D3：将对应校验矩阵中1所在同一行中的所有边值的后验对数似然比的绝对值进行逐级比较筛选，得到次小值；

步骤D4：得到次小值后，计算次小值的有效数据和扩展数据，将扩展数据的位宽表示成2的幂，并对有效数据和幂值进行存储；

步骤D5：更新边值，将对应校验矩阵中的同一行中的各边值的后验对数似然比与最小值进行比较，若边值大于最小值，则边值更新为最小值；若边值等于最小值，则边值更新为次小值；

步骤D6：更新符号位，将所有对应校验矩阵中同一行的符号位相乘得到总符号位，再依次将输入数据各边值的符号位与总符号位相乘，得到的新符号位就是更新的符号位。

根据上述步骤D的具体流程，在得到最小值和次小值后，将其有效数据和扩展数据计算出来，并将其扩展数据的位宽表示成2的幂。最小值和次小值的表示方法示意图如图3a和3b所示，其中有效数据表示为a(0≤a＜2^N-1)，其中N为有效数据的位宽(以码率0.4为例，N＝9)；扩展数据表示为2^b(0≤b≤2^M-1)，其中M为扩展数据的位宽的幂值(以码率0.4为例，M＝3)；而扩展后的数据为有效数据与扩展数据相乘，即表示为a×2^b(0≤b＜2^M-1)。该实施例中，扩展数据的位宽表示成2的幂，采用这种表示方法不仅可以用更小的比特位数表示更大的数值，而且还便利其他运算，如加法乘法和比较，另外在硬件上也更加便于处理对2的幂的操作。

对于0.4码率的LDPC码译码时，本实施例中的数据，只需要(2⁹-1)×2²³ _- ¹，即(2⁹-1)×2⁷来存储，即只需要9bit+3bit＝12bit。而通常其他译码方法中需要采用16bit来表示存储值，即数据范围在[0，65535)，而在0.4码率的LDPC码译码器中，需要存储的数据量为275*127＝34925个(275是A_i,j的个数)，即需要的存储单元大小为16×34925bit，因此本实施例只需要9bit+3bit＝12bit就可表示原来16bit的数据，则需要的存储单元大小为12×34925bit。因此本发明中的方法比通常的数据存储方法节省了1/4的存储面积，极其有效地缓解了现有技术中芯片面积较大的问题，有效减少了存储器的规模，达到节省译码器的运算硬件资源的目的。对于在硬件资源中几乎占用一半芯片面积的LDPC译码模块，若在译码器存储器中减少1/4的资源，那么总的硬件资源和芯片面积的减少都是相当可观的。

在部分实施例中，在步骤D1中，先将同一行中的所有边值的后验对数似然比的绝对值进行逐级比较筛选，运用二分法同步并行计算比较，其计算方法示意图如图4所示，其中，data表示数据，CMP表示比较器，CTR表示外部控制单元。每两个数据data输入一个比较器CMP，比较器CMP在外部控制单元CTR的控制信号作用下对两个数据data进行比较。每一次两个数据data的比较先从高比特位进行，直到可以在某一比特位时判断出两个数据data的大小，就将此次较小值的比特位作为比较的输出结果，进入下一次的计算。逐次计算，得到最小值的比特位，即得到最小值Min1。

在步骤D3中，计算次小值通过两两比较计算，其计算方法示意图如图5所示，其中，data表示数据，CMP表示比较器，CTR表示外部控制。同样从前两个数据data开始比较，直到比较出较小值输入到下一次与后一个数据data比较，依次比较，到达与最后一个数据data的比较，得到次小值Min2。

其中，比较器CMP的内部结构示意图如图6所示，MSB表示数据最高位，LSB表示数据最低位，CMP1、CMP2、……、CMPi均表示为子比较器，MUX表示多路选择器。比较两数据时，先从两数据的最高位MSB开始比较，若两数据最高位MSB相等则给下一次的子比较器CMP2一个信号，再进行其次高位的比较，直至比较出较小值；若两数据最高位不等，则给下一次的子比较器CMP2一个信号不做下一次比较，以此类推，即可直接比较出较小值输出。

如图7所示，为QC-LDPC译码器通用结构框图。对于不同码率的QC-LDPC码，行重不同，但不影响结构和计算。只需将数值和结构级数增加或减少。更新的方式都是相通的。其中：

输入数据缓存模块1，用于存储接收的输入数据；

码元节点处理单元2，用于计算各码元节点后验对数似然比的初值，及计算更新后的码元节点的信息值；

水平边处理单元3，负责水平方向更新的运算处理；

译码器控制模块4，负责码率的选择和地址的取址选择；

地址信息表5，存储不同码率下的相应的校验矩阵中1所在的地址；

垂直边处理单元6，负责垂直方向更新的运算处理；

边信息存储器7，用于设置QC-LDPC码校验矩阵的各边值似然比的初值为0，并存储更新后的边值和符号位；

比特判决模块8，用于根据更新后的码元节点的信息值判决输出码字；

校验子计算模块9，用于校验子的计算以及迭代次数的计算；

输出数据缓存模块10，用于存储所述输出码字。

首先，将接收到的译码输入数据存储在输入数据缓存模块1中相应的内存块中。当需要调用输入数据缓存模块1中相应位置内存块中的数据时，先控制译码器控制模块4选择码率，并选择地址信息表5对应的内存块号和起始取值位置，码元节点处理单元2初始化码元节点后验对数似然比的初值。再根据译码器控制模块4和地址信息表5从边信息存储器7中取出边值和码元节点处理单元2中的码元节点后验对数似然比的初值，在水平边处理单元3中更新水平方向的边值，并将更新后的边值和符号位储存在边信息存储器7中。再根据译码器控制模块4和地址信息表5从边信息存储器7中取出更新的边值和码元节点处理单元2中的码元节点后验对数似然比的初值，在垂直边处理单元6中进行垂直更新，并将更新后的边值和符号位再存储回边信息存储器7中，还需要多留一个比特存放上一次的符号位。接着根据译码器控制模块4和地址信息表5中取出边信息存储器7中更新的边值和符号位，在码元节点处理单元2中更新码元节点的信息值。比特判决模块8将码元节点更新后的信息值判决输出码字，然后在校验子计算模块9中计算伴随式检验子s，若检验子s为0，将输出码字输出至输出数据缓存模块10；若检验子s为1，则水平边处理单元3继续更新，进入下一次迭代运算，直到检验子s为0，或是达到最大迭代次数，最后输出码字给输出数据缓存模块10。输出数据缓存模块10中存储的数据即为译码器的输出结果。

在本发明中的QC-LDPC译码方法中，先计算每行中dv条边的最小值和次小值，再逐个更新每条边的值，即，分别判断边值与最小值和次小值之间的关系，作出判断。这里，存在特殊情况，最小值和次小值之间的关系，因此在本发明中，在判断最小值和次小值时，先判断出了最小值就并不能直接丢弃这个值再将其他值做次小值比较，容易引起译码迭代错误。即在采用这种水平更新前，先做最小值和次小值判断，再更新边值，有效地避免了重复比较级运算，这样做只需在更新每条边值的时候做出一次判断就完成了，保证了更新效率。关于符号位的更新，也同样可以采用在水平更新前，将同一行的所有边的符号位都一起计算，得到一个总的符号位；然后在更新每条边的符号位时，再与边值本身的符号对比，得到的新的符号位就是其更新后的符号位。这样处理，同样减少了重复的符号运算，而最终做一步处理就可以得到更新值。而且，符号位和边值可以同时更新，提高了迭代效率。

本发明采用存储有效数据和扩展位宽组合来表示数据的方法，相同的比特数可以表示更大的数据范围，达到了减少存储器硬件资源的目的。同时，在译码过程中，无需每次更新值时都要调用其他的边值进行比较计算。只需首次将最小值和次小值判断出来，依次再与本身绝对值比较一次就可以更新完毕，计算量小，保证了迭代效率。只需最后更新绝对值时，按地址取出比较更新即可。在开始计算最小值和次小值时，无需如算法公式一样每次都需要取出非本身以外的其他地址上的边值，取址简单，进一步保证了迭代效率。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (7)

1.一种基于OFDM电力线通信系统的QC-LDPC译码方法，其特征在于，包括以下步骤：

步骤A：接收输入数据；

步骤B：初始化：根据QC-LDPC码校验矩阵预先存储好的矩阵中1所在位置的地址表，将步骤A中接收到的输入数据依次赋值给码元节点，计算各码元节点后验对数似然比的初值，设置QC-LDPC码校验矩阵的各边值似然比的初值为0，缓存校验节点的信息值；

步骤C：设置迭代最大次数Max_iter_num，开始迭代，并计算迭代次数k；

步骤D：更新水平方向的边值和符号位，并存储所述水平方向的边值和符号位；

步骤E：更新垂直方向的边值和符号位，并存储所述垂直方向的边值和符号位；

步骤F：根据步骤D和步骤E更新后的边值，计算更新后的码元节点的信息值；

步骤G：根据更新后的码元节点的信息值判决输出码字，并根据所述输出码字计算校验子s，若s＝0，则译码结束，译码器将所述输出码字输出；若s≠0，则判断迭代次数k是否等于迭代最大次数Max_iter_num，如果k<Max_iter_num，则返回步骤C继续迭代，如果k＝Max_iter_num，则译码结束，译码器将所述输出码字输出。

2.根据权利要求1所述的基于OFDM电力线通信系统的QC-LDPC译码方法，其特征在于，步骤D具体包括以下步骤：

步骤D1：将QC-LDPC码校验矩阵中1所在同一行中的所有边值的后验对数似然比的绝对值进行逐级比较筛选，得到最小值；

步骤D2：得到最小值后，计算最小值的有效数据和扩展数据，将扩展数据的位宽表示成2的幂，并对有效数据和幂值进行存储；

步骤D3：将QC-LDPC码校验矩阵中1所在同一行中的所有边值的后验对数似然比的绝对值进行逐级比较筛选，得到次小值；

步骤D4：得到次小值后，计算次小值的有效数据和扩展数据，将扩展数据的位宽表示成2的幂，并对有效数据和幂值进行存储；

步骤D5：更新边值，将QC-LDPC码校验矩阵中的同一行中的各边值的后验对数似然比与最小值进行比较，若边值大于最小值，则边值更新为最小值；若边值等于最小值，则边值更新为次小值；

步骤D6：更新符号位，将所有QC-LDPC码校验矩阵中同一行的符号位相乘得到总符号位，再依次将所述输入数据的各边值的符号位与总符号位相乘，得到的新符号位就是更新的符号位。

3.根据权利要求2所述的基于OFDM电力线通信系统的QC-LDPC译码方法，其特征在于，步骤D2中的所述有效数据表示为a(0≤a＜2^N-1)，其中N为有效数据的位宽；所述扩展数据表示为2^b(0≤b≤2^M-1)，其中M为所述扩展数据的位宽的幂值。

4.根据权利要求2所述的基于OFDM电力线通信系统的QC-LDPC译码方法，其特征在于，步骤D4中的所述有效数据表示为a(0≤a＜2^N-1)，其中N为有效数据的位宽；所述扩展数据表示为2^b(0≤b≤2^M-1)，其中M为所述扩展数据的位宽的幂值。

5.根据权利要求2至4任一项所述的基于OFDM电力线通信系统的QC-LDPC译码方法，其特征在于，步骤D1中的逐级筛选为二分法同步并行比较筛选，每一级每一次将两个值进行比较，先从高比特位开始，直到可在某一比特位时判断出两个值的大小，就将比较结果作为此次的输出结果，然后进入下一级的比较，直至到达最后两数的比较，得到所述最小值。

6.根据权利要求2至4任一项所述的基于OFDM电力线通信系统的QC-LDPC译码方法，其特征在于，步骤D3中的逐级筛选为两两比较筛选，从高比特开始比较，比较出较小值，输入到下一次比较，直至到达最后两数的比较，得到所述次小值。

7.一种基于OFDM电力线通信系统的QC-LDPC译码器，其特征在于，包括：

输入数据缓存模块，用于存储接收的输入数据；

码元节点处理单元，用于计算各码元节点后验对数似然比的初值，及计算更新后的码元节点的信息值；

水平边处理单元，负责水平方向更新的运算处理；

译码器控制模块，负责码率的选择和地址的取址选择；

地址信息表，存储不同码率下的相应的校验矩阵中1所在的地址；

垂直边处理单元，负责垂直方向更新的运算处理；

边信息存储器，用于设置QC-LDPC码校验矩阵的各边值似然比的初值为0，并存储更新后的边值和符号位；

比特判决模块，用于根据更新后的码元节点的信息值判决输出码字；

校验子计算模块，用于校验子的计算以及迭代次数的计算；

输出数据缓存模块，用于存储所述输出码字。