CN104760926A - 基于soi的超高深宽比纳米结构阵列的制作方法 - Google Patents

基于soi的超高深宽比纳米结构阵列的制作方法 Download PDF

Info

Publication number
CN104760926A
CN104760926A CN201510125461.6A CN201510125461A CN104760926A CN 104760926 A CN104760926 A CN 104760926A CN 201510125461 A CN201510125461 A CN 201510125461A CN 104760926 A CN104760926 A CN 104760926A
Authority
CN
China
Prior art keywords
polysilicon
width ratio
nano
super
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510125461.6A
Other languages
English (en)
Other versions
CN104760926B (zh
Inventor
马志波
苑伟政
姜澄宇
乔大勇
孟海莎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northwestern Polytechnical University
Original Assignee
Northwestern Polytechnical University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northwestern Polytechnical University filed Critical Northwestern Polytechnical University
Priority to CN201510125461.6A priority Critical patent/CN104760926B/zh
Publication of CN104760926A publication Critical patent/CN104760926A/zh
Application granted granted Critical
Publication of CN104760926B publication Critical patent/CN104760926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Micromachines (AREA)

Abstract

本发明为基于SOI的超高深宽比纳米结构阵列的制作方法，属于微机电系统(MEMS)工艺领域，尤其涉及一种MEMS工艺中的超高深宽比纳米阵列的制备工艺。该方法通过多晶硅和氮化硅交替沉积和刻蚀的方法实现不同阵列数目的超高深宽比纳米结构阵列的制作，同时高深宽比纳米结构阵列的间距可以通过改变二氧化硅层的厚度实现，本发明工艺流程简单易实现，降低制作成本，解决了MEMS工艺中超高深宽比纳米结构阵列的制作难题。通过该方法，在结构材料强度一定的情况下，使纳米结构阵列深宽比达到最大。

Description

基于SOI的超高深宽比纳米结构阵列的制作方法
技术领域
本发明属于微机电系统(MEMS)工艺领域，尤其涉及一种MEMS工艺中的超高深宽比纳米阵列的制备工艺。
背景技术
纳米制造是国际先进制造技术的发展前沿，而超高深宽比纳米结构的制造技术是目前纳米制造的重要发展方向。超高深宽比纳米结构以其独特的机械、物理性能优势，被广泛认为是实现器件高性能的重要基础，在能源储备、细胞培育、航行器减阻、海洋信号探测等方面展现出广阔的应用前景。然而，随着纳米结构应用领域的不断扩展，对纳米结构深宽比的要求越来越高，国际上期望能够达到100:1以上以满足新的科学技术发展需要，这对超高深宽比纳米结构的制造提出了前所未有的挑战。
希腊Zeniou等人2014年报道采用高密度等离子体刻蚀技术加工硅基高深宽比纳米柱阵列，深宽比达到100:1(Ultrahigh aspect ratio Si nanowires fabricatedwith plasma etching:plasma processing,mechanical stability analysis againstadhesion and capillary forces and oleophobicity.Nanotechnology 25(2014)035302)。然而，由于刻蚀工艺的影响，很难实现超高深宽比的结构阵列制造，同时，纳米结构的间距最小为1微米，在一定程度上限制了纳米结构阵列的应用。
发明内容
本发明的目的是提供一种可实现超高深宽比纳米结构阵列的制作方法，通过该方法，在结构材料强度一定的情况下，使纳米结构阵列深宽比达到最大。同时，该方法可实现纳米结构阵列的任意改变，克服现有工艺复杂，成本较高的不足。
本发明提出的基于SOI的高深宽比纳米结构阵列的制作方法，包括以下步骤：
1)清洗SOI(Silicon-On-Insulator)硅片1，去除硅片表面的灰尘及有机物。将SOI硅片器件层的单晶硅刻蚀掉，直至SOI硅片1的二氧化硅层2暴露出来，如图1所示。
2)在二氧化硅层2的表面沉积多晶硅3，如图2所示。
3)在多晶硅3的表面涂光刻胶4，光刻以及显影，形成一定线宽和间距的纳米结构阵列，如图3所示。
4)以光刻胶4为掩膜刻蚀多晶硅3，直至二氧化硅层2，并去除光刻胶4，如图4所示。
5)在多晶硅3表面沉积二氧化硅5，如图5所示。
6)在二氧化硅5表面沉积多晶硅6，如图6所示。
7)在多晶硅6表面涂光刻胶7，光刻以及显影，如图7所示。
8)以光刻胶7为掩膜，刻蚀多晶硅6，直至氧化层5。去除光刻胶7，如图8所示。
9)硅基底背面刻蚀，直至二氧化硅层2，如图9所示。
10)去除二氧化硅层2和5，释放纳米结构阵列，如图10所示。
本发明的有益效果是：通过多晶硅和氮化硅交替沉积和刻蚀的方法实现不同阵列数目的超高深宽比纳米结构阵列的制作，同时高深宽比纳米结构阵列的间距可以通过改变二氧化硅层的厚度实现，本发明工艺流程简单易实现，降低制作成本，解决了MEMS工艺中超高深宽比纳米结构阵列的制作难题。
附图说明
图1清洗SOI硅片，并刻蚀器件层单晶硅至中间氧化硅的示意图
图2沉积多晶硅3的示意图
图3光刻的示意图
图4刻蚀多晶硅2和去除光刻胶3的示意图
图5沉积二氧化硅4的示意图
图6沉积多晶硅5的示意图
图7光刻后的示意图
图8刻蚀多晶硅5和去除光刻胶的示意图
图9背面刻蚀硅基底的示意图
图10超高深宽比纳米结构阵列释放后的示意图
具体实施方法
实施例一：超高深宽比纳米柱阵列制造技术
1)清洗SOI(Silicon-On-Insulator)硅片1，去除硅片表面的灰尘及有机物。将SOI硅片器件层的单晶硅刻蚀掉，直至SOI硅片1的二氧化硅层2暴露出来，如图1所示。
2)在二氧化硅层2的表面通过低压化学气相沉积(LPCVD)的方法沉积厚度为500纳米的多晶硅3，如图2所示。
3)涂光刻胶4，光刻胶为BP212，厚度为1～3微米，对匀胶后的基片作前烘处理，真空烘箱，温度为110℃，时间为15分钟，然后电子束光刻、显影，形成间距为500纳米，线宽为500纳米的纳米结构阵列。
4)以光刻胶4为掩膜，高密度等离子体(ICP)刻蚀多晶硅3，直至中间二氧化硅层2。刻蚀气体为SF6，钝化气体为C4F8。然后在4:1的H2SO4和H2O2的混合溶液中去除光刻胶5，溶液温度为120℃，时间为15分钟，最后用去离子水清洗干净，并用氮气枪吹干。
5)在多晶硅3的表面通过低压化学气相沉积(LPCVD)的方法沉积厚度为500纳米二氧化硅5。
6)在二氧化硅5的表面通过低压化学气相沉积(LPCVD)的方法沉积厚度为500纳米的多晶硅6。
7)在多晶硅6表面涂光刻胶7，光刻胶为BP212，厚度为1～3微米，对匀胶后的基片作前烘处理，真空烘箱，温度为110℃，时间为15分钟，然后通过对准标记进行电子束光刻、显影，形成间距为500纳米，线宽为500纳米的纳米结构阵列。
8)以光刻胶7为掩膜，ICP刻蚀多晶硅6，直至二氧化硅层5。刻蚀气体为SF6，钝化气体为C4F8。然后在4:1的H2SO4和H2O2的混合溶液中去除光刻胶5，溶液温度为120℃，时间为15分钟，最后用去离子水清洗干净，并用氮气枪吹干。
9)通过ICP刻蚀从硅片背面刻蚀硅片衬底，直至二氧化硅层2。
最后在49％的氢氟酸中刻蚀掉二氧化硅2和5，最后用去离子水清洗干净，并用氮气枪吹干，最终实现线宽为500纳米、间距为500纳米的超高深宽比纳米结构阵列的制作。

Claims (1)

1.基于SOI的高深宽比纳米结构阵列的制作方法，其特征在于，包括以下步骤：
1)清洗SOI(Silicon-On-Insulator)硅片1，去除硅片表面的灰尘及有机物。将SOI硅片器件层的单晶硅刻蚀掉，直至SOI硅片1的二氧化硅层2暴露出来；
2)在二氧化硅层2的表面沉积多晶硅3；
3)在多晶硅3的表面涂光刻胶4，光刻以及显影，形成一定线宽和间距的纳米结构阵列；
4)以光刻胶4为掩膜刻蚀多晶硅3，直至二氧化硅层2，并去除光刻胶4；
5)在多晶硅3表面沉积二氧化硅5；
6)在二氧化硅5表面沉积多晶硅6；
7)在多晶硅6表面涂光刻胶7，光刻以及显影；
8)以光刻胶7为掩膜，刻蚀多晶硅6，直至氧化层5。去除光刻胶7；
9)硅基底背面刻蚀，直至二氧化硅层2；
10)去除二氧化硅层2和5，释放纳米结构阵列。
CN201510125461.6A 2015-03-20 2015-03-20 基于soi的超高深宽比纳米结构阵列的制作方法 Active CN104760926B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510125461.6A CN104760926B (zh) 2015-03-20 2015-03-20 基于soi的超高深宽比纳米结构阵列的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510125461.6A CN104760926B (zh) 2015-03-20 2015-03-20 基于soi的超高深宽比纳米结构阵列的制作方法

Publications (2)

Publication Number Publication Date
CN104760926A true CN104760926A (zh) 2015-07-08
CN104760926B CN104760926B (zh) 2016-07-06

Family

ID=53643096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510125461.6A Active CN104760926B (zh) 2015-03-20 2015-03-20 基于soi的超高深宽比纳米结构阵列的制作方法

Country Status (1)

Country Link
CN (1) CN104760926B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127760A1 (en) * 2000-08-02 2002-09-12 Jer-Liang Yeh Method and apparatus for micro electro-mechanical systems and their manufacture
CN102331593A (zh) * 2011-07-07 2012-01-25 西北工业大学 高占空比自支撑纳米透射光栅及其制作方法
CN102701141A (zh) * 2012-05-28 2012-10-03 西北工业大学 一种高深宽比微纳复合结构制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020127760A1 (en) * 2000-08-02 2002-09-12 Jer-Liang Yeh Method and apparatus for micro electro-mechanical systems and their manufacture
CN102331593A (zh) * 2011-07-07 2012-01-25 西北工业大学 高占空比自支撑纳米透射光栅及其制作方法
CN102701141A (zh) * 2012-05-28 2012-10-03 西北工业大学 一种高深宽比微纳复合结构制作方法

Also Published As

Publication number Publication date
CN104760926B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN102167280B (zh) 一种超疏水硅微纳复合结构及其制备方法
CN102701141B (zh) 一种高深宽比微纳复合结构制作方法
CN102427083A (zh) 一种疏水疏油表面微结构及其制备方法
CN102633230A (zh) 一种基于纳米球刻蚀技术制备硅纳米柱阵列的方法
WO2012088209A3 (en) Superhydrophobic and superoleophobic nanosurfaces
CN103043600A (zh) 基于薄膜材料的三维自支撑微纳米功能结构的制备方法
CN103117339A (zh) 基于复合软模板纳米压印技术制备图案化蓝宝石衬底的方法
CN102331593A (zh) 高占空比自支撑纳米透射光栅及其制作方法
CN103803484B (zh) 基于摩擦诱导选择性刻蚀的氮化硅膜/硅微纳米加工方法
CN102779747B (zh) 一种纳米柱/针森林结构的加工方法
CN102765695B (zh) 基于静电场奇点自聚焦的圆片级低维纳米结构的制备方法
CN104843628B (zh) 一种硅悬臂梁结构及其制备方法
CN101823684B (zh) 一种仿蝴蝶磷翅分级多层非对称微纳结构的制备方法
WO2013012466A3 (en) Process for making nanocone structures and using the structures to manufacture nanostructured glass
Zhang et al. Fabrication and characterization of squama-shape micro/nano multi-scale silicon material
CN104049112B (zh) 一种硅纳米线探针结构的制作方法
CN106185792A (zh) 一种超疏水微纳复合结构的全参数可控制备方法
CN107871666A (zh) 制作垂直堆叠集成的半导体纳米线及其场效应晶体管的方法
CN104332398A (zh) 一种大面积制备伞状硅锥复合结构阵列的方法
CN104760926A (zh) 基于soi的超高深宽比纳米结构阵列的制作方法
CN201408748Y (zh) 高深宽比的硅基深槽结构
Ma et al. Fabrication of ultrahigh-aspect-ratio and periodic silicon nanopillar arrays using dislocation lithography and deep reactive-ion etching
CN102375332A (zh) 一种用于mems结构的悬架光刻胶平坦化工艺
Mita et al. Contour lithography methods for DRIE fabrication of nanometre–millimetre-scale coexisting microsystems
CN104022005A (zh) 一种硅/氧化硅基新型微栅及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant