CN104756382A - 用于单电感双极性输出降压-升压型转换器的独立输出控制 - Google Patents

用于单电感双极性输出降压-升压型转换器的独立输出控制 Download PDF

Info

Publication number
CN104756382A
CN104756382A CN201380052738.6A CN201380052738A CN104756382A CN 104756382 A CN104756382 A CN 104756382A CN 201380052738 A CN201380052738 A CN 201380052738A CN 104756382 A CN104756382 A CN 104756382A
Authority
CN
China
Prior art keywords
current potential
switch
control
voltage
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380052738.6A
Other languages
English (en)
Inventor
泽维尔·布兰卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST Ericsson SA
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN104756382A publication Critical patent/CN104756382A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种驱动配置成提供正输出电压到正输出端以及提供负输出电压到负输出端的功率级的方法，所述方法包括：-生成第一控制信号；-生成第二控制信号；-操作所述第一控制信号以启动充电阶段，使得所述第一控制信号的第一占空比控制待累积的能量的量；-同时操作所述第一控制信号和所述第二控制信号以启动降压型或升压型中的所累积的能量至所述功率级的输出端的独立的放电阶段，使得所述第二控制信号的第二占空比控制待放电的能量的量。

Description

用于单电感双极性输出降压-升压型转换器的独立输出控制
技术领域
提出的解决方案总体涉及单电感双极性输出(Single Inductor BipolarOutput，SIBO)转换器，尤其涉及用于控制这类转换器的操作的方法和设备。
背景技术
便携式装置，如智能手机、平板电脑、控制台游戏或者电子阅读器，通常利用多个电源电压来为不同的内部模块供电。
一些应用需要具有不同的调控电压的双极性电源，这意味着需要正电压和负电压二者。
音频模块和显示面板是符合上述的一些示例。
例如，有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)显示面板由于高显示质量(即，亮度、对比度、清晰性和广视角)和低功率消耗而作为用于便携式装置的良好的候选目标，其需要正电压和负电压两者的供给以正常操作。
电源转换器，如单电感双极性输出(SIBO)转换器，可用于提供这种正电源和负电源。
然而，大多数的SIBO转换器专门地在升压型(SIBO-Boost)配置下进行操作，这意味着输入电压仅仅能够逐渐升高以产生更高的正输出电压，或者专门地在降压型(SIBO-Buck)配置下进行操作，这意味着输入电压仅仅能够逐渐降低以产生更低的正输出电压，而不是在这两种配置下进行操作。
对于有机发光二极管(Organic Light Emitting Diode，OLED)的最新技术，这是不合适的，其需要能够比传统的锂离子电池电压更高的或者更低的正电源电压，因而需要能够以降压模式或以升压模式操作的电压转换器。
因此，合适的SIBO转换器应该能够以可控的方式既作为SIBO-降压又作为SIBO-升压操作，从而相当于既用于正输出电压又用于负输出电压的SIBO降压-升压(SIBOBB)。在该情况下，当需要产生正输出电压或者负输出电压时，逐渐升高或逐渐降低输入电压将是可以的。
满足这种类型的需求的转换器在文献(1)中提出：WEI-CHUNG，Chen等人于2011年9月在能源转换会议与展览会(Energy Conversion Congress andExposition，ECCE)的第3229-3233页发表的A single-inductor bipolar-outputconverter with 5mV positive voltage ripple for active matrix OLED。
然而，文献(1)中的转换器不能够作为用于正输出的SIBO-降压操作。
在文献(2)中提出另一令人关注的转换器：TEXAS INSTRUMENTS,TPS65136.Single Inductor Multiple Output Regulator for AMOLED.http://www.ti.com/lit/ds/symlink/tps65136.pdf(849KB).2008年7月7日。
然而，如果负输出电流和正输出电流之间的负载电流不对称性高于30％，则文献(2)中的转换器不能够稳定地正常操作，这意味着在各个输出端处的电流的差需要保持在小的范围内。
总之，适于产生所需要的正输出电压和负输出电压的SIBO-降压-升压型转换器的控制未被已知技术充分解决。
在文献(3)WO2012/032176中描述了可用于解决上述问题的可能的控制器，其中，公开了可适于输出正输出电压和负输出电压的功率级。尽管运转令人满意，但是仍可改进在文献(3)中描述的解决方案以更好地满足无线应用的不断增加的需求。
发明内容
因此，所提出的解决方案的目的在于：通过利用单电感双极性输出降压-升压(SIBOBB)转换器的操作的导通循环控制SIBOBB转换器从而在时钟循环周期期间对于每一输出以可控的方式以降压型或升压型配置动作，来克服或者至少减弱上述问题。
所提出的解决方案的第一方面涉及一种驱动单电感双极性输出降压-升压SIBOBB的方法，所述SIBOBB由具有给定的时钟循环周期的时钟信号进行钟控，所述SIBOBB包括至少五个电源开关以及用以输出正输出电压的至少一个正输出端和用以输出负输出电压的至少一个负输出端。所述方法包括在所述时钟循环周期期间执行的以下步骤：至少基于所述正输出电压和正基准电压生成第一控制信号；至少基于所述负输出电压和负基准电压生成第二控制信号；基于对所述第一控制信号的监控，启动所述SIBOBB的充电阶段，在所述充电阶段期间，待被所述SIBOBB累积的能量的量受所述第一控制信号的第一占空比控制；基于对所述第一控制信号和所述第二控制信号的同时监控，启动将累积在所述SIBOBB中的所述能量放电到所述SIBOBB的降压型或升压型配置中的所述正输出端和所述负输出端中的至少一者的第一放电阶段，在所述第一放电阶段期间，待被所述SIBOBB放电的能量的量受所述第二控制信号的第二占空比控制；和其中，在所述第一放电阶段之前启动所述充电阶段。
第二方面涉及一种用于驱动单电感双极性输出降压-升压SIBOBB的设备，所述SIBOBB由具有给定的时钟循环周期的时钟信号而钟控，所述SIBOBB包括至少五个电源开关以及用以输出正输出电压的至少一个正输出端和用以输出负输出电压的至少一个负输出端，所述设备包括：
-配置成至少基于所述负输出电压和负基准电压生成第一控制信号的装置；
-配置成至少基于所述正输出电压和正基准电压生成第二控制信号的装置；
-配置成基于对所述第一控制信号的监控而启动所述SIBOBB的充电阶段的装置，在所述充电阶段期间，待被所述SIBOBB累积的能量的量受到所述第一控制信号的第一占空比控制；
-配置成基于对所述第一控制信号和所述第二控制信号的同时监控而启动将累积在所述SIBOBB中的所述能量放电到所述SIBOBB的降压型或升压型配置中的所述正输出端和所述负输出端中的至少一者的第一放电阶段的装置，在该第一放电阶段期间，待被所述SIBOBB放电的能量的量受所述第二控制信号的第二占空比控制；和
其中，在激活用于启动所述第一放电阶段的装置之前，激活用于启动所述充电阶段的装置。
第三方面涉及显示集成电路，包括：
-显示面板；
-单电感双极性输出降压-升压型转换器(SIBOBB)；
-处理器；和，
-如在所提出的解决方案的第二方面中限定的设备，其中，所述显示面板和
所述设备被所述处理器控制，所述显示面板通过SIBOBB供电且所述
SIBOBB由所述设备控制。
第四方面涉及包括如在所提出的解决方案的第三方面中限定的显示集成电路的无线设备。
此类无线设备的示例包括例如便携式电话、智能手机、平板电脑、控制台游戏、电子阅读器、便携式音频和/或视频播放器等。
因此，在体现这种机制的原理的无线设备中，现有技术中关于SIBOBB调节以在时钟循环期间在其各个输出端实现独立的降压型或升压型转换的缺点被克服。
而且，利用所提出的解决方案，在负输出端电流和正输出端电流之间的满载电流不对称性可利用SIBOBB的电感器的单次充电来支持。
换句话说，实施方式对于在简介中给出的情况提供了合适的解决方案。
在一个实施方式中，还基于负输出电压生成第一控制信号以及还基于正输出电压生成第二控制信号。
在另一实施方式中，还提供了至少基于第一控制信号和第二控制信号生成第三控制信号；基于对第一控制信号、第二控制信号和第三控制信号的同时监控，启动将累积在SIBOBB中的能量同时放电到SIBOBB的降压型或升压型配置中的正输出端和负输出端二者的第二放电阶段，在第二放电阶段期间，待被SIBOBB放电的能量的量受第二控制信号的第二占空比和第三控制信号的第三占空比的控制；和其中，在第二放电阶段之前启动充电阶段。
在另一实施方式中，第一放电阶段包括将累积的能量依次放电到正输出端和负输出端二者，在将累积的能量放电到负输出端之前启动将累积的能量放电到正输出端。
在另一实施方式中，第一放电阶段包括将累积的能量依次放电到正输出端和负输出端二者，在将累积的能量放电到正输出端之后启动将累积的能量放电到正输出端。
在又一实施方式中，第二放电阶段包括同时将累积的能量放电到正输出端和负输出端二者中，并且其中，在第一放电阶段之前进行启动第二放电阶段。
在又一实施方式中，第二放电阶段包括同时将累积的能量放电到正输出端和负输出端二者中，并且其中，在第一放电阶段之后进行启动第二放电阶段。
如果需要，则通过脉宽调制(PWM)调制器基于各自的比较信号生成第一控制信号、第二控制信号和第三控制信号，其中，所述比较信号中的至少一些比较信号是锯齿波信号或者三角波信号。
在一个实施方式中，通过将第一比较信号和与正输出电压和正基准电压之间的电压差成比例的第一误差信号输入PWM调制器而进行生成第一控制信号。
在另一实施方式中，通过将第二比较信号和与负输出电压和负基准电压之间的电压差成比例的第二误差信号输入PWM调制器而进行生成第二控制信号。
在又一实施方式中，通过将第一比较信号和第一误差信号输入PWM调制器而进行生成第一控制信号，该第一误差信号对应于和基准电压与正输出电压和负输出电压的电压和之间的电压差。
在另一实施方式中，通过将第二比较信号和第二误差信号输入PWM调制器而进行生成第二控制信号，该第二误差信号对应于差基准电压与正输出电压和负输出电压之间的电压差之间的电压差。
在另一实施方式中，通过将第三误差信号输入所述PWM调制器而进行生成第三控制信号，该第三误差信号对应于第一误差信号和第二误差信号之间的电压差。
附图说明
根据下文的结合附图的描述，可获得对所提出的解决方案的更为充分的理解，其中，首先在图1和图7至图14中以及其次在图2至图6中，相同的附图标记表示相同的或类似的元件，其中：
图1为示出SIBO-降压-升压型转换器的实施方式的框图。
图2为表示在功率级的电路的一部分中包括的根据一个实施方式的受控开关的示意图。
图3为表示在该电路的另一部分中包括的根据另一实施方式的受控开关的示意图。
图4-A和图4-B为示出具有不同配置且在该电路的另一部分中包括的根据另一实施方式的受控开关的示意图。
图5为根据一个实施方式的功率级的电路的框图。
图6为根据一个实施方式的电源的示意图。
图7为示出所提出的解决方案的实施方式的框图。
图8A为示出根据所提出的解决方案的导通循环的阶段的实施方式的框图。
图8B为示出根据所提出的解决方案的导通循环的另一阶段的实施方式的框图。
图8C为示出根据所提出的解决方案的导通循环的又一阶段的实施方式的框图。
图9为示出根据所提出的解决方案的控制器的实施方式的框图。
图10为示出根据所提出的解决方案的控制器的另一实施方式的框图。
图11为示出根据所提出的解决方案的导通循环的真值表的表。
图12为示出根据所提出的解决方案的导通循环的实施方式的图。
图13为示出根据所提出的解决方案的导通循环的另一实施方式的图。
图14为示出所提出的解决方案的实施方式的流程图。
图15为示出根据所提出的解决方案的控制器的又一实施方式的框图。
图16为示出根据所提出的解决方案的导通循环的又一阶段的实施方式的框图。
具体实施方式
图1为示出SIBOBB 1000的实施方式的框图，其中，SIBOBB 1000通过具有时钟循环周期的时钟信号(未示出)进行钟控，且包括：5个电源开关101、102、103、104、105，1个功率电感器106和两个电容器107、108。
SIBOBB 1000适于根据输入电压VBAT供给正输出电压VPOS和负输出电压VNEG。
VREF对应于整个SIBOBB 1000共用的参考电位，其通常被称作值一般等于0伏的接地电压。
SIBOBB 1000的可能的实施方式被描述为例如文献(3)WO2012/032176中的功率级。
为了清晰和完整性，明显地需要呈现文献(3)WO2012/032176的功率级的结构，这是因为其中的必要元件可被控制以实现上述目标。
因此，图2-图6将被用于描述此种功率级，然后从图7的描述开始，将给出对于上述问题的所提出的解决方案。
在图2中示意性地示出功率级的在图5的电路5的一部分中包括的受控开关20的一个实施方式。开关20包括第一耦合节点30和第二耦合节点40。开关20还至少包括第一控制输入端50和第二控制输入端60。开关20适于根据在第一输入端50和第二输入端60上接收到的控制电压，断开或闭合在第一耦合节点30和第二耦合节点40之间的电路。在图2的示例中，第一耦合点30与电路5的节点D连接，且第二耦合点40与电路5的节点S连接。在节点S处的电压等于电压VNEG。
开关20包括共源共栅连接的第一晶体管21和第二晶体管22。第一晶体管21和第二晶体管22可为金属-氧化物-半导体晶体管，更通常被称作(MOS)晶体管，其分别包括栅极、漏极和源极。在图2的示例中，第一晶体管和第二晶体管为N-沟道MOS晶体管，更通常被称作NMOS晶体管。
当第一晶体管21的栅极和源极之间的电势差VGS大于第一阈值VTH1时，第一晶体管21是导通的，意味着其允许电流在它的漏极和它的源极之间通过。否则，意味着如果VGS<VTH1，则第一晶体管21截止，即是非导通的。当第二晶体管22的栅极和源极之间的电势差VGS大于第二阈值VTH2时，第二晶体管22是导通的，意味着其允许电流在它的漏极和它的源极之间通过。否则，意味着如果VGS<VTH2，则第二晶体管22是非导通的。
第一晶体管21置于开关20中，使得其栅极与第一输入端50连接，其漏极与第一耦合节点30连接，以及其源极与第二晶体管22的漏极连接。第二晶体管22置于开关20中，使得其栅极与第二输入端60连接，其漏极与第一晶体管21的源极连接，以及其源极与第二耦合节点40连接。
开关20适于通过在第一输入端50上接收到的第一控制电压T1以及通过在第二输入端60上接收到的第二控制电压T2而受控制。第一控制电压T1的值V1小于电压VBAT的值，且大于电压VNEG的值。第一控制电压T1的值V1基本上是恒定的。
第二控制电压T2可基本呈现两个值：
-第一值V21，其基本上等于第一控制电压T1的值V1；
-第二值V22，其小于第一控制电压T1的值V1且等于电压VNEG的值。
第二晶体管22在电路中被配置成使得：
-当第二控制电压的值基本上等于第一值V21时是导通的；和
-当第二控制电压的值基本上等于第二值V22时是非导通的。
为了闭合开关20且从而允许电流在第一耦合节点和第二耦合节点之间流动，控制电压T2被施加到第二输入端60，同时确保所述控制电压的值等于值V21。在第二晶体管22的栅极和源极之间的电势差VGS因而等于值V1和电压VNEG的值之间的差值，并且该电势差VGS大于阈值VTH2。反过来，为了断开开关20且从而防止电流在第一耦合节点和第二耦合节点之间流动，控制电压T2被施加到第二输入端60，同时确保所述控制电压的值等于值V22。无论开关20是闭合的或断开的，第一控制电压T1的值维持在值V1。在第二晶体管22的栅极和源极之间的电势差VGS因而基本上为零且小于阈值VTH2。
在一个实施方式中，电路5用于根据电压VBAT供给正电压VPOS和负电压VNEG。开关20则与该电路连接，使得第一输入端50接收基准电压VREF，且第二输入端60根据该开关是闭合的还是断开的，接收基准电压VREF或负电压VNEG。
作为非限定性示例，通过电池供给电压VBAT，其值基本上等于4.8V。正电压VPOS和负电压VNEG可以为可能分别在[1.5V；4.8V]和[-1.5V；-4.8V]的范围内的对称电压或者非对称电压。值V1和值V21等于为0V的基准电压VREF。值V22等于负电压VNEG，其可能包括在[-1.5V；-4.8V]的范围内。当开关20断开时，第一耦合节点和第二耦合节点之间的电势差因此可基本上等于9.6V。第一晶体管21的栅极和源极之间的电压VGS从而等于零，这是因为第一耦合节点和第二耦合节点之间的电流为零。作为结果，在第二晶体管22的漏极处的电压等于为0V的V1。第一晶体管和第二晶体管因此可被设计和制造成支持仅仅4.8V的最大电势差。
在图3中示出了根据另一实施方式的受控开关100，其可包括在电路5的一部分中。开关100包括第一耦合节点130和第二耦合节点140。开关100还至少包括第一控制输入端150和第二控制输入端160。开关100适于根据尤其在第一输入端150和第二输入端160上接收的控制电压，断开或闭合在第一耦合节点130和第二耦合节点140之间的电路。在图3的示例中，第一耦合点130与节点D连接，第二耦合点140与节点T连接。在节点T处的电压等于电压VBAT。
如所示的开关100包括共源共栅连接的第一晶体管110和第二晶体管120。第一晶体管和第二晶体管通常为金属-氧化物-半导体晶体管，更通常被称作MOS晶体管，其分别包括栅极、漏极和源极。更具体地，在图3的示例中，第一晶体管和第二晶体管为P-沟道MOS晶体管或PMOS晶体管。
当第一晶体管110的栅极和源极之间的电势差VGS小于阈值VTH3时，第一晶体管110是导通的，意味着其允许电流在它的漏极和它的源极之间通过。否则，意味着如果VGS>VTH3，则第一晶体管110是非导通的。当第二晶体管120的栅极和源极之间的电势差VGS小于阈值VTH4时，第二晶体管120是导通的，意味着其允许电流在它的漏极和它的源极之间通过。否则，意味着如果VGS>VTH4，则第二晶体管120是非导通的。
第一晶体管110置于开关100中，使得其栅极与第一输入端150连接，其漏极与第一耦合节点130连接，以及其源极与第二晶体管120的漏极连接。第二晶体管120置于开关100中，使得其栅极与第二输入端160连接，其漏极与第一晶体管110的源极连接，以及其源极与第二耦合节点140连接。
开关100适于通过在第一输入端150上接收到的第一控制电压T3以及通过在第二输入端160上接收到的第二控制电压T4而受控制。第一控制电压T3的值V3小于电压VBAT的值，且大于电压VNEG的值。第一控制电压T3的值V3基本上是恒定的。
第二控制电压T4可基本呈现两个值：
-第一值V41，其基本上等于第一控制电压T3的值V3，
-第二值V42，其大于第一控制电压T3的值V3且等于电压VBAT的值。
第二晶体管120在电路中被配置成使得：
-当第二控制电压的值基本上等于第一值V41时是导通的，
-当第二控制电压的值基本上等于第二值V42时是非导通的。
因此，为了闭合开关100且从而允许电流在第一耦合节点和第二耦合节点之间流动，将控制电压T4施加到第二输入端160同时确保所述控制电压的值等于值V41就足够了。在第二晶体管的栅极和源极之间的电势差VGS因而等于值V3和电压VBAT之间的差值，并且该电势差VGS小于阈值VTH4。反过来，为了断开开关100且从而防止电流在第一耦合节点和第二耦合节点之间流动，控制电压T4被施加到第二输入端160同时确保所述控制电压的值等于值V42。在第二晶体管的栅极和源极之间的电势差VGS于是基本上为零且大于阈值VTH4。无论开关20是断开的或闭合的，第一控制电压T3的值维持在值V41。
在一个实施方式中，电路5用于根据电压VBAT供给正电压VPOS和负电压VNEG。开关100于是与该电路连接，使得第一输入端150与电路45的参考电位连接，且第二输入端160根据该开关是闭合的还是断开的，与电压VBAT连接或者与电路5的参考电位连接。
作为非限定性示例，例如通过电池供给电压VBAT，其值基本上等于4.8V。值V3和值V41等于为0V的参考电位的值。值V42等于电压VBAT的值，为4.8V。因此，第一耦合节点和第二耦合节点之间的最大电势差基本上等于4.8V。当开关100断开时，第一晶体管的栅极和源极之间的电压VGS也等于零，这是因为第一耦合节点和第二耦合节点之间的电流为零。作为结果，在第二晶体管120的漏极处的电压的值等于值V3，为0V。因此当节点D处于负电压VNEG时，第一晶体管和第二晶体管可被制造成支持仅仅4.8V的最大电势差。
在图4a和图4b中示出了根据一个实施方式且包括在电路5的一部分内的受控开关200。开关200包括第一耦合节点230和第二耦合节点240。开关200还至少包括第一控制输入端250和第二控制输入端260。开关200适于根据尤其在第一输入端250和第二输入端260上接收的控制电压，断开或闭合在第一耦合节点230和第二耦合节点240之间的电路。在图4a和图4b的示例中，第一耦合节点230与节点D连接，第二耦合节点240与节点T连接。在节点T处的电位等于参考电位VREF。
开关200包括共源共栅连接的第一晶体管210和第二晶体管220。第一晶体管和第二晶体管通常为金属-氧化物-半导体晶体管，更通常被称作MOS晶体管，其分别包括栅极、漏极、源极以及体二极管。在图4a和图4b的示例中，第一晶体管和第二晶体管为N-沟道MOS晶体管或NMOS晶体管。
第一晶体管210置于开关200中，使得其栅极与第一输入端250连接，其漏极与第一耦合节点230连接，其源极与第二晶体管220的漏极连接，以及该体二极管的正极与第一连接节点230连接。第二晶体管220置于开关200中，使得其栅极与第二输入端260连接，其漏极与第一晶体管210的源极连接，其源极与第二耦合节点240连接，以及该体二极管的正极与第二连接节点240连接。因此，第一晶体管的体二极管和第二晶体管的体二极管面对面地组装。
开关200适于通过在第一输入端250上接收到的第一控制电压T5以及通过在第二输入端260上接收到的第二控制电压T6而受控制。为了断开开关200，使得没有电流可以流动，第一控制电压T5的值V5等于基准电压VREF的值，且第二控制电压T6的值V6等于基准电压VREF的值。为了闭合开关200，使得电流可以流动，第一控制电压T5的值V5等于负电压VNEG的值，且第二控制电压T6的值V6等于电压VBAT。为了即使当开关200闭合且电感器迫使电流从节点D流动至节点M时仍允许电流流动穿过开关200的体二极管，第一控制电压T5等于电压VNEG且第二控制电压T6等于基准电压VREF。
开关300为晶体管，其通常为金属-氧化物-半导体晶体管(更通常地被称作MOS)，其包括栅极、漏极、源极和体二极管。在图5的示例中，晶体管300为N-沟道MOS晶体管或NMOS晶体管。
开关300被布置成使得其栅极与第一输入端350连接、其漏极与第一耦合节点330连接、其源极与第二耦合节点340连接、以及该体二极管的正极与第一耦合节点330连接。
开关300适于通过在第一输入端350上接收到的第一控制电压T7而受控制。为了断开开关300，使得没有电流可以流动，第一控制电压T7的值V7等于基准电压VREF的值。为了闭合开关300，使得电流可以流动，第一控制电压T7的值V7等于电压VBAT的值。
开关400为晶体管，其通常为金属-氧化物-半导体晶体管(更通常地被称作MOS)，其包括栅极、漏极、源极和体二极管。在图5的示例中，晶体管400为P-沟道MOS晶体管或PMOS晶体管。
开关400被布置成使得其栅极与第一输入端450连接、其漏极与第一耦合节点430连接、其源极与第二耦合节点440连接、以及该体二极管的负极与第一耦合节点430连接。
开关400适于通过在第一输入端450上接收到的第一控制电压T8而受控制。为了断开开关400，使得没有电流可以流动，第一控制电压T8的值V8等于电压VPOS的值。为了闭合开关400，使得电流可以流动，第一控制电压T8的值V8等于基准电压VREF的值。
在一个实施方式中，电路5用于根据电压VBAT供给正电压VPOS和负电压VNEG。开关200从而与该电路连接，使得当第一晶体管210和第二晶体管220也是非导通的时，根据是否阻止电流在第一晶体管210和第二晶体管220的体二极管内流动，将第一输入端250与负电压VNEG或基准电压VREF连接，且将第二输入端260与基准电压VREF连接或者与输入电压VBAT连接。
作为非限定性示例，通过电池供给电压VBAT，其值基本上等于4.8V。对于节点D的任何极性，受控开关200允许断开在节点D和节点T之间的电路5。正电压VPOS和负电压VNEG可以是对称的电压或非对称的电压。值V5等于负电压VNEG，值V6等于输入电压VBAT或者等于基准电压VREF 0V。因此，当开关270闭合且开关280断开时，为了断开开关200，对应于如在图4a中所示的节点D具有正极性的情况，第一控制电压T5等于电压VNEG且第二控制电压T6等于电压VBAT。当开关270断开且开关280闭合时，为了断开开关200，对应于如在图4b中所示的节点D具有负极性的情况，第一控制电压T5等于电压VNEG且第二控制电压T6等于电压VREF。由于第一晶体管的体二极管和第二晶体管的体二极管面对面组装，因此当开关200断开时，无泄漏电流可通过开关200。
包括前述的开关20、开关100和开关200的电路5可尤其用在电源600中，如在图5和图6中所示。例如，电源600为电压调节装置，其与供给电压VBAT的电压源连接，例如蓄电池，诸如电池。例如，电源600被包括在便携式装置中，便携式装置例如为移动电话、便携式音频和/或视频播放器、或者膝上型电脑。电源600包括适于供给正电压VPOS和负电压VNEG的通过电路5实现的功率级。该功率级配备有用于接收控制电压的控制输入端，该控制电压限定了用于产生负电压VNEG和正电压VPOS的控制策略。该电源包括与功率级输出端连接的控制电路，以便随着时间将负电压VNEG和正电压VPOS与至少一个基准电压VREF比较，以产生误差信号Verr1、Verr2。该电源包括驱动电路500，该驱动电路500与控制电路连接，以便接收误差信号Verr1、Verr2且产生控制电压，以及该驱动电路500与功率级连接以供给所产生的控制电压。
图7为示出所提出的解决方案的实施方式的框图，其包括SIBOBB 1000、控制器(CTRL)200、驱动器(DRV)3000、处理器(PROC)4000、和显示模块(DISP)500，其中，DISP 500和DRV 3000由PROC 4000控制，DISP 500由SIBOBB 1000供电，且SIBOBB 1000由DRV 3000控制。
例如，全部上述元件可以在便携式装置中体现，便携式装置例如为智能手机、平板电脑、控制台游戏或电子阅读器。
参照图7，SIBOBB 1000包括四个输出引脚109、110、111和112以及五个输入引脚113、114、115、116和117。
输入引脚113、114、115、116和117适用于接收来自DRV 3000的驱动命令DRV2、DRV3、DRV1、DRV4和DRV5，且用于分别命令电源开关101、102、103、104和105。
DRV 3000被配置成分别基于从CTRL 2000接收的一个或多个控制命令CMD，根据驱动命令DRV2、DRV3、DRV1、DRV4和DRV5，接通或关断电源开关101、102、103、104和105。
应当理解到，在整个说明书中，当电源开关101、102、103、104和105被称作“接通”时，这指对应的开关101、102、103、104和105是“闭合的”且导通的，使得电流可流过该电源开关。
另一方面，当电源开关101、102、103、104和105被称作“关断”时，这指对应的开关101、102、103、104和105是“断开的”且非导通的，使得电流不可流过该电源开关。
再次参照图7，输出引脚111和输出引脚112适用于分别向DISP 500提供正输出电压VPOS和负输出电压VNEG。
DISP 500被配置成通过向DISP 500的像素(未示出)提供正输出电压VPOS和负输出电压VNEG，而显示一个或多个图像IMG。
例如，DISP 500可为液晶显示(LCD)面板、有机发光二极管(OLED)显示面板或AMOLED显示面板。
还例如，通过PROC 4000将所述一个或多个图像IMG呈现给DISP 500。
再次参照图7，输出引脚109和输出引脚110适用于分别向CTRL 2000提供正输出电压VPOS和负输出电压VNEG。
CTRL 2000被配置成控制由SIBOBB 1000执行的操作模式。
操作模式为由SIBOBB 1000执行的特定任务。
例如，在实施方式中，SIBOBB 1000可配置成执行以下任务：
-对电感器106的电流充电，
-将电感器106的电流放电至负输出端109、111，或者
-将电感器106的电流放电至正输出端110、112。
这些任务可根据需求以特定次序进行布置。
在说明书的其余部分中，由SIBOBB 1000执行的一系列的顺序任务被称作导通循环(conduction cycle)。
通常在时钟循环周期期间执行导通循环，因此时钟循环周期为从第一时钟信号到一连串时钟信号结束的时间。
为了应用特定的导通循环，CTRL 2000使用发送至DRV 3000的一个或多个控制命令CMD。
控制命令CMD至少基于正输出电压VPOS、负输出电压VNEG、第一基准电压VREF1和第二基准电压VREF2、或上述参数的组合。
例如，第一基准电压可为正基准电压或者和基准电压(sum referencevoltage)，而第二基准电压可为负基准电压或者差基准电压(difference referencevoltage)。
CTRL 2000从PROC 4000接收第一基准电压VREF1和第二基准电压VREF2二者。
PROC 4000被配置成控制基准电压VREF1和基准电压VREF2提供至CTRL2000，且还被配置成将一个或多个图像IMG呈现给DISP 500，以便使它们被DISP 500显示。
为了克服现有技术中关于负输出电流和正输出电流之间的负载电流的不对称的缺点，如前所述，在一个实施方式中，提出了由至少两个阶段构成的导通循环。
这两个阶段可选自包括图8A(在下文中称作充电阶段或CHG)、图8B(在下文中称作正放电阶段或DISCHGPOS)和图8C(在下文中称作负放电阶段或DISCHGNEG)的实施方式的组。
然而，应注意到，导通循环的第一阶段需要被设置成图8A的实施方式CHG。
因此，基于在时钟循环周期期间不同阶段的特定链接，可实现导通循环的至少四个不同的变型。
即，导通循环可以按照下列配置中的任一配置进行布置：
-CHG–DISCHGPOS，
-CHG–DISCHGNEG，
-CHG–DISCHGPOS–DISCHGNEG，和
-CHG–DISCHGNEG–DISCHGPOS。
因此，应理解到，可对仅一个输出端或者两个输出端执行放电阶段。
在两个输出端上发生放电阶段的实施方式中，这可通过顺序地(即，一个接着一个)放电而进行。
将描述图8A、图8B和图8C的不同阶段。
参照图8A、图8B和图8C，其中示出SIBOBB 1000，其中，例如，如果例如SIBOBB 1000需要低输出功率，则电源开关102和电源开关103可被实现为肖特基二极管。
事实上，肖特基二极管具有自然切换的主要优势。因此，其使用可允许使对功率MOSFET栅极充电经济化，从而减少了SIBOBB 1000中的切换损耗。此外，肖特基二极管具有低压降(即，几百毫伏)，从而它们不具有非常大的欧姆损耗。
该选择还简化了导通循环，这是因为在这种情况下只有三个电源开关101、104和105需要受到控制。
很明显，根据所需的效率和瞬态响应，也可使用其他类型的二极管。
参照图8A，其中示出关断的电源开关102、103和105以及接通的电源开关101和104。
利用这种配置，SIBOBB 1000进入充电阶段CHG，其中，电感器电流在VBAT和VREF之间充电。
参照图8B，其中示出接通的电源开关103和105以及关断的电源开关101、102和104。
利用这种配置，SIBOBB 1000进入正放电阶段DISCHGPOS，其中，全部或部分的电感器电流放电到正输出电压VPOS。
参照图8C，其中示出接通的电源开关102和104以及关断的电源开关101、103和105。
利用这种配置，SIBOBB 1000进入负放电阶段DISCHGNEG，其中，全部或部分的电感器电流放电到负输出电压VNEG。
图9为示出CTRL 2000的实施方式的框图，其中示出了两个差分单元201、203，两个误差比较单元202、204和逻辑控制单元LGC 205。
参照图9，在差分单元201的输入端接收VPOS和VREF1，该差分单元201被配置成根据VPOS和VREF1之间的差产生误差信号ERR1。
而且，在图9中，在差分单元203的输入端接收VNEG和VREF2，差分单元203被配置成根据VNEG和VREF2之间的差产生误差信号ERR2。
然后，ERR1与信号SIG1一起出现在比较单元202的输入端，而ERR2与信号SIG2一起出现在比较单元204的输入端。
应理解到，比较单元202的实现可不同于比较单元204的实现，差分单元201的实现可不同于差分单元203的实现，且SIG1的实现可不同于SIG2的实现。
在一实施方式中，差分单元201、差分单元203为具有比例积分微分(PID)控制的误差放大器，比较单元202和比较单元204为脉宽调制(PWM)调制器，而信号SIG1和SIG2为例如周期等于时钟周期的周期性斜波信号，例如锯齿波信号或三角波信号。
利用该实施方式，比较单元202被配置成基于ERR1和SIG1生成PWM信号DC1。
该操作例如通过具有PWM调制器202而执行，当ERR1低于SIG1时，PWM调制器202设定DC1为逻辑高态，当ERR1高于SIG1时，PWM调制器202设定DC1为逻辑低态。
而且，利用这种实施方式，比较单元204被配置成基于ERR2和SIG2生成PWM信号DC2。
该操作例如通过具有PWM调制器204而执行，当ERR2低于SIG2时，PWM调制器204设定DC2为逻辑高态，当ERR2高于SIG2时，PWM调制器204设定DC2为逻辑低态。
在数字逻辑中，逻辑高态将为位1且逻辑低态将为位0，而在模拟逻辑中，逻辑高态将为高电压电平且逻辑低态将为低电压电平。
最终，DC1和DC2出现在LGC 205的输入端，LGC 205被配置成产生如前文所述的用于驱动DRV 3000的一个或多个控制命令CMD，以便应用给定的导通循环。
待使用的导通循环的配置的选择取决于在时钟循环周期期间在其内解码DC1和DC2的不同逻辑。
另外，由于DC1和DC2基于正输出电压VPOS以及负输出电压VNEG，因此，导通循环取决于正输出电压VPOS和负输出电压VNEG。
更通常地，在本申请中，根据所需的正输出电压VPOS以及需要被SIBOBB1000所传送的负输出电压VNEG，LGC 205仅使用DC1来确定通过SIBOBB 1000、即通过电流电感器106累积的能量的量。
另一方面，DC1和DC2一起被LGC 205使用，以确定被放电至SIBOBB 1000的各个输出端的能量的量。
图10为示出CTRL 2000的实施方式的框图，其中示出了三个差分单元201、203、206，一个求和单元207，两个误差比较单元202、204和逻辑控制单元(LGC)205。
参照图10，在差分单元206的输入端接收VPOS和VNEG，该差分单元206被配置成根据VPOS和VNEG之间的差产生电压DIFF。
再次在图10中，在求和单元207的输入端接收VPOS和VNEG，该求和单元207被配置成根据VPOS和VNEG的总和产生电压SUM。
然后在图10中，在差分单元201的输入端接收SUM和VREF1，该差分单元201被配置成根据SUM和VREF1之间的差产生误差信号ERR1。
而且，在图10中，在差分单元203的输入端接收DIFF和VREF2，该差分单元203被配置成根据DIFF和VREF2之间的差产生误差信号ERR2。
然后，ERR1与信号SIG1一起出现在比较单元202的输入端，而ERR2与信号SIG2一起出现在比较单元204的输入端。
应理解到，比较单元202、204的各个实现可彼此不同，差分单元201、203、206的各个实现也可彼此不同，且SIG1、SIG2的各个实现可彼此不同。
在一实施方式中，差分单元201、差分单元203、差分单元206为具有比例积分微分(PID)控制的误差放大器，比较单元202和比较单元204为脉宽调制(PWM)发生器，而信号SIG1和信号SIG2为锯齿波信号或三角波信号的信号。
利用该实施方式，比较单元202被配置成基于ERR1和SIG1产生PWM信号DC1。
该操作例如通过具有PWM调制器202而执行，当ERR1低于SIG1时，PWM调制器202设定DC1为逻辑高态，当ERR1高于SIG1时，PWM调制器202设定DC1为逻辑低态。
而且，利用这种实施方式，比较单元204被配置成基于ERR2和SIG2产生PWM信号DC2。
该操作例如通过具有PWM调制器204而执行，当ERR2低于SIG2时，PWM调制器204设定DC2为逻辑高态，当ERR2高于SIG2时，PWM调制器204设定DC2为逻辑低态。
在数字逻辑中，逻辑高态将为位1且逻辑低态将为位0，而在模拟逻辑中，逻辑高态将为高电压电平且逻辑低态将为低电压电平。
最终，DC1和DC2出现在LGC 205的输入端，LGC 205被配置成产生如前文所述的用于驱动DRV 3000的一个或多个控制命令CMD，以便应用给定的导通循环。
待使用的导通循环的配置的选择取决于在时钟循环周期期间在其内解码DC1和DC2的不同逻辑。
另外，由于DC1和DC2基于正输出电压VPOS以及负输出电压VNEG，因此，导通循环取决于正输出电压VPOS和负输出电压VNEG。
更通常地，在本申请中，根据所需的正输出电压VPOS以及需要被SIBOBB1000所传送的负输出电压VNEG，LGC 205仅使用DC1来确定通过SIBOBB 1000、即通过电流电感器106累积的能量的量。
另一方面，DC1和DC2一起被LGC 205使用，以确定被放电至SIBOBB 1000的各个输出端的能量的量。
应该理解到，换句话说，如上述在图9和图10的实施方式中所述，在时钟循环周期期间，待累积的或放电的能量的量取决于相对应的信号DC1和DC2的占空比，其中，该占空比应被理解成DC1或DC2处于逻辑高态的时间的量。
图9的CTRL 2000的实施方式最适合于这样的情形：在SIBOBB 1000的输出端109、110、111和112处存在所需的负输出电流和正输出电流的负载电流对称性。
在SIBOBB 1000的输出端109、110、111和112处需要负输出电流和正输出电流的总负载电流非对称性的情况下，图10的CTRL 2000的实施方式是可能的优选方案。
因此，利用图10的配置，现有技术中关于控制SIBO-降压-升压型转换器以将独立的降压或升压传递给各个输入电压的缺点被克服。
事实上，利用该实施方式，根据DC1和/或DC2的占空比，SIBOBB 1000的一个输出端109、110、111、112可表示其不需要能量且仅另一输出端应被供电。因此，导通循环可例如包括两个阶段，这两个阶段首先对应于充电阶段，然后是对SIBOBB 1000的输出端109、110、111、112的放电阶段。
另一导通循环可例如包括三个阶段，这三个阶段首先对应于充电阶段，然后是对SIBOBB 1000的输出端109、110、111、112的放电阶段，之后是对SIBOBB1000的其他输出端109、110、111、112的另一放电阶段。
在该情况下，正放电阶段DISCHGPOS可在负放电阶段或DISCHGNEG之前执行，或者相反，负放电阶段DISCHGNEG可在正放电阶段或DISCHGPOS之前执行。
可通过图11的示例性真值表600概括导通循环的不同的逻辑状态组合，其中使用数字逻辑。
可能地，真值表600在LGC 205内实现。
可以看出，当DC1处于对应于位0的逻辑状态时(即当ERR1超过SIG1时)且无论DC2是什么逻辑状态，CTRL 2000将通过DRV 3000指示SIBOBB 1000启动充电阶段CHG。
这是在上文已经陈述的为什么可仅使用DC1来确定通过SIBOBB 1000所累积的能量的量的原因。
然而，当DC1处于对应于位1的逻辑状态时(即当ERR1低于SIG1时)且当DC2处于对应于位0的逻辑状态时(即当ERR2超过SIG2时)，CTRL 2000将通过DRV 3000指示SIBOBB 1000启动放电阶段DISCHGPOS。
这是在上文已经陈述的为什么使用DC1和DC2来确定待放电到SIBOBB1000的各个输出端的能量的量的原因。如更早所述，放电到各个输出端的能量的量主要取决于DC1和DC2的占空比。
此外，当DC1处于对应于位1的逻辑状态时(即当ERR1低于SIG1时)且当DC2处于对应于位1的逻辑状态时(即当ERR2低于SIG2时)，CTRL 2000将通过DRV 3000指示SIBOBB 1000启动放电阶段DISCHGNEG。
这是在上文已经陈述的为什么使用DC1和DC2来确定待放电到SIBOBB1000的各个输出端的能量的量的原因。
再次，如更早所述，放电到SIBOBB 1000的各个输出端109、110、111、112的能量的量主要取决于DC1和DC2的占空比。
为了充分理解所提出的解决方案，在图12和图13中描述了所提出的导通循环的两个示例性实施方式。
参照图12和图13，其中示出在两个时钟循环周期中所表示的三个时序图A、B和C。
时序图A示出了ERR1、ERR2、SIG1和SIG2的演化。
出于清晰和简明的目的，SIG1和SIG2被视为相同的且后面将仅参考SIG1来作为锯齿波信号。
时序图B和时序图C分别示出了DC1和DC2的演化。
参照图12，在第一时钟循环周期中，可以看出，在CHG阶段期间，ERR1和ERR2都超过SIG1，从而导致DC1和DC2处于逻辑低态。在数字逻辑中，这对应于如已在图11中所描述的配置‘00’。
随后，可以看出，在DISCHGPOS阶段期间，ERR1低于SIG1，从而导致DC1处于逻辑高态，且ERR2超过SIG1，从而导致DC2处于逻辑低态。
在数字逻辑中，这对应于如在图11中已描述的配置‘10’。
再随后，可以看出，在DISCHGNEG阶段期间，ERR1低于SIG1，从而导致DC1处于逻辑高态，且ERR2低于SIG1，从而导致DC2处于逻辑高态。
在数字逻辑中，这对应于如在图11中已描述的配置‘11’。
参照图12，在第二时钟循环周期中，可以看出，在第一CHG阶段期间，ERR1和ERR2都超过SIG1，从而导致DC1和DC2处于逻辑低态。
在数字逻辑中，这对应于如在图11中已描述的配置‘00’。
随后，可以看出，在第二CHG阶段期间，ERR2低于SIG1，从而导致DC2处于逻辑高态，且ERR1超过SIG1，从而导致DC1处于逻辑低态。
在数字逻辑中，这对应于如在图11中已描述的配置‘01’。
再随后，可以看出，在DISCHGNEG阶段期间，ERR1低于SIG1，从而导致DC1处于逻辑高态，且ERR2低于SIG1，从而导致DC2处于逻辑高态。
在数字逻辑中，这对应于如在图11中已描述的配置‘11’。
参照图13，在第一时钟循环周期中，可以看出，在CHG阶段期间，ERR1和ERR2都超过SIG1，从而导致DC1和DC2处于逻辑低态。
在数字逻辑中，这对应于如在图11中已描述的配置‘00’。
随后，可以看出，在DISCHGPOS阶段期间，ERR1低于SIG1，从而导致DC1处于逻辑高态，且ERR2超过SIG1，从而导致DC2处于逻辑低态。
在数字逻辑中，这对应于如在图11中已描述的配置‘10’。
参照图13，在第二时钟循环周期中，可以看出，在第一CHG阶段期间，ERR1和ERR2都超过SIG1，从而导致DC1和DC2处于逻辑低态。
在数字逻辑中，这对应于如在图11中已描述的配置‘00’。
随后，可以看出，在第二DISCHGNEG阶段期间，ERR1和ERR2都低于SIG1，从而导致DC1和DC2处于逻辑高态。
在数字逻辑中，这对应于如在图11中已描述的配置‘11’。
图14为示出与如已在上文所述的用于图13的实施方式对应的所提出的解决方案的实施方式的流程图。
参照图14，在步骤S700中，如上所述，产生至少基于负输出电压、负基准电压和锯齿波信号的第一控制信号DC1。
然后，在步骤S701中，如上所述，产生至少基于正输出电压、正基准电压和锯齿波信号的第二控制信号DC2。
之后，在步骤S702中，如上所述，基于给定逻辑和所述第一控制信号操作SIBOBB 1000，以启动充电阶段CHG，使得所述第一控制信号的第一占空比控制待被SIBOBB 1000累积的能量的量。
最后，在步骤S703中，如上所述，基于所述给定逻辑且同时基于所述第一控制信号和所述第二控制信号，操作SIBOBB 1000以启动降压型或升压型的累积能量对SIBOBB 1000的至少输出端的独立的放电阶段DISCHGNEG、DISCHGPOS，使得所述第二控制信号的所述第二占空比控制通过SIBOBB 1000放电的能量的量。
此后，算法将停止。
图15为示出CTRL 2000的实施方式的框图。
利用图15的实施方式，优化穿过电感器106的平均电流和欧姆损耗。
事实上，对于某些行业，例如移动电话行业，关于可使用的组件的尺寸存在严格的要求，以便生产低成本和小型物理尺寸的装置进而符合顾客需求。
如果SIBOBB 1000需要被设置成尽可能地靠近移动电话屏幕，则例如对于用在SIBOBB 1000中的电感器106的情况就是这样。
应当知道，电感器的高度与负载电流成比例，从而可以说较高的电感器可比较小的电感器处理更多的电流。
在SIBOBB 1000中，在给定的时刻，穿过电感器106的电流的量可通过下式确定：
IL＝IOUT×VOUT/VIN，其中，IL为电感器内的电流的量，IOUT为在SIBOBB 1000的输出端处的电流的量，VOUT为SIBOBB 1000的输出电压，以及VIN为SIBOBB1000的输入电压，例如VBAT。
因此，应当理解到，根据应用，当VIN下降而VOUT升高时，在电感器106中可经历高峰值电流(例如2安培)，从而达到电感器106的电流饱和。
对于依次对SIBOBB 1000的输出端109、110、111、112供电的导通循环，可发生该情形。
然而，如上所述，高峰值电流将需要大尺寸(例如2mm)的电感器，然而，例如在移动电话行业中，需要较小高度(<1mm)的电感器。
这是不可接受的，且在使用小尺寸电感器的SIBOBB 1000中传递独立的降压型或升压型双极性电压应该是可能的。
通过在某一时刻，同时通过SIBOBB 1000的双极性输出端使电感器进行放电，而不是依次进行放电，可实现该优化。
即，该优化涉及使用由至少三个阶段构成的导通循环。
该三个阶段可选自包括如上已经描述的充电阶段CHG、正放电阶段DISCHGPOS和负放电阶段DISCHGNEG以及如图16所示和下文所述的在全部输出端同时执行的另一放电阶段DISCHGSIMUL的组。
然而，应该注意到，导通循环的第一阶段需要设定为充电阶段CHG。
参照图16，其中示出关断的电源开关101、104、105以及接通的电源开关102、103。
利用这种配置，SIBOBB 1000进入放电阶段DISCHGSIMUL，其中，全部或者部分的电感器电流同时放电到正输出电压VPOS和负输出电压VNEG。
因此，在图15的该实施方式中，基于在时钟循环周期期间不同阶段的特定的链接，可实现导通循环的至少两种不同的配置。
即，导通循环可以按照以下任一配置来布置：
-CHG-DISCHGPOS-DISCHGSIMUL，以及
-CHG-DISCHGNEG-DISCHGSIMUL。
例如，考虑到正输出端110比负输出端109需要更多的能量，可使用导通循环“CHG-DISCHGPOS-DISCHGSIMUL”将较多的能量放电到正输出端110。
例如，考虑到负输出端109比正输出端110需要更多的能量，可使用导通循环“CHG-DISCHGNEG-DISCHGSIMUL”将较多的能量放电到负输出端109。
因此，应理解到，在两个输出端同时执行放电阶段DISCHGSIMUL。
参照图15，其中示出了四个差分单元201、203、206、212，一个求和单元207，三个误差比较单元202、204、213和逻辑控制单元(LGC)205。
参照图15，在差分单元206的输入端接收VPOS和VNEG，该差分单元206被配置成根据VPOS和VNEG之间的差生成电压DIFF。
再次在图15中，在求和单元207的输入端接收VPOS和VNEG，该求和单元207被配置成根据VPOS和VNEG的总和生成电压SUM。
然后在图15中，在差分单元201的输入端接收SUM和VREF1，该差分单元201被配置成根据SUM和VREF1之间的差生成误差信号ERR1。
而且，在图15中，在差分单元203的输入端接收DIFF和VREF2，该差分单元203被配置成根据DIFF和VREF2之间的差生成误差信号ERR2。
然后，在差分单元212的输入端接收ERR1和ERR2，该差分单元212被配置成根据ERR1和ERR2之间的差生成误差信号ERR3。
随后，ERR1与信号SIG1一起出现在比较单元202的输入端，ERR2与信号SIG2一起出现在比较单元204的输入端，且ERR3与信号SIG3一起出现在比较单元213的输入端。
应理解到，比较单元202、204、213的各个实现可彼此不同，差分单元201、203、206、212的各个实现也可彼此不同，以及SIG1、SIG2、SIG3的各个实现可彼此不同。
在一实施方式中，差分单元201、203、206、212为具有比例积分微分(PID)控制的误差放大器，比较单元202、204、213为脉宽调制(PWM)发生器，而信号SIG1、SIG2、SIG3为锯齿波信号或三角波信号的信号。
利用这种实施方式，比较单元202被配置成基于ERR1和SIG1生成PWM信号DC1。
该操作例如通过具有PWM调制器202而执行，当ERR1低于SIG1时，PWM调制器202设定DC1为逻辑高态，当ERR1高于SIG1时，PWM调制器202设定DC1为逻辑低态。
而且，利用这种实施方式，比较单元204被配置成基于ERR2和SIG2生成PWM信号DC2。
该操作例如通过具有PWM调制器204而执行，当ERR2低于SIG2时，PWM调制器204设定DC2为逻辑高态，当ERR2高于SIG2时，PWM调制器204设定DC2为逻辑低态。
此外，利用这种实施方式，比较单元213被配置成基于ERR1和ERR2生成PWM信号DC3。
该操作例如通过当ERR3低于SIG3时设定DC3为逻辑高态以及当ERR3高于SIG3时设定DC3为逻辑低态而执行。
在数字逻辑中，逻辑高态将为位1且逻辑低态将为位0，然而在模拟逻辑中，逻辑高态将为高电压电平且逻辑低态将为低电压电平。
最终，DC1、DC2和DC3出现在LGC 205的输入端，LGC 205被配置成生成如在前文所述的用于驱动DRV 3000的一个或多个控制命令CMD，以便应用给定的导通循环。
待使用的导通循环的配置的选择取决于在时钟循环周期期间在其内解码DC1、DC2和DC3的不同逻辑。
另外，由于DC1、DC2和DC3基于正输出电压VPOS以及负输出电压VNEG，因此，导通循环取决于正输出电压VPOS和负输出电压VNEG。
更通常地，在本申请中，LGC 205仅使用DC1来确定通过SIBOBB 1000累积的能量的量。
另一方面，DC1、DC2和DC3一起被LGC 205使用，以确定被放电至SIBOBB1000的各个输出端的能量的量。
这可通过具有相对于DC1对称的DC2和DC3而实现，从而形成导通循环的两个另外的阶段。
在该情况下，在给定的时刻，DC2可等于DC1加上给定的δ值，而DC3可等于DC1减去所述给定的δ值。
另一可能性为，在给定的时刻，DC3可等于DC1加上给定的δ值，而DC2等于DC1减去所述给定的δ值。
应理解，如在前文的图15的实施方式中所述，在时钟循环周期期间，待累积的或放电的能量的量取决于相对应的信号DC1、DC2和DC3的占空比，其中，占空比应被理解成DC1、DC2和DC3处于逻辑高态的时间的量。
所提出的解决方案能够优化穿过SIBOBB 1000的电感器106的电流的量，从而能够实现小尺寸的导体的使用。
还要求保护体现所提出的解决方案的特征的设备。
还要求保护包括该设备的显示集成电路。
该显示集成电路还可包括例如显示面板、SIBOBB 1000、处理器4000。
还要求保护包括显示集成电路的无线设备。
在权利要求中，词语“包括”不排除其它的元件或步骤，不定冠词“一”不排除复数。单个单元可完成在权利要求中所陈述的多个项目的功能。
例如，基准电压VREF1、VREF2可被储存在处理器PROC 4000内或存储器(诸如寄存器)内。
还例如，DRV 3000可在CTRL 2000内实现。
也如更早所述，在不脱离所提出的解决方案的范围的情况下，CTRL 2000可利用数字逻辑、模拟逻辑或者混合信号逻辑来实现。
在先前的描述中，电源开关101、102、103、104和105分别基本上相当于电源开关100、20、400、300和200。
不同的特征在相互不同的从属权利要求中陈述这一事实未表明这些特征的组合不能够被有利地使用。在权利要求中的任何附图标记不应被理解为限制所提出的解决方案的范围。
参考文献列表
文献(1)：WEI-CHUNG,Chen等人于2011年9月在能源转换会议与展览会(Energy Conversion Congress and Exposition，ECCE)的第3229-3233页发表的A single-inductor bipolar-output converter with 5mV positive voltage ripple foractive matrix OLED。
文献(2)：TEXAS INSTRUMENTS,TPS65136.Single Inductor MultipleOutput Regulator for AMOLED.http://www.ti.com/lit/ds/symlink/tps65136.pdf(849KB).2008年7月7日。
文献(3)：WO2012/032176。

Claims (25)

1.一种驱动单电感双极性输出降压-升压(1000)SIBOBB的方法，所述SIBOBB由具有给定的时钟循环周期的时钟信号进行钟控，所述SIBOBB包括至少五个电源开关(101、102、103、104、105)以及用以输出正输出电压(VPOS)的至少一个正输出端(110、112)和用以输出负输出电压(VNEG)的至少一个负输出端(109、111)，所述方法包括在所述时钟循环周期期间执行的以下步骤：
-至少基于所述正输出电压和正基准电压(VREF1)生成第一控制信号(DC1)；
-至少基于所述负输出电压和负基准电压(VREF2)生成第二控制信号(DC2)；
-基于对所述第一控制信号的监控，启动所述SIBOBB的充电阶段(CHG)，在所述充电阶段期间，待被所述SIBOBB累积的能量的量受所述第一控制信号的第一占空比控制；
-基于对所述第一控制信号和所述第二控制信号的同时监控，启动将累积在所述SIBOBB中的所述能量放电到所述SIBOBB的降压型或升压型配置中的所述正输出端和所述负输出端中的至少一者的第一放电阶段(DISCHGPOS、DISCHGNEG)，在所述第一放电阶段期间，待被所述SIBOBB放电的能量的量受所述第二控制信号的第二占空比控制；和
其中，在所述第一放电阶段之前启动所述充电阶段。
2.根据权利要求1所述的方法，其中，所述SIBOBB包括：
-用于接收第一电位(VBAT)的输入端；
-电路，所述电路包括：
-至少第一控制输入端(50)、第二控制输入端(60)、第三控制输入端(150)、第四控制输入端(160)、第五控制输入端(250)和第六控制输入端(260)、第七控制输入端(350)、第八控制输入端(450)，和
-至少第一开关(20)，所述第一开关包括第一端子(30)和第二端子(40)，所述第一开关用以通过以下而被控制：
-将所述第一控制输入端(50)设定为第一电气控制电压(T1)，其中，所述第一控制电压(T1)的值(V1)小于在所述第一端子处的所述第一电位(VBAT)的最大值的值、且大于在所述第二端子处的第三电位(VNEG)的值，和
-通过将所述第二控制输入端(60)设定为所述第一控制电压(T1)，闭合所述第一开关(20)，或
-通过将所述第二控制输入端(60)设定为基本上等于所述第二端子的所述第三电位(VNEG)的第二控制电压(T2)，断开所述第一开关(20)，
-至少第二开关(100)，所述第二开关包括第三端子(130)和第四端子(140)，所述第二开关用以通过以下而被控制：
-通过将所述第三控制输入端(150)设定为第三控制电压(T3)，其中，所述第三控制电压(T3)的值(V3)小于在所述第四端子处的所述第一电位(VBAT)的第一最小值、且大于在所述第三端子处的所述第三电位(VNEG)的值，和
-通过将所述第四控制输入端(160)设定为所述第三控制电压(T3)，闭合所述第二开关(100)，或
-通过将所述第四控制输入端(160)设定为基本上等于所述第四端子(140)的所述第一电位(VBAT)的所述最大值的第四控制电压(T4)，断开所述第二开关，
-至少第三开关(200)，所述第三开关包括第五端子(230)和第六端子(240)，所述第三开关用以通过以下而被控制：
-通过将所述第五控制输入端(250)和所述第六控制输入端(260)设定为整个所述SIBOBB共用的参考电位(VREF)，断开所述第三开关，或
-通过将所述第五控制输入端(250)设定为所述第三电位(VNEG)且将所述第六控制输入端(260)设定为所述参考电位(VREF)，断开所述第三开关，或
-通过将所述第五控制输入端(250)设定为所述第三电位(VNEG)且将所述第六控制输入端设定为所述第一电位(VBAT)，闭合所述第三开关，
-至少第四开关(300)，所述第四开关包括第七端子(330)和第八端子(340)，所述第四开关用以通过以下而被控制：
-通过将所述第七控制输入端(350)设定为所述参考电位(VREF)，断开所述第四开关，或
-通过将所述第七控制输入端(350)设定为所述第一电位(VBAT)，闭合所述第四开关，
-至少第五开关(400)，所述第五开关包括第九端子(430)和第十端子(440)，所述第五开关用以通过以下而被控制：
-通过将所述第八控制输入端(450)设定为所述参考电位(VREF)，闭合所述第五开关，或
-通过将所述第七控制输入端(450)设定为所述第二电位(VPOS)，断开所述第四开关；
当所述第一开关闭合时，所述第一控制电压(T1)和所述第二控制电压(T2)之间的差既大于第一晶体管的阈值电压的值，也大于第二晶体管的阈值电压的值，
当所述第二开关闭合时，所述第三控制电压(T3)和所述第四控制电压(T4)之间的差既大于第三晶体管的阈值电压的值，也大于第四晶体管的阈值电压的值，
第二电位(VPOS)和所述参考电位(VREF)之间的差大于所述第四阈值电压的值，且所述第三电位(VNEG)和所述参考电位(VREF)之间的差小于所述第三阈值电压的值，
所述第一开关(20)用以通过在所述第一控制输入端上接收到的电位以及在所述第二控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第二端子与所述电路的处于所述第三电位(VNEG)的节点连接，
所述第二开关(100)用以通过在所述第三控制输入端上接收到的电位以及在所述第四控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第四端子与所述电路的处于所述第一电位(VBAT)的节点连接，
所述第三开关(200)用以通过在所述第五控制输入端上接收到的电位以及在所述第六控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第五端子与所述电路的处于所述参考电位的节点连接,
所述第四开关(300)用以通过在所述第七控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第七端子与所述电路的处于所述参考电位的节点连接，
所述第五开关(400)用以通过在所述第八控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第九端子与所述电路的处于所述第二电位(VPOS)的节点连接，
-用于供应所述第二电位(VPOS)和所述第三电位(VNEG)的输出端，其中，所述参考电位被施加到所述第一开关的所述第一控制输入端，和/或参考电位被施加到所述第二开关的所述第三控制输入端。
3.根据权利要求1至2中任一项所述的方法，其中，生成所述第一控制信号还基于所述负输出电压，以及生成所述第二控制信号还基于所述正输出电压。
4.根据权利要求1至3中任一项所述的方法，其中，所述第一放电阶段包括将累积的能量依次放电到所述正输出端和所述负输出端，在将所述累积的能量放电到所述负输出端之前，启动将所述累积的能量放电到所述正输出端。
5.根据权利要求1至3中任一项所述的方法，其中，所述第一放电阶段包括将累积的能量依次放电到所述正输出端和所述负输出端，在将所述累积的能量放电到所述正输出端之后，启动将所述累积的能量放电到所述正输出端。
6.根据权利要求1至5中任一项所述的方法，还包括：
-至少基于所述第一控制信号和所述第二控制信号生成第三控制信号(DC3)；
-基于对所述第一控制信号、所述第二控制信号和所述第三控制信号的同时监控，启动将累积在所述SIBOBB中的能量同时放电到所述SIBOBB的降压型或升压型配置中的所述正输出端和所述负输出端二者的第二放电阶段(DISCHGSIMUL)，在所述第二放电阶段期间，待被所述SIBOBB放电的能量的量受所述第二控制信号的第二占空比以及所述第三控制信号的第三占空比控制；和
其中，在所述第二放电阶段之前启动所述充电阶段。
7.根据权利要求6所述的方法，其中，所述第二放电阶段包括将累积的能量同时放电到所述正输出端和所述负输出端二者，并且其中，在所述第一放电阶段之前执行启动所述第二放电阶段。
8.根据权利要求6所述的方法，其中，所述第二放电阶段包括将累积的能量同时放电到所述正输出端和所述负输出端二者，并且其中，在所述第一放电阶段之后执行启动所述第二放电阶段。
9.根据权利要求1至8中任一项所述的方法，其中，所述第一控制信号、所述第二控制信号和所述第三控制信号(DC1、DC2、DC3)通过脉宽调制PWM调制器(202、204、213)基于各自的比较信号而生成，其中，所述比较信号中的至少一些比较信号是锯齿波信号或三角波信号。
10.根据权利要求9所述的方法，其中，通过将第一比较信号和第一误差信号(ERR1)输入所述PWM调制器(202)而进行生成所述第一控制信号，所述第一误差信号(ERR1)与所述正输出电压和所述正基准电压之间的电压差成比例。
11.根据权利要求9至10中任一项所述的方法，其中，通过将第二比较信号和第二误差信号(ERR2)输入所述PWM调制器(204)而进行生成所述第二控制信号，所述第二误差信号(ERR2)与所述负输出电压和所述负基准电压之间的电压差成比例。
12.根据权利要求9所述的方法，其中，通过将第一比较信号和第一误差信号(ERR1)输入所述PWM调制器(202)而进行生成所述第一控制信号，所述第一误差信号(ERR1)对应于和基准电压(VREF1)与正输出电压和负输出电压的电压和之间的电压差。
13.根据权利要求9和12所述的方法，其中，通过将第二比较信号和第二误差信号(ERR2)输入所述PWM调制器(204)而进行生成所述第二控制信号，所述第二误差信号(ERR2)对应于差基准电压(VREF2)与正输出电压和负输出电压之间的电压差之间的电压差。
14.根据权利要求9和12至13所述的方法，其中，通过将第三误差信号(ERR3)输入所述PWM调制器(213)而进行生成所述第三控制信号，所述第三误差信号(ERR3)对应于所述第一误差信号(ERR1)和所述第二误差信号(ERR2)之间的电压差。
15.一种用于驱动单电感双极性输出降压-升压(1000)SIBOBB的设备，所述SIBOBB由具有给定的时钟循环周期的时钟信号而钟控，所述SIBOBB包括至少五个电源开关(101、102、103、104、105)以及用以输出正输出电压(VPOS)的至少一个正输出端(110、112)和用以输出负输出电压(VNEG)的至少一个负输出端(109、111)，所述设备包括：
-配置成至少基于所述负输出电压和负基准电压(VREF2)生成第一控制信号(DC1)的装置；
-配置成至少基于所述正输出电压和正基准电压(VREF1)生成第二控制信号(DC2)的装置；
-配置成基于对所述第一控制信号的监控而启动所述SIBOBB的充电阶段(CHG)的装置，在所述充电阶段期间，待被所述SIBOBB累积的能量的量受所述第一控制信号的第一占空比控制；
-配置成基于对所述第一控制信号和所述第二控制信号的同时监控而启动将累积在所述SIBOBB中的所述能量放电到所述SIBOBB的降压型或升压型配置中的所述正输出端和所述负输出端中的至少一者的第一放电阶段(DISCHGPOS、DISCHGNEG)的装置，在所述第一放电阶段期间，待被所述SIBOBB放电的能量的量受所述第二控制信号的第二占空比控制；和
其中，在激活用于启动所述第一放电阶段的装置之前，激活用于启动所述充电阶段的装置。
16.根据权利要求15所述的设备，其中，所述SIBOBB包括：
-用于接收第一电位(VBAT)的输入端；
-电路，所述电路包括：
-至少第一控制输入端(50)、第二控制输入端(60)、第三控制输入端(150)、第四控制输入端(160)、第五控制输入端(250)和第六控制输入端(260)、第七控制输入端(350)、第八控制输入端(450)，和
-至少第一开关(20)，所述第一开关包括第一端子(30)和第二端子(40)，所述第一开关用以通过以下而被控制：
-将所述第一控制输入端(50)设定为第一电气控制电压(T1)，其中，所述第一控制电压(T1)的值(V1)小于在所述第一端子处的所述第一电位(VBAT)的最大值的值、且大于在所述第二端子处的第三电位(VNEG)的值，和
-通过将所述第二控制输入端(60)设定为所述第一控制电压(T1)，闭合所述第一开关(20)，或
-通过将所述第二控制输入端(60)设定为基本上等于所述第二端子的所述第三电位(VNEG)的第二控制电压(T2)，断开所述第一开关(20)，
-至少第二开关(100)，所述第二开关包括第三端子(130)和第四端子(140)，所述第二开关用以通过以下而被控制：
-通过将所述第三控制输入端(150)设定为第三控制电压(T3)，其中，所述第三控制电压(T3)的值(V3)小于在所述第四端子处的所述第一电位(VBAT)的第一最小值、且大于在所述第三端子处的所述第三电位(VNEG)的值，和
-通过将所述第四控制输入端(160)设定为所述第三控制电压(T3)，闭合所述第二开关(100)，或
-通过将所述第四控制输入端(160)设定为基本上等于所述第四端子(140)的所述第一电位(VBAT)的所述最大值的第四控制电压(T4)，断开所述第二开关，
-至少第三开关(200)，所述第三开关包括第五端子(230)和第六端子(240)，所述第三开关用以通过以下而被控制：
-通过将所述第五控制输入端(250)和所述第六控制输入端(260)设定为整个所述SIBOBB共用的参考电位(VREF)，断开所述第三开关，或
-通过将所述第五控制输入端(250)设定为所述第三电位(VNEG)且将所述第六控制输入端(260)设定为所述参考电位(VREF)，断开所述第三开关，或
-通过将所述第五控制输入端(250)设定为所述第三电位(VNEG)且将所述第六控制输入端设定为所述第一电位(VBAT)，闭合所述第三开关，
-至少第四开关(300)，所述第四开关包括第七端子(330)和第八端子(340)，所述第四开关用以通过以下而被控制：
-通过将所述第七控制输入端(350)设定为所述参考电位(VREF)，断开所述第四开关，或
-通过将所述第七控制输入端(350)设定为所述第一电位(VBAT)，闭合所述第四开关，
-至少第五开关(400)，所述第五开关包括第九端子(430)和第十端子(440)，所述第五开关用以通过以下而被控制：
-通过将所述第八控制输入端(450)设定为所述参考电位(VREF)，闭合所述第五开关，或
-通过将所述第七控制输入端(450)设定为所述第二电位(VPOS)，断开所述第四开关；
当所述第一开关闭合时，所述第一控制电压(T1)和所述第二控制电压(T2)之间的差既大于第一晶体管的阈值电压的值，也大于第二晶体管的阈值电压的值，
当所述第二开关闭合时，所述第三控制电压(T3)和所述第四控制电压(T4)之间的差既大于第三晶体管的阈值电压的值，也大于第四晶体管的阈值电压的值，
第二电位(VPOS)和所述参考电位(VREF)之间的差大于所述第四阈值电压的值，且所述第三电位(VNEG)和所述参考电位(VREF)之间的差小于所述第三阈值电压的值，
所述第一开关(20)用以通过在所述第一控制输入端上接收到的电位以及在所述第二控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第二端子与所述电路的处于所述第三电位(VNEG)的节点连接，
所述第二开关(100)用以通过在所述第三控制输入端上接收到的电位以及在所述第四控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第四端子与所述电路的处于所述第一电位(VBAT)的节点连接，
所述第三开关(200)用以通过在所述第五控制输入端上接收到的电位以及在所述第六控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第五端子与所述电路的处于所述参考电位的节点连接,
所述第四开关(300)用以通过在所述第七控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第七端子与所述电路的处于所述参考电位的节点连接，
所述第五开关(400)用以通过在所述第八控制输入端上接收到的电位而被控制，使得控制所述第一电位(VBAT)到所述第二电位(VPOS)以及到所述第三电位(VNEG)的转换，当所述电路运行时，所述第九端子与所述电路的处于所述第二电位(VPOS)的节点连接，
-用于供应所述第二电位(VPOS)和所述第三电位(VNEG)的输出端，其中，所述参考电位被施加到所述第一开关的所述第一控制输入端，和/或参考电位被施加到所述第二开关的所述第三控制输入端。
17.根据权利要求15至16中任一项所述的设备，其中，用于生成所述第一控制信号的装置还被配置成基于所述正输出电压，且用于生成所述第二控制信号的装置还被配置成基于所述负输出电压。
18.根据权利要求15至17中任一项所述的设备，其中，所述第一放电阶段包括将累积的能量依次放电到所述正输出端和所述负输出端二者，在激活用于将所述累积的能量放电到所述负输出端的所述装置之前，进行激活用于将所述累积的能量放电到所述正输出端的所述装置。
19.根据权利要求15至17中任一项所述的设备，其中，所述第一放电阶段包括将累积的能量依次放电到所述正输出端和所述负输出端二者，在激活用于将所述累积的能量放电到所述负输出端的所述装置之后，进行激活用于将所述累积的能量放电到所述正输出端的所述装置。
20.根据权利要求15至19中任一项所述的设备，还包括：
-配置成至少基于所述第一控制信号和所述第二控制信号生成第三控制信号(DC3)的装置；
-配置成基于对所述第一控制信号、所述第二控制信号和所述第三控制信号的同时监控而启动将累积在所述SIBOBB中的能量同时放电到所述SIBOBB的降压型或升压型配置中的所述正输出端和所述负输出端二者的第二放电阶段(DISCHGSIMUL)的装置，在所述第二放电阶段期间，待被所述SIBOBB放电的能量的量受所述第二控制信号的第二占空比以及所述第三控制信号的第三占空比控制；和
其中，在激活用于启动所述第二放电阶段的装置之前，激活用于启动所述充电阶段的装置。
21.根据权利要求20所述的设备，其中，所述第二放电阶段包括将累积的能量同时放电到所述正输出端和所述负输出端，并且其中，在激活用于启动所述第一放电阶段的装置之前，进行激活用于启动所述第二放电阶段的装置。
22.根据权利要求20所述的设备，其中，所述第二放电阶段包括将累积的能量同时放电到所述正输出端和所述负输出端，并且其中，在激活用于启动所述第一放电阶段的装置之后，进行激活用于启动所述第二放电阶段的装置。
23.根据权利要求15至22中任一项所述的设备，其中，所述第一控制信号、所述第二控制信号和所述第三控制信号(DC1、DC2、DC3)通过脉宽调制PWM调制器(202、204、213)基于各自的比较信号而生成，其中，所述比较信号中的至少一些比较信号是锯齿波信号或三角波信号。
24.一种显示集成电路，包括：
-显示面板(600)；
-单电感双极性输出降压-升压型转换器SIBOBB(1000)；
-处理器(4000)；和
-如在权利要求15至23中任一项所限定的设备，其中，所述显示面板和所述设备由所述处理器控制，所述显示面板通过所述SIBOBB供电，且所述SIBOBB由所述设备控制。
25.一种包括如在权利要求24中限定的显示集成电路的无线设备。
CN201380052738.6A 2012-10-12 2013-10-09 用于单电感双极性输出降压-升压型转换器的独立输出控制 Pending CN104756382A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP12306263.0A EP2720362A1 (en) 2012-10-12 2012-10-12 Independent output control for single-inductor, bipolar outputs, buck-boost converters
EP12306263.0 2012-10-12
US201261727480P 2012-11-16 2012-11-16
US61/727,480 2012-11-16
PCT/EP2013/071022 WO2014056970A1 (en) 2012-10-12 2013-10-09 Independent output control for single-inductor, bipolar outputs, buck-boost converters

Publications (1)

Publication Number Publication Date
CN104756382A true CN104756382A (zh) 2015-07-01

Family

ID=47137642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380052738.6A Pending CN104756382A (zh) 2012-10-12 2013-10-09 用于单电感双极性输出降压-升压型转换器的独立输出控制

Country Status (4)

Country Link
US (1) US9479052B2 (zh)
EP (1) EP2720362A1 (zh)
CN (1) CN104756382A (zh)
WO (1) WO2014056970A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808531A (zh) * 2021-06-25 2021-12-17 博发电子股份有限公司 单电感升降压双极性多输出转换器及其控制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467122B2 (en) * 2014-08-29 2016-10-11 Freescale Semiconductor, Inc. Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter
CN104410276B (zh) * 2014-12-17 2018-06-12 矽力杰半导体技术(杭州)有限公司 基于单电感多输出的电压转换电路
TWI697097B (zh) * 2017-04-18 2020-06-21 力智電子股份有限公司 電力開關及其半導體裝置
CN110875730A (zh) * 2018-08-29 2020-03-10 三星电子株式会社 单电感多输出转换器及单电感多输出转换器的控制方法
US10790744B1 (en) 2019-03-19 2020-09-29 Analog Devices International Unlimited Company Single inductor multiple output adaptive loop control
US11164694B2 (en) * 2019-09-27 2021-11-02 Apple Inc. Low-spurious electric-field inductor design
US10804803B1 (en) 2019-10-23 2020-10-13 Apple Inc. Combined buck-boost converter using a single inductor
DE102021108512A1 (de) 2020-05-18 2021-11-18 Analog Devices, Inc. Package mit überhanginduktivität

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196995A (en) * 1989-12-01 1993-03-23 Zdzislaw Gulczynski 3-terminal bidirectional switching power supply with AC or DC input and AC or DC output
US6002603A (en) * 1999-02-25 1999-12-14 Elliott Energy Systems, Inc. Balanced boost/buck DC to DC converter
DE60144043D1 (de) * 2000-12-04 2011-03-31 Nec Tokin Corp Symmetrischer Gleichstromwandler mit Synchrongleichrichtern und Operationsverstärkern in der Treiberstufe
US6522110B1 (en) * 2001-10-23 2003-02-18 Texas Instruments Incorporated Multiple output switching regulator
US20040135562A1 (en) * 2003-01-13 2004-07-15 Oden Thomas Clark Single inductor multiple output switchmode power supply
US7432614B2 (en) * 2003-01-17 2008-10-07 Hong Kong University Of Science And Technology Single-inductor multiple-output switching converters in PCCM with freewheel switching
US7224085B2 (en) * 2003-11-14 2007-05-29 Texas Instruments Incorporated Single inductor dual output buck converter
US7061214B2 (en) * 2003-11-25 2006-06-13 Texas Instruments Incorporated Single inductor dual output buck converter with frequency and time varying offset control
US7368879B2 (en) * 2004-02-19 2008-05-06 International Rectifier Corporation Pendulum resonant converter and method
US7256568B2 (en) * 2004-05-11 2007-08-14 The Hong Kong University Of Science And Technology Single inductor multiple-input multiple-output switching converter and method of use
TWI256536B (en) * 2004-06-25 2006-06-11 Richtek Techohnology Corp Single-chip co-drain junction FET device, step-down converter, step-up converter, inversed converter, switching device, and DC-to-DC converter applying the same
US7414383B2 (en) * 2006-05-12 2008-08-19 Intel Corporation Multi-phase voltage regulator with phases ordered by lowest phase current
GB2479445B (en) * 2006-08-31 2011-11-30 Wolfson Microelectronics Plc DC-DC converter circuits and methods and apparatus including such circuits
WO2008144962A1 (en) * 2007-05-31 2008-12-04 Texas Instruments Incorporated Sample and hold scheme for a feedback network of a power converter
JP5151266B2 (ja) * 2007-06-20 2013-02-27 株式会社リコー スイッチングレギュレータ及びスイッチングレギュレータの動作制御方法
GB2451470B (en) * 2007-07-31 2011-11-23 Wolfson Microelectronics Plc DC-TO-DC converter
KR101154894B1 (ko) * 2007-08-21 2012-06-18 삼성전자주식회사 스위칭 전원장치 및 그 제어방법
US7649384B2 (en) * 2008-02-05 2010-01-19 Broadcom Corporation High-voltage tolerant output driver
US7952900B2 (en) * 2008-04-16 2011-05-31 Analog Devices, Inc. H-bridge buck-boost converter
GB2460072B (en) * 2008-05-15 2013-01-23 Nujira Ltd Multiple voltage level supply stage
US8823342B2 (en) * 2008-07-07 2014-09-02 Advanced Analogic Technologies Incorporated Multiple-output dual-polarity DC/DC converters and voltage regulators
EP2144355B1 (en) * 2008-07-07 2011-10-26 ST-Ericsson SA Voltage converter
US20100039080A1 (en) * 2008-08-12 2010-02-18 Toko, Inc. Single-inductor buck-boost converter with positive and negative outputs
JP5035429B2 (ja) * 2009-04-17 2012-09-26 トヨタ自動車株式会社 電池システム、車両及び電池搭載機器
US8803498B2 (en) * 2009-06-18 2014-08-12 Cirasys, Inc. System, apparatus and methods for controlling multiple output converters
US8330435B2 (en) * 2009-10-15 2012-12-11 Intersil Americas Inc. Hysteretic controlled buck-boost converter
TWI411212B (zh) * 2009-10-20 2013-10-01 Alpha & Omega Semiconductor 電感式轉換裝置及能量控制方法
US8446133B2 (en) * 2010-01-08 2013-05-21 Mediatek Inc. Methods and control circuits for controlling buck-boost converting circuit to generate regulated output voltage under reduced average inductor current
US20120032664A1 (en) * 2010-08-03 2012-02-09 Microsemi Corporation Single inductor power converter system and methods
CN103098375A (zh) * 2010-09-10 2013-05-08 意法爱立信有限公司 控制开关
CN103125067B (zh) * 2010-09-10 2015-06-03 意法爱立信有限公司 优化的开关模式电源
EP2466740B1 (en) * 2010-12-14 2020-02-05 Dialog Semiconductor GmbH Circuit of high efficient buck-boost switching regulator and control method thereof
US8345030B2 (en) * 2011-03-18 2013-01-01 Qualcomm Mems Technologies, Inc. System and method for providing positive and negative voltages from a single inductor
US9099919B2 (en) * 2011-05-09 2015-08-04 The Hong Kong University Of Science And Technology Single-inductor-multiple-output regulator with synchronized current mode hysteretic control
US9065334B2 (en) * 2011-06-27 2015-06-23 Mediatek Inc. Voltage converter having auxiliary switch implemented therein and related voltage converting method thereof
US9024476B2 (en) * 2011-07-28 2015-05-05 Schneider Electric It Corporation Single-battery power topologies for online UPS systems
EP2571153A1 (en) * 2011-09-16 2013-03-20 ST-Ericsson SA DCM and PFM management
US20130141070A1 (en) * 2011-12-01 2013-06-06 Intersil Americas LLC Control system and method for shared inductor regulator
EP2720363A1 (en) * 2012-10-12 2014-04-16 ST-Ericsson SA Independent output control for single-inductor, bipolar outputs, buck-boost converters
US9178422B2 (en) * 2013-02-21 2015-11-03 Texas Instruments Incorporated Resonance-based single inductor output-driven DC-DC converter and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808531A (zh) * 2021-06-25 2021-12-17 博发电子股份有限公司 单电感升降压双极性多输出转换器及其控制方法

Also Published As

Publication number Publication date
US9479052B2 (en) 2016-10-25
WO2014056970A1 (en) 2014-04-17
US20150236588A1 (en) 2015-08-20
EP2720362A1 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
CN104756382A (zh) 用于单电感双极性输出降压-升压型转换器的独立输出控制
CN104704730A (zh) 用于单电感双极性输出降压-升压型转换器的独立输出控制
CN110365208B (zh) 高效降压-升压电荷泵及其方法
US9385600B2 (en) Low-loss step-up and step-down voltage converter
CN110492732A (zh) 高转换比率的混合开关功率转换器
CN102983744B (zh) Lcd驱动电路的dc/dc模块
JP5562714B2 (ja) 高圧入力電圧応用に適した段階昇圧／段階降圧型力率補正ｄｃ−ｄｃコンバータ付き電子安定器
CN101569025B (zh) 发光二极管驱动设备
US9985523B2 (en) DC-DC converter and organic light emitting display device having the same
US10103620B1 (en) SIBO boost converter and operation method thereof
CN106877428B (zh) 电源管理电路和方法
US20120032613A1 (en) Circuits and methods for driving light sources
Ghosh et al. High gain DC-DC step-up converter with multilevel output voltage
CN106558990A (zh) 用于多个输出电压的分接绕组式反激变换器
TWI410173B (zh) Ｌｅｄ驅動器及驅動方法
US20220337078A1 (en) Battery management circuit for a mobile device
WO2015146695A1 (ja) Ｄｃ－ｄｃコンバータ
KR101005463B1 (ko) 직류/직류 변환기 및 그 구동방법
CN102761258B (zh) 升压电路及其控制方法
JP2009118589A (ja) 直流昇圧回路及び誘導灯装置
US10230300B2 (en) Power converter predriver system with multiple power modes
CN103095139A (zh) 用于提供多输出电源的装置以及使用其的显示装置
CN100472384C (zh) 电源电路
Lin et al. A novel single-input multi-output DC/DC converter with constant current mode operation
CN103731030A (zh) 同步整流升降压转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150701

WD01 Invention patent application deemed withdrawn after publication