CN104750634A - 读取方法及系统,互联设备控制器 - Google Patents

读取方法及系统,互联设备控制器 Download PDF

Info

Publication number
CN104750634A
CN104750634A CN201310739610.9A CN201310739610A CN104750634A CN 104750634 A CN104750634 A CN 104750634A CN 201310739610 A CN201310739610 A CN 201310739610A CN 104750634 A CN104750634 A CN 104750634A
Authority
CN
China
Prior art keywords
transaction information
information bag
writes
storage address
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310739610.9A
Other languages
English (en)
Other versions
CN104750634B (zh
Inventor
张立新
王聪
张柳航
董建波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Institute of Computing Technology of CAS
Original Assignee
Huawei Technologies Co Ltd
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd, Institute of Computing Technology of CAS filed Critical Huawei Technologies Co Ltd
Priority to CN201310739610.9A priority Critical patent/CN104750634B/zh
Publication of CN104750634A publication Critical patent/CN104750634A/zh
Application granted granted Critical
Publication of CN104750634B publication Critical patent/CN104750634B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明实施例公开了读取方法及系统,互联设备控制器。上述方法包括:构造包含读取请求指示及存储地址信息的第一写事务数据包;发送第一写事务数据包;接收第二写事务数据包,第二写事务数据包包含与存储地址信息相对应的数据;解析第二写事务数据包,得到与存储地址信息相对应的数据。在本发明实施例中,事务发起方构造第一写事务数据包来替换现有的读事务数据包并发送。由于第一写事务数据包中包含了读取请求指示和存储地址信息,接收方因而可根据该读取请求指示和存储地址信息读取相应的数据,并返回第二写事务数据包。这样事务发起方就可得到欲读取的数据实现读操作。并可连续的发起读总线事务提高了传输效率。

Description

读取方法及系统,互联设备控制器
技术领域
本发明涉及通信技术领域,更具体地说,涉及读取方法及系统,互联设备控制器。
背景技术
在计算机系统中,有些互联设备控制器(例如PCIe主桥)中读操作(读总线事务)和写操作(写总线事务)的速度是不平衡的。
写总线事务属于posted总线事务,事务发起方发送写事务数据包后(也可称发起写事务),不需要等待接收方的回应,因此,可以连续的发起写事务。而读总线事务属于non-posted总线事务,事务发起方在发送读请求事务包(也即发起读总线事务)后,需要等待接收方返回要读取的数据后才能发起下一次读总线事务。因此,与写操作相比,读取操作的总线延迟比较大,不能连续发起读总线事务形成流水操作,进而影响到传输效率。
发明内容
有鉴于此,本发明实施例的目的在于提供读取方法及系统,互联设备控制器,以提高传输效率。
为实现上述目的,本发明实施例提供如下技术方案:
根据本发明实施例的第一方面,提供一种读取方法,包括:
构造包含读取请求指示及存储地址信息的第一写事务数据包;
发送所述第一写事务数据包;
接收第二写事务数据包,所述第二写事务数据包包含与所述存储地址信息相对应的数据;
解析所述第二写事务数据包,得到与所述存储地址信息相对应的数据。
结合第一方面,在第一种可能的实现方式中,还包括:
接收包含读取请求指示及存储地址信息的第三写事务数据包;
解析接收的第三写事务数据包,根据所述接收的第三写事务数据包中的读取请求指示和存储地址信息读取相应的数据;
构造第四写事务数据包;构造的第四写事务数据包中包含与所述接收的第三写事务数据包中的存储地址信息相对应的数据;
发送构造的第四写事务数据包。
结合第一方面第一种可能的实现方式,在第二种可能的实现方式中,所述读取相应的数据包括:将所述接收的第三写事务数据包中的存储地址信息进行转换,得到转换后的存储地址;读取在所述转换后的存储地址中存放的数据。
结合第一方面或第一种可能的实现方式或第二种可能的实现方式,在第三种可能的实现方式中,所述第二写事务数据包还包含数据返回指示。
结合第一方面第三种可能的实现方式,在第四种可能的实现方式中,所述第一写事务数据包还包含解析指示;所述第二写事务数据包还包含解析指示。
结合第一方面第四种可能的实现方式,在第五种可能的实现方式中,所述第一写事务数据包和所述第二写事务数据包具体为事务层数据包TLP;所述TLP包括包头和有效数据载荷域;所述解析指示存放在所述包头的FMT字段中。
结合第一方面第五种可能的实现方式,在第六种可能的实现方式中,所述TLP的有效数据载荷域中包含操作码,当所述操作码的取值为第一数值时,表征读取请求指示,当所述操作码的取值为第二数值时,表征数据返回指示;
所述存储地址信息和/或与所述存储地址信息相对应的数据,存放于所述有效数据载荷域中。
根据本发明实施例的第二方面,提供一种互联设备控制器,包括:
第一构造单元,用于构造包含读取请求指示及存储地址信息的第一写事务数据包;
第一发送单元,用于发送所述第一写事务数据包;
第一接收单元,用于接收第二写事务数据包,所述第二写事务数据包包含与所述存储地址信息相对应的数据;
第一解析单元,用于解析所述第二写事务数据包,得到与所述存储地址信息相对应的数据。
结合第二方面,在第一种可能的实现方式中,还包括:
第二接收单元,用于接收包含读取请求指示及存储地址信息的第三写事务数据包;
第二解析单元,用于解析所述第二接收单元接收的第三写事务数据包,根据所述接收的第三写事务数据包中的读取请求指示和存储地址信息,读取相应的数据;
第二构造单元,用于构造第四写事务数据包;构造的第四写事务数据包中包含,与所述接收的第三写事务数据包中的存储地址信息相对应的数据;
第二发送单元,用于发送所述第二构造单元构造的第四写事务数据包。
根据本发明实施例的第三方面,提供一种读取系统,至少包括第一互联设备控制器和第二互联设备控制器,所述第一互联设备控制器和第二互联设备控制器通过非透明桥相连接;
其中,所述第一互联设备控制器包括:
第一构造单元,用于构造包含读取请求指示及存储地址信息的第一写事务数据包送;
第一发送单元,用于发送所述第一写事务数据包;
第一接收单元,用于接收第二写事务数据包,所述第二写事务数据包包含与所述存储地址信息相对应的数据;
第一解析单元,用于解析所述第二写事务数据包,得到与所述存储地址信息相对应的数据;
所述第二互联设备控制器包括:
第二接收单元,用于接收包含读取请求指示及存储地址信息的第一写事务数据包;
第二解析单元,用于解析所述第二接收单元接收的第一写事务数据包,根据所述接收的第一写事务数据包中的读取请求指示和存储地址信息,读取相应的数据;
第二构造单元,用于构造第二写事务数据包;构造的第二写事务数据包中包含,与接收的第一写事务数据包中的存储地址信息相对应的数据;
第二发送单元,用于发送所述第二构造单元构造的第二写事务数据包。
可见,在本发明实施例中,在需要读取数据时,事务发起方构造第一写事务数据包来替换现有技术中的读事务数据包并发送。由于第一写事务数据包中包含了读取请求指示和存储地址信息,接收方因而可根据该读取请求指示和存储地址信息读取相应的数据,并返回包含该数据的第二写事务数据包,这样事务发起方就可得到欲读取的数据,从而实现了读操作。与此同时,由于事务发起方发起的是写事务数据包,因此不需要等待接收方的回应,从而可以连续的发起读总线事务形成流水操作,提高了传输效率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的系统架构示意图;
图2为本发明实施例提供的读取方法流程图;
图3为本发明实施例提供的读取方法另一流程图;
图4为本发明实施例提供的读取方法又一流程图;
图5为本发明实施例提供的读取方法又一流程图;
图6为本发明实施例提供的TLP格式示意图;
图7为本发明实施例提供的包头结构头;
图8为本发明实施例提供的TLP另一格式示意图;
图9为本发明实施例提供的互联设备控制器结构示意图;
图10为本发明实施例提供的互联设备控制器结构示意图;。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参见图1,为本发明实施例提供的系统架构示意图。如图1所示,多个计算机系统(例如计算机系统1和计算机系统2),都是由CPU、DRAM(动态随机存取存储器)和Root Complex(根复合体)组成,其中,Root Complex包含PCI Express(Peripheral Component Interconnect Express)主桥(互联设备控制器的一种)与内存控制器。
上述主桥、Switch和EP(End Point,终端)组成了PCI Express IO(输入输出)系统。
EP一般是外设(例如网卡、显卡、infiniband等),可以通过Switch也可以直接与主桥相连。多个计算机系统可以通过NT bridge(non-transparentbridge非透明桥)相连。通过NT Bridge相连的计算机系统可以互相访问外设也可以互相访问DRAM。例如,计算机系统2的部分DRAM通过PCI Express互联映射到计算机系统1的存储器空间,计算机系统1的操作系统和应用程序可无差别的使用本地的DRAM1和从计算机系统2处借用的DRAM2。为方便起见,可将计算机系统1中的主桥(互联设备控制器)称为第一互联设备控制器,将计算机系统2中的主桥称为第二互联设备控制器,第一、第二仅用于区分。
下面将结合图1来详细说明本发明技术方案。CPU1欲访问远端内存,会向第一互联设备控制器发出读请求时,在现有技术中,第一互联设备控制器会使用读操作来响应,效率很低。
为此,本发明实施例提供一种读取方法,请参见图2,其至少可包括:
S1、构造包含读取请求指示及存储地址信息的第一写事务数据包;
相当于用写总线事务发出了读请求事务包。
S2、发送第一写事务数据包;
S3、接收第二写事务数据包,上述第二写事务数据包包含与上述存储地址信息相对应的数据;
在现有技术中,当接收方(第二互联设备控制器)收到写事务数据包时,会将写事务数据包中的数据进行存储。而在本实施例中,第一写事务数据包中的读取请求指示,可指示接收方根据存储地址信息读取相应的数据。读取成功后,接收方将构造包含该数据的第二写事务数据包返回。
S4、解析上述第二写事务数据包,得到与上述存储地址信息相对应的数据。
第一互联设备控制器解析第二写事务数据包后,就可得到CPU1欲读取的数据,从而实现了读操作。
第一互联设备控制器与第二互联设备控制器的交互过程可参见图3。
可见,在本发明实施例中,在需要读取数据时,事务发起方构造第一写事务数据包来替换现有技术中的读事务数据包。由于第一写事务数据包中包含了读取请求指示和存储地址信息,接收方因而可根据该读取请求指示和存储地址信息读取相应的数据,并返回包含该数据的第二写事务数据包。这样,事务发起方就可得到欲读取的数据,从而实现了读操作。与此同时,由于事务发起方发送的是写事务数据包,不需要等待接收方的回应,从而可以连续的发起读总线事务形成流水操作,提高了传输效率。
在本发明其他实施例中,在步骤S4之后,上述所有实施例中的读取方法还可包括:通知处理器(例如CPU1)与上述存储地址信息相对应的数据到达。
在本发明其他实施例中,在步骤S1之前,上述所有实施例中的读取方法还可包括:接收处理器的读取请求。
更具体的,处理器(例如CPU1)可在执行load指令访问远端内存时,向互联设备控制器发送读取请求。
在实际中,第二互联设备控制器在接收CPU2在执行load指令时发起的读取请求时,也可向第一互联设备控制器发起第一写事务数据包,因此,请参见图4或5,在本发明其他实施例中,上述读取方法还可包括:
S5、接收包含读取请求指示及存储地址信息的第三写事务数据包;
当然,除第二互联设备控制器外,其他互联设备控制器也可发送第三写事务数据包。
S6、解析接收的第三写事务数据包,根据上述接收的第三写事务数据包中的读取请求指示和存储地址信息读取相应的数据;
S7、构造第四写事务数据包。构造的第四写事务数据包中包含,与接收的第三写事务数据包中的存储地址信息相对应的数据;
S8、发送构造的第四写事务数据包。
需要说明的是,第一、第二、第三、第四是为了区分。
在本发明其他实施例中,上述所有实施例中的第二写事务数据包或第四写事务数据包还可包含数据返回指示,以标识该写事务数据包携带了针对某一读取操作而返回的数据。
在本发明其他实施例中,上述所有实施例中的第一写事务数据包(第三写事务数据包)和第二写事务数据包(第四写事务数据包)还可分别包含解析指示。这样,最终的接收方在接收第一/三写事务数据包或第二/四写事务数据包时,可根据解析指示进行解析。
在本发明其他实施例中,上述所有实施例中的第一/三写事务数据包具体可为TLP(transaction layer package,事务层数据包),同理,上述第二/四写事务数据包亦可为TLP。
请参见图6,TLP包括包头(TLP Head)和Data Payload(有效数据载荷)域。读取请求指示或数据返回指示可存放于有效数据载荷域中。
下面介绍TLP Head。请参见图7,TLP Head中包括一个FMT字段,用于说明TLP的类型。传统TLP的类型可包括读请求包、读返回包、写请求包等。
对于普通的写事务数据包(写请求包),接收方会对写事务数据包有效数据载荷域中存储的信息进行存储。为了让接收方解析有效数据载荷域,可将上述解析指示存放于FMT字段中。
更具体的,可设置FMT=0b101,表示这个TLP是一个“其它”类型的、需要解析的包。0b101即为解析指示。
在本发明其他实施例中,请参见图7和8,TLP的有效数据载荷域中可包含操作码(operation flag),上述操作码的取值为第一数值(例如取1)时,表征上述读取请求指示,而操作码的取值为第二数值(例如取0)时,表征上述数据返回指示。
第一/三写事务数据包中的存储地址信息(memory domain A address)亦存放在有效数据载荷域,其可放在操作码之后。
第二/四写事务数据包的有效数据载荷域中也包含上述存储地址信息,同时,还包含与该存储地址信息相对应的数据(data)(请参见图8)。
需要说明的是,以第一写事务数据包和第二写事务数据包为例,MemoryDomain A Address是Load请求发起端的存储器空间地址。
举例来讲,图1中的CPU1是Load请求发起端,则Memory Domain AAddress是CPU1的存储器空间地址。
在第二写事务数据包有效数据载荷域中放上Memory Domain A Address,是因为在本实施例中,从属于计算机系统1的第一互联设备控制器用写总线事务发出了读请求事务包,发出后并不保存任何信息。第二互联设备控制器返回第二写事务数据包后,如第二写事务数据包中无Memory Domain AAddress,则第一互联设备控制器并不知道第二写事务数据包中的数据与哪一存储器空间地址对应,也就不能通知CPU1该地址的数据到达了。
而第一写事务数据包中包含Memory Domain A Address,是为了接收方可根据该存储信息读取相应的数据,因此,第一写事务数据包和第二写事务数据包中都会包含Memory Domain A Address。
需要说明的是,第二互联设备控制器需要对Memory Domain A Address进行地址转换,才能读取到正确的数据。这是因为,Memory Domain A Address是CPU1“认为的”、存放该数据的存放地址。
举例来讲,DRAM1包括存储地址A1至存储地址A50,DRAM2包括存储地址B1至存储地址B50。CPU1认为本系统一共对应100个存储地址,分别为存储地址V1至存储地址V100。实际上,V1至V50对应DRAM1中的A1至A50,V51至V100对应DRAM2中的B1至B50。
假定CPU1想读取V51中的数据,则向第一互联设备控制器发送读取请求,第一互联设备控制器构造的第一写事务数据包的Data Payload中包含的地址为V51,而第二互联设备控制器需要将V51转换为B1,读取B1中存放的数据。
因此,步骤S6中的“读取相应的数据”可包括:
将第三写事务数据包中的存储地址信息进行转换,得到转换后的存储地址;
转换后的存储地址则为load请求接收端的存储器空间地址。
举例来讲,CPU2为load请求接收端,则转换后的存储地址是计算机系统2的存储器空间地址。
读取转换后的存储地址中存放的数据。
同理,接收到第一写事务数据包的互联设备控制器,也可将第一写事务数据包中的存储地址信息进行转换,得到转换后的存储地址,并读取转换后的存储地址中存放的数据。
下面将介绍如何转换存储地址信息:
TLP的包头中有一个地址字段,这个字段中地址信息的高位,在传输过程中会发生变化(如何变化是现有技术,在此不赘述)。假定是第一互联设备控制器向第二互联设备控制器发第一写事务数据包,则第二互联设备控制器接收第一写事务数据包后,通过解析Data Payload可得到Memory Domain AAddress,第二互联设备控制器用包头地址字段中的地址高位,替换MemoryDomain A Address中的地址高位,即可完成转换,转换结果是计算机系统2的存储器空间地址。
更具体的,第二互联设备控制器收到TLP后,检查FTM字段发现该TLP是一个“其它”类型的包,便停止向计算机系统2中的存储器域继续传送,而是将该TLP中的Data Payload解析。解析后发现operation flag取1,则将operationflag之后的Domain A Address转换为计算机系统2中的存储器域地址,并从存储器域中读取数据,构造第二写事务数据包返回。
当然,如发现operation flag取0(也即接收第二写事务数据包),而第二写事务数据包中的存储地址信息为Domain B Address,则通知CPU2,DomainB Address对应的数据到达了。
需要说明的是,在现有技术中,CPU在执行load指令过程中,主桥发起读事务,而读事务需要等待响应。CPU在执行store指令过程中,主桥发起写事务,不需要等待响应。因此,在现有技术中,load指令与store指令之间是有差别的。
而在本发明实施例中,CPU执行load指令过程中,主桥发送包含读请求指示的写事务包,相应于发起写事务,也即,无论CPU执行load指令还是store指令,主桥发起的都是写事务包,从这一方面来讲,CPU可无差别的使用load/store指令读写本地和远端DRAM。
还需要说明的是,在现有技术中,借用远端内存(DRAM)也可以通过DMA(直接存储器存储)的方法来预先传输数据。
DMA技术可以快速传输大批的数据,无论是读还是写。但如果要使用DMA必须对软件进行修改,还需在本地内存为DMA专门腾出空间,但由于借用远端内存时一般是本地内存不足的时候,因此存在矛盾。如使用本发明实施例所提供的方式,CPU可无差别的使用load/store指令读写本地和远端DRAM,而不必事先用DMA传送,从而免除了对软件进行修改,以及在本地内存不足的情况下,还需在本地内存中为DMA专门腾出空间的问题。
与之相对应,本发明实施例还要求保护互联设备控制器(例如PCIe主桥),请参见图9,其至少可包括:
第一构造单元1,用于构造包含读取请求指示及存储地址信息的第一写事务数据包;
第一发送单元2,用于发送上述第一写事务数据包;
第一接收单元3,用于接收第二写事务数据包;上述第二写事务数据包包含与上述存储地址信息相对应的数据;
第一解析单元4,用于解析第一接收单元3接收的第二写事务数据包,得到与上述存储地址信息相对应的数据。
相关细节内容请参见本文前述记载,在此不作赘述。
在本发明其他实施例中,请参见图10,上述互联设备控制器还可包括:
第二接收单元5,用于接收包含读取请求指示及存储地址信息的第三写事务数据包;
第二解析单元6,用于解析第二接收单元5接收的第三写事务数据包,根据接收的第三写事务数据包中的读取请求指示和存储地址信息,读取相应的数据;
第二构造单元7,用于构造第四写事务数据包。构造的第四写事务数据包中包含与接收的第三写事务数据包中的存储地址信息相对应的数据;
第二发送单元8,用于发送第二构造单元7构造的第四写事务数据包。
相关细节内容请参见本文前述记载,在此不作赘述。
上述各单元可为硬件设备,也可为逻辑模块,在其为逻辑模块时,互联设备控制器的硬件形式可为芯片、插板,此外,互联设备控制器还可与CPU封装在一起。
与之相对应,本发明实施例还要求保护读取系统,该系统至少可包括第一互联设备控制器和第二互联设备控制器,第一互联设备控制器和第二互联设备控制器通过非透明桥相连接;其中,
第一互联设备控制器可包括:
第一构造单元,用于构造包含读取请求指示及存储地址信息的第一写事务数据包;
第一发送单元,用于发送上述第一写事务数据包;
第一接收单元,用于接收第二写事务数据包。第二写事务数据包包含与上述存储地址信息相对应的数据;
第一解析单元,用于解析上述第二写事务数据包,得到与上述存储地址信息相对应的数据;
第二互联设备控制器可包括:
第二接收单元,用于接收包含读取请求指示及存储地址信息的第一写事务数据包;
第二解析单元,用于解析第二接收单元接收的第一写事务数据包,根据接收的第一写事务数据包中的读取请求指示和存储地址信息,读取相应的数据;
第二构造单元,用于构造第二写事务数据包,构造的第二写事务数据包中包含,与接收的第一写事务数据包中的存储地址信息相对应的数据;
第二发送单元,用于发送上述第二构造单元构造的第二写事务数据包。
相关内容请参见本文前述记载,在此不作赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种读取方法,其特征在于,包括:
构造包含读取请求指示及存储地址信息的第一写事务数据包;
发送所述第一写事务数据包;
接收第二写事务数据包,所述第二写事务数据包包含与所述存储地址信息相对应的数据;
解析所述第二写事务数据包,得到与所述存储地址信息相对应的数据。
2.如权利要求1所述的方法,其特征在于,还包括:
接收包含读取请求指示及存储地址信息的第三写事务数据包;
解析接收的第三写事务数据包,根据所述接收的第三写事务数据包中的读取请求指示和存储地址信息读取相应的数据;
构造第四写事务数据包;构造的第四写事务数据包中包含与所述接收的第三写事务数据包中的存储地址信息相对应的数据;
发送构造的第四写事务数据包。
3.如权利要求2所述的方法,其特征在于,所述读取相应的数据包括:
将所述接收的第三写事务数据包中的存储地址信息进行转换,得到转换后的存储地址;
读取在所述转换后的存储地址中存放的数据。
4.如权利要求1-3任一项所述的方法,其特征在于,所述第二写事务数据包还包含数据返回指示。
5.如权利要求4所述的方法,其特征在于,所述第一写事务数据包还包含解析指示;所述第二写事务数据包还包含解析指示。
6.如权利要求5所述的方法,其特征在于,
所述第一写事务数据包和所述第二写事务数据包具体为事务层数据包TLP;
所述TLP包括包头和有效数据载荷域;
所述解析指示存放在所述包头的FMT字段中。
7.如权利要求6所述的方法,其特征在于,
所述TLP的有效数据载荷域中包含操作码,当所述操作码的取值为第一数值时,表征读取请求指示,当所述操作码的取值为第二数值时,表征数据返回指示;
所述存储地址信息和/或与所述存储地址信息相对应的数据,存放于所述有效数据载荷域中。
8.一种互联设备控制器,其特征在于,包括:
第一构造单元,用于构造包含读取请求指示及存储地址信息的第一写事务数据包;
第一发送单元,用于发送所述第一写事务数据包;
第一接收单元,用于接收第二写事务数据包,所述第二写事务数据包包含与所述存储地址信息相对应的数据;
第一解析单元,用于解析所述第二写事务数据包,得到与所述存储地址信息相对应的数据。
9.如权利要求8所述的控制器,其特征在于,还包括:
第二接收单元,用于接收包含读取请求指示及存储地址信息的第三写事务数据包;
第二解析单元,用于解析所述第二接收单元接收的第三写事务数据包,根据所述接收的第三写事务数据包中的读取请求指示和存储地址信息,读取相应的数据;
第二构造单元,用于构造第四写事务数据包;构造的第四写事务数据包中包含,与所述接收的第三写事务数据包中的存储地址信息相对应的数据;
第二发送单元,用于发送所述第二构造单元构造的第四写事务数据包。
10.一种读取系统,其特征在于,至少包括第一互联设备控制器和第二互联设备控制器,所述第一互联设备控制器和第二互联设备控制器通过非透明桥相连接;
其中,所述第一互联设备控制器包括:
第一构造单元,用于构造包含读取请求指示及存储地址信息的第一写事务数据包送;
第一发送单元,用于发送所述第一写事务数据包;
第一接收单元,用于接收第二写事务数据包,所述第二写事务数据包包含与所述存储地址信息相对应的数据;
第一解析单元,用于解析所述第二写事务数据包,得到与所述存储地址信息相对应的数据;
所述第二互联设备控制器包括:
第二接收单元,用于接收包含读取请求指示及存储地址信息的第一写事务数据包;
第二解析单元,用于解析所述第二接收单元接收的第一写事务数据包,根据所述接收的第一写事务数据包中的读取请求指示和存储地址信息,读取相应的数据;
第二构造单元,用于构造第二写事务数据包;构造的第二写事务数据包中包含,与接收的第一写事务数据包中的存储地址信息相对应的数据;
第二发送单元,用于发送所述第二构造单元构造的第二写事务数据包。
CN201310739610.9A 2013-12-27 2013-12-27 读取方法及系统,互联设备控制器 Expired - Fee Related CN104750634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310739610.9A CN104750634B (zh) 2013-12-27 2013-12-27 读取方法及系统,互联设备控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310739610.9A CN104750634B (zh) 2013-12-27 2013-12-27 读取方法及系统,互联设备控制器

Publications (2)

Publication Number Publication Date
CN104750634A true CN104750634A (zh) 2015-07-01
CN104750634B CN104750634B (zh) 2018-09-21

Family

ID=53590354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310739610.9A Expired - Fee Related CN104750634B (zh) 2013-12-27 2013-12-27 读取方法及系统,互联设备控制器

Country Status (1)

Country Link
CN (1) CN104750634B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112765925A (zh) * 2021-04-09 2021-05-07 北京燧原智能科技有限公司 互联电路系统、验证系统及方法
CN113297117A (zh) * 2020-10-30 2021-08-24 阿里巴巴集团控股有限公司 数据传输方法、设备、网络系统及存储介质
CN113472621A (zh) * 2020-03-30 2021-10-01 北京沃东天骏信息技术有限公司 网络数据转发方法、装置和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075401A (zh) * 2011-01-28 2011-05-25 成都市华为赛门铁克科技有限公司 在pcie总线上传输报文的方法、设备和系统
CN101290605B (zh) * 2008-05-26 2011-11-02 华为技术有限公司 数据处理方法及通讯系统以及相关设备
CN103077148A (zh) * 2013-01-04 2013-05-01 浪潮(北京)电子信息产业有限公司 一种基于pcie的主机通讯方法和主机
CN103430161A (zh) * 2012-11-15 2013-12-04 华为技术有限公司 一种基于PCIE Switch通信的方法、装置及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290605B (zh) * 2008-05-26 2011-11-02 华为技术有限公司 数据处理方法及通讯系统以及相关设备
CN102075401A (zh) * 2011-01-28 2011-05-25 成都市华为赛门铁克科技有限公司 在pcie总线上传输报文的方法、设备和系统
CN103430161A (zh) * 2012-11-15 2013-12-04 华为技术有限公司 一种基于PCIE Switch通信的方法、装置及系统
CN103077148A (zh) * 2013-01-04 2013-05-01 浪潮(北京)电子信息产业有限公司 一种基于pcie的主机通讯方法和主机

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113472621A (zh) * 2020-03-30 2021-10-01 北京沃东天骏信息技术有限公司 网络数据转发方法、装置和系统
CN113297117A (zh) * 2020-10-30 2021-08-24 阿里巴巴集团控股有限公司 数据传输方法、设备、网络系统及存储介质
WO2022089352A1 (zh) * 2020-10-30 2022-05-05 阿里巴巴集团控股有限公司 数据传输方法、设备、网络系统及存储介质
CN113297117B (zh) * 2020-10-30 2024-02-27 阿里巴巴集团控股有限公司 数据传输方法、设备、网络系统及存储介质
CN112765925A (zh) * 2021-04-09 2021-05-07 北京燧原智能科技有限公司 互联电路系统、验证系统及方法
CN112765925B (zh) * 2021-04-09 2021-07-13 北京燧原智能科技有限公司 互联电路系统、验证系统及方法

Also Published As

Publication number Publication date
CN104750634B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
US10216676B2 (en) System and method for extended peripheral component interconnect express fabrics
CN102722458B (zh) 一种用于多根共享系统的i/o重映射方法和装置
JP6171210B2 (ja) 複数orチェーンバスの拡張データバス反転符号化
CN103092798B (zh) 片上系统及总线下的访问设备的方法
CN105653481B (zh) 基于PCIe总线的数据传输方法和装置
JP6987267B2 (ja) メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
US9678891B2 (en) Efficient search key controller with standard bus interface, external memory interface, and interlaken lookaside interface
US7822903B2 (en) Single bus command having transfer information for transferring data in a processing system
US20170124018A1 (en) Method and Device for Sharing PCIE I/O Device, and Interconnection System
US20140075079A1 (en) Data storage device connected to a host system via a peripheral component interconnect express (pcie) interface
KR101781617B1 (ko) 통합 입출력 메모리 관리 유닛을 포함하는 시스템 온 칩
US10430364B2 (en) Packet forwarding
WO2017012096A1 (zh) 计算机设备和计算机设备数据读写的方法
CN103532875A (zh) 一种用于pcie应用层接口的重排序技术
CN104750634A (zh) 读取方法及系统,互联设备控制器
CN105260332A (zh) 一种对cpld数据包进行有序存储的方法及系统
CN105677592A (zh) 一种总线通信方法及系统
CN111666235A (zh) 用于高速互连网络接口芯片的pio通信装置,芯片,设备及方法
CN112817899B (zh) 基于pcie的数据传输方法、装置、存储介质和电子设备
CN111078597A (zh) 一种中断消息生成装置、方法以及端设备
US9116836B2 (en) Tunneling transaction packets
US20160011995A1 (en) Island-based network flow processor with efficient search key processing
CN101976229A (zh) 一种系统中外部设备的数据读取方法、系统及装置
CN106776390A (zh) 多设备访问存储器的实现方法
US8375156B2 (en) Intelligent PCI-express transaction tagging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180921

Termination date: 20201227

CF01 Termination of patent right due to non-payment of annual fee