CN104749710B - 光纤与芯片对准的封装结构及光纤对准方法 - Google Patents
光纤与芯片对准的封装结构及光纤对准方法 Download PDFInfo
- Publication number
- CN104749710B CN104749710B CN201510127502.5A CN201510127502A CN104749710B CN 104749710 B CN104749710 B CN 104749710B CN 201510127502 A CN201510127502 A CN 201510127502A CN 104749710 B CN104749710 B CN 104749710B
- Authority
- CN
- China
- Prior art keywords
- optical fiber
- fiber
- chip
- waveguide interface
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3616—Holders, macro size fixtures for mechanically holding or positioning fibres, e.g. on an optical bench
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3632—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means
- G02B6/3636—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means the mechanical coupling means being grooves
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本发明公开一种光纤与芯片对准的封装结构,包括芯片、固定件和至少两条光纤,所述芯片设有至少两个用于光信号输入输出的光波导接口,所述固定件设有至少两个通孔,每个所述至少两条光纤的一端均连接一个其它光器件,所述至少两条光纤分别穿过所述至少两个通孔,芯片设有至少两个耦合凹槽和至少两个附加凹槽,光波导接口分别设于耦合凹槽的底壁,附加凹槽与耦合凹槽一一对应用于辅助至少两条光纤的端面整平,所述至少两条光纤分别伸入所述至少两个耦合并与光波导接口的端面接触且固定,以形成所述光纤与所述光波导接口的光波导耦合。本发明还提供一种光纤对准方法。本发明提供的光纤与芯片对准的封装结构及光纤对准方法操作简单、制造成本低。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种光纤与芯片对准的封装结构及光纤对准方法。
背景技术
硅光子技术是指在硅材料上集成各种基于平面光波导的功能器件的技术。这种技术主要采用绝缘体上硅(SOI)晶片为基材。硅材料有可能代替传统光器件领域里使用的III/V族材料(所谓III-V族化合物,是元素周期表中III族的B,Al,Ga,In和V族的N,P,As,Sb形成的化合物,主要包括镓化砷(GaAs)、磷化铟(InP)和氮化镓等),实现微型、低功耗、低成本的光器件,应用于计算机互连、通信网络、传感等领域。基于硅光子技术,光器件可以直接与CMOS集成电路集成,并利用CMOS标准化的批量制造能力,在单片芯片上,实现高可靠性,高集成度、以及微型化的光通信和光传感系统。目前,硅光子技术正受到越来越多的研究所及公司的重视。尤其是在光通信领域,好些公司都推出了应用了硅光子技术的光模块。
光可以在平面光波导中传播,硅平面光波导是一种以硅作为波导材料的平面光波导。平面光波导器件通常由一种较低折射率的衬底(例如氮化硅,二氧化硅,聚合物,空气等)和一种较高折射率的导光材料(例如硅,二氧化硅,氮化硅等),以及顶部覆盖的较低折射率材料构成。平面光波导中间的导光部分通常是矩形的截面,但也可以是圆形等的截面结构。平面光波导可以被组合制作成各种不同的光路结构,以实现不同的功能。
硅光芯片上的平面光波导通常需要与光纤对接,以实现光的输入输出。光纤与波导的对位精度通常比较高(通常需要<1微米)。使用凹槽定位是目前业界一种比较常用的光纤定位方式。
现有技术中,通常一块光芯片或光电芯片有多个光输入/输出端口,需分别与光纤相连。在光芯片封装的过程中,要进行多条光纤(两条或以上)的耦合采用的方法为:每条光纤单独耦合固定,即先做好一条光纤的对位,进行初步的固定,再进行下一条光纤的对位,并且固定,如果还有光纤需要耦合封装,则以此类推。此种方法非常耗时,并且随着光纤数的增加,所需的加工工时也几乎成线性增加。成本很高。
发明内容
本发明所要解决的技术问题在于提供一种操作简单、制造成本低的光纤与芯片对准的封装结构及光纤对准方法。
为了实现上述目的,本发明实施方式提供如下技术方案:
一方面,本发明提供一种光纤与芯片对准的封装结构,包括芯片、固定件和至少两条光纤,所述芯片设有至少两个用于光信号输入输出的光波导接口,所述固定件设有至少两个通孔,每个所述至少两条光纤的一端均连接一个其它光器件,所述至少两条光纤分别穿过所述至少两个通孔,通过所述固定件将所述至少两条光纤固定并形成光纤组件,所述至少两条光纤的另一端分别与所述光波导接口的端面接触且固定,以形成所述光纤与所述光波导接口的光波导耦合。
其中,所述芯片设有至少两个耦合凹槽,每个所述耦合凹槽均包括开口端和与所述开口端相对设置的底壁,每个所述光波导接口分别位于所述耦合凹槽的底壁,所有所述光波导接口共面,所述至少两条光纤之与所述光波导接口相接触的面亦共面。
其中,所述固定件通过注塑工艺一体成型制成,所述通孔与所述光纤之间为间隙配合。
其中,所述至少两条光纤与所述固定件固定后,所述至少两条光纤之与所述波导接口相接触的面之间的平面度小于等于2毫米。
其中,所述芯片还包括至少两个附加凹槽,所述至少两个附加凹槽与所述耦合凹槽一一对应,用于辅助所述至少两条光纤之与所述光波导接口相接触的面的整平。
其中,每个所述附加凹槽均包括附加底壁,所有的所述附加底壁之间的共面度小于等于2毫米。
其中,所述芯片还包括阻隔结构,所述阻隔结构设于所述耦合凹槽的底壁且位于所述光波导接口的周围,所述阻隔结构用于在所述光纤与所述光波导接口接触时,在整平所述光纤的过程中,承受所述光纤的压力,保护所述光波导接口。
另一方面,本发明还提供一种光纤对准方法,包括:
提供一个固定件,所述固定件设有至少两个通孔;
提供至少两条光纤,每个所述至少两条光纤的一端均连接一个其它光器件;
将所述至少两条光纤从所述至少两个通孔处穿过所述固定件;
通过所述固定件将所述至少两条光纤固定并形成光纤组件;
提供一个芯片,所述芯片设有至少两个用于光信号输入输出的光波导接口,所述芯片包括至少两个耦合凹槽,每个所述耦合凹槽均包括开口端和与所述开口端相对设置的底壁,每个所述光波导接口分别位于所述耦合凹槽的底壁;
将所述至少两条光纤的另一端分别与所述光波导接口接触且固定,以形成所述光纤与所述光波导接口的光波导耦合。
其中,“通过所述固定件将所述至少两条光纤固定并形成光纤组件”的步骤之前还包括:整平所述至少两条光纤的与所述光波导接口相接触的平面,使得所述至少两条光纤的与所述光波导接口相接触的平面的共面度小于一个预定的距离容差。
其中,“通过所述固定件将所述至少两条光纤固定并形成光纤组件”的步骤之前还包括:
在所述芯片上设置至少两个附加凹槽,每个所述附加凹槽均包括附加底壁,所有的所述附加底壁之间的共面;
将所述至少两条光纤穿过所述固定件后,在所述至少两条光纤与所述固定件之间点胶;
同时将所有的所述光纤压入所述附加凹槽中,使得所述光纤分别与所述附加底壁接触,同时调整所述光纤相对所述固定件的位置;
固化所述光纤与所述固定件之间的胶,以固定所述光纤相对所述固定件的位置。
其中,所述附加凹槽通过半导体芯片工艺制成。
其中,在“将所述至少两条光纤的另一端分别伸入所述光波导接口”步骤前,还包括:在所述芯片之所述耦合凹槽内壁点胶,当所述光纤与所述光波导接口接触时,固化所述耦合凹槽内壁的胶,完成所述光纤与所述芯片之间的耦合封装。
其中,在“将所述至少两条光纤的另一端分别伸入所述光波导接口”步骤前,还包括:在所述芯片之所述耦合凹槽的底壁设置阻隔结构,所述阻隔结构位于所述光波导接口周围;在所述光纤与所述光波导接口接触的过程中,所述阻隔结构承受所述光纤的压力,保护所述光波导接口。
相较于现有技术,本发明能够同时进行多条光纤的耦合对准,提高了封装效率,降低制造成本。而且通过所述固定件将所述至少两条光纤固定并形成光纤组件,固定件成本低,亦于加工和组装,解决了带状光纤阵列所占体积大,成本高的问题。
附图说明
为了更清楚地说明本发明的技术方案,下面将对实施方式中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以如这些附图获得其他的附图。
图1是本发明一种实施方式提供的光纤与芯片对准的封装结构的示意图,其中不包括芯片部分。
图2是本发明一种实施方式提供的光纤与芯片对准的封装结构的平面示意图,将光纤组装在芯片的耦合凹槽内的示意图。
图3是本发明提供的光纤与芯片对准的封装结构之另一种实施方式的示意图。
图4是本发明提供的光纤与芯片对准的封装结构之又一种实施方式的示意图。
具体实施方式
下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述。
请参阅图1和图2,本发明提供一种光纤与芯片对准的封装结构,包括芯片1、固定件21和至少两条光纤22,23,图1和图2所示的实施例中以两条光纤22,23为例进行说明,实质上,本发明所保护的光纤与芯片对准的封装结构可以包括多条光纤。所述芯片1设有至少两个用于光信号输入输出的光波导接口4,同样,图1和图2所示的实施例中以两个光波导接口4为例进行说明,实质上,光波导接口4的数量可以为多个,等于或大于光纤的数量,以使得每条光纤都有相应的光波导接口4相配合,光纤与光波导接口4进行光波导耦合,以传输信号。所述固定件21设有至少两个通孔(未标注),每个所述至少两条光纤22,23的一端均连接一个其它光器件26,27,所述至少两条光纤22,23分别穿过所述至少两个通孔,通过所述固定件21将所述至少两条光纤22,23固定并形成光纤组件,所述至少两条光纤22,23的另一端分别与所述光波导接口4的端面接触且固定,以形成所述光纤22,23与所述光波导接口4的光波导耦合。
通过本发明提供的耦合封装方式,使用固定件21将两条或以上的光纤形成光纤组件,即将光纤固定在一起,可以通过一次对准耦合流程,实现所有光纤与芯片1的光波导接口4的对准耦合。相对于传统的每条光纤分别对准耦合,大大地缩短了封装所用的时间,提高了效率,从而降低了整个部件的成本。
具体而言,所述芯片1设有至少两个耦合凹槽3,每个所述耦合凹槽3均包括开口端和与所述开口端相对设置的底壁,每个所述光波导接口4分别位于所述耦合凹槽3的底壁,所有所述光波导接口4在耦合凹槽3的底面上共面,本实施例中,所有耦合凹槽3的底壁为共面设计。所述至少两条光纤22,23之与所述光波导接口4相接触的面亦共面。在将光纤穿过固定件21后,会对光纤与固定件21之间进行固定,例如,可以通过粘胶的方式固定。在固定之前,可以先将光纤与光波导接口4相接触的面整平,使得所有的光纤的与光波导接口4相接触的面共面。在固定之后,若发现所有的光纤的与光波导接口4相接触的面共面度较差,可以通过磨平及抛光的方式进行进一步的整平。所述至少两条光纤与所述固定件21固定后,所述至少两条光纤之与所述波导接口4相接触的面之间的平面度小于等于2毫米。
所述固定件21通过注塑工艺一体成型制成,可以采用低成本的塑料材料,不需要高精度,因为固定件21只是起到对光纤的固定作用。与固定件21相配合的光纤也都是独立的光纤,成本较低,因为本发明提供的封装结构具有低成本的优势。所述通孔与所述光纤之间为间隙配合。这样能保证光纤非常容易穿过固定件21
请参阅图3,图3所示的实施例中,芯片1包括至少两个光波导接口41,42(以两个为例进行说明),芯片1设有至少两个耦合凹槽43,45,此外,芯片1还设有至少两个附加凹槽44,46,所述至少两个附加凹槽44,46与所述耦合凹槽43,45一一对应,用于辅助所述至少两条光纤22,23之与所述光波导接口41,42相接触的面的整平。具体而言,每个所述附加凹槽44,46均包括附加底壁,所有的所述附加底壁之间的共面度小于等于2毫米,最优的共面度可以达到20um。附加凹槽44,46的数量及排布与原本用于耦合光纤22,23用的耦合凹槽43,45相同,因此也与所需对位耦合的光纤22,23的数量及排布相同。
本实施方式中,当光纤22,23穿过固定件21进行预固定时,先不对固定件21与光纤22,23之间的胶进行固化。而是先通过附加凹槽44,46对光纤22,23端面进行整平,使所有光纤22,23端面的共面度减少到预期的值(例如小于10um)。再对光纤与固定件21之间的胶进行固化,从而省去了对所有光纤22,23端面同时打磨抛光的流程。由于附加凹槽44,46通过半导体芯片工艺制成,其端面的共面度可以做到很高(通常小于1um)。因此,光纤在相对应的附加凹槽内44,46整平并固化后,其端面的共面度也与附加凹槽44,46的端面的共面度相接近,通常会远远高于光纤组件与芯片1上光波导接口对位耦合时对光纤端面的共面度的要求。经过附加凹槽44,46整平后的光纤组件再安装至耦合凹槽43,45中,使得光纤22,23与光波导接口41,41相接触,并将光纤22,23固定于芯片1,这样,就完成了光纤与芯片的对准安装。
通过本实施例的耦合封装方式,使用固定件1将两条或以上的光纤,先固定在一起,可以通过一次对准耦合流程,实现所有光纤的对准耦合。相对于每条光纤分别对准耦合,大大地缩短了封装所用的时间,提高了效率,从而降低了整个部件的成本。而且通过在芯片1上增加辅助光纤整平的附加凹槽44,46,可以节省光纤组件的打磨抛光流程,这也降低了封装成本。
请参阅图4,图4所示的实施例中,芯片1包括至少两个光波导接口51,52(以两个为例进行说明),芯片1设有至少两个耦合凹槽57,58,所述芯片1还包括阻隔结构53,54,55,56,所述阻隔结构53,54,55,56设于所述耦合凹槽57,58的底壁且位于所述光波导接口51,52的周围,所述阻隔结构53,54,55,56用于在所述光纤22,23与所述光波导接口51,52接触时,在整平所述光纤22,23的过程中,承受所述光纤22,23的压力,保护所述光波导接口51,52。
在本实施例中,在光波导接口51,52端面的两侧设计了阻隔结构53,54,55,56来承受光纤22,23端面的压力,在光纤22,23安装至耦合凹槽57,58中与光波导接口对准的过程中,能够保护光波导接口51,52端面不被损坏。光波导接口的端面通常与对位耦合用的耦合凹槽57,58的耦合底壁处于同一平面上。但是光波导接口51,52的截面尺寸通常比光纤22,23的截面尺寸小,例如通常光波导接口的截面宽度在10um以下,而用于耦合的光纤(已经剥除了塑胶薄层)的直径通常是125um。因此在光波导接口51,52端面的周围,可以加工一些突起作为阻隔结构,来承受光纤的压力,保护光波导接口的端面。所述的阻隔结构53,54,55,56可以为任意形状。
使用上述的阻隔结构53,54,55,56来保护光波导接口的端面,我们就可以直接使用耦合凹槽之耦合底壁来整平光纤,实现多条光纤(两条或以上)的高效率耦合。
另一方面,本发明还提供一种光纤对准方法,包括:
提供一个固定件,所述固定件设有至少两个通孔;
提供至少两条光纤,每个所述至少两条光纤的一端均连接一个其它光器件;
将所述至少两条光纤从所述至少两个通孔处穿过所述固定件;
通过所述固定件将所述至少两条光纤固定并形成光纤组件;
提供一个芯片,所述芯片设有至少两个用于光信号输入输出的光波导接口,所述芯片包括至少两个耦合凹槽,每个所述耦合凹槽均包括开口端和与所述开口端相对设置的底壁,每个所述光波导接口分别位于所述耦合凹槽的底壁;
将所述至少两条光纤的另一端分别与所述光波导接口接触且固定,以形成所述光纤与所述光波导接口的光波导耦合。
本发明能够同时进行多条光纤的耦合对准,提高了封装效率,降低制造成本。而且通过所述固定件将所述至少两条光纤固定并形成光纤组件,固定件成本低,亦于加工和组装,解决了带状光纤阵列所占体积大,成本高的问题。
进一步而言,“通过所述固定件将所述至少两条光纤固定并形成光纤组件”的步骤之前还包括:整平所述至少两条光纤的与所述光波导接口相接触的平面,使得所述至少两条光纤的与所述光波导接口相接触的平面的共面度小于一个预定的距离容差。为了保证耦合效率,要求光纤端面离光波导接口端面要小于某一个值,通常称作距离容差(例如10um)。光纤的共面度要小于此距离容差。
光纤穿过固定件21并且固化后,其共面度远大于光纤与光波导接口耦合时的距离容差,需要采用打磨的方式,同时打磨所有光纤端面,并且对光纤端面进行抛光,来提高光纤的共面度,从而达到光纤对准耦合的要求。
一种实施方式中,“通过所述固定件将所述至少两条光纤固定并形成光纤组件”的步骤之前还包括:
在所述芯片上设置至少两个附加凹槽,每个所述附加凹槽均包括附加底壁,所有的所述附加底壁之间的共面;
将所述至少两条光纤穿过所述固定件后,在所述至少两条光纤与所述固定件之间点胶;
同时将所有的所述光纤压入所述附加凹槽中,使得所述光纤分别与所述附加底壁接触,同时调整所述光纤相对所述固定件的位置;
固化所述光纤与所述固定件之间的胶,以固定所述光纤相对所述固定件的位置。
具体而言,所述附加凹槽通过半导体芯片工艺制成,能够得到附加底壁之间的好的共面度。
在“将所述至少两条光纤的另一端分别伸入所述光波导接口”步骤前,还包括:在所述芯片之所述耦合凹槽内壁点胶,当所述光纤与所述光波导接口接触时,固化所述耦合凹槽内壁的胶,完成所述光纤与所述芯片之间的耦合封装。
一种实施方式中,在“将所述至少两条光纤的另一端分别伸入所述光波导接口”步骤前,还包括:在所述芯片之所述耦合凹槽的底壁设置阻隔结构,所述阻隔结构位于所述光波导接口周围;在所述光纤与所述光波导接口接触的过程中,所述阻隔结构承受所述光纤的压力,保护所述光波导接口。
本发明能够同时进行多条光纤的耦合对准,提高了封装效率,降低制造成本。而且通过所述固定件将所述至少两条光纤固定并形成光纤组件,固定件成本低,亦于加工和组装,解决了带状光纤阵列所占体积大,成本高的问题。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种光纤与芯片对准的封装结构,其特征在于,包括芯片、固定件和至少两条光纤,所述芯片设有至少两个且共面设置的光波导接口,所述固定件设有至少两个通孔,每个所述至少两条光纤的一端均连接一个其它光器件,所述至少两条光纤分别穿过所述至少两个通孔,通过所述固定件将所述至少两条光纤固定并形成光纤组件,所述芯片设有至少两个耦合凹槽和至少两个附加凹槽,每个所述耦合凹槽均包括开口端和与所述开口端相对设置的底壁,每个所述光波导接口分别位于所述耦合凹槽的底壁,所述至少两个附加凹槽与所述至少两个耦合凹槽一一对应,用于辅助所述至少两条光纤的另一端的端面的整平,所述至少两条光纤的另一端分别与伸入所述至少两个耦合凹槽并与所述光波导接口的端面接触且固定,以形成所述光纤与所述光波导接口的光波导耦合。
2.如权利要求1所述的光纤与芯片对准的封装结构,其特征在于,所述固定件通过注塑工艺一体成型制成,所述通孔与所述光纤之间为间隙配合。
3.如权利要求2所述的光纤与芯片对准的封装结构,其特征在于,所述至少两条光纤与所述固定件固定后,所述至少两条光纤之与所述波导接口相接触的面之间的平面度小于等于2毫米。
4.如权利要求1所述的光纤与芯片对准的封装结构,其特征在于,每个所述附加凹槽均包括附加底壁,所有的所述附加底壁之间的共面度小于等于2毫米。
5.如权利要求1所述的光纤与芯片对准的封装结构,其特征在于,所述芯片还包括阻隔结构,所述阻隔结构设于所述耦合凹槽的底壁且位于所述光波导接口的周围,所述阻隔结构用于在所述光纤与所述光波导接口接触时,在整平所述光纤的过程中,承受所述光纤的压力,保护所述光波导接口。
6.一种光纤对准方法,其特征在于,包括:
提供一个固定件,所述固定件设有至少两个通孔;
提供至少两条光纤,每个所述至少两条光纤的一端均连接一个其它光器件;
提供一个芯片,所述芯片设有至少两个用于光信号输入输出的光波导接口,所述芯片包括至少两个耦合凹槽,每个所述耦合凹槽均包括开口端和与所述开口端相对设置的底壁,每个所述光波导接口分别位于所述耦合凹槽的底壁;
在所述芯片上设置至少两个附加凹槽,每个所述附加凹槽均包括附加底壁,所有的所述附加底壁之间的共面;
将所述至少两条光纤从所述至少两个通孔处穿过所述固定件后,在所述至少两条光纤与所述固定件之间点胶;
将所有的所述光纤压入所述附加凹槽中,使得所述光纤分别与所述附加底壁接触,同时调整并固定所述光纤相对所述固定件的位置;
将所述至少两条光纤的另一端分别对准并插入所述至少两个耦合凹槽,以形成所述光纤与所述光波导接口的光波导耦合。
7.如权利要求6所述的光纤对准方法,其特征在于,“通过所述固定件将所述至少两条光纤固定并形成光纤组件”的步骤之前还包括:整平所述至少两条光纤的与所述光波导接口相接触的平面,使得所述至少两条光纤的与所述光波导接口相接触的平面的共面度小于一个预定的距离容差。
8.如权利要求6所述的光纤对准方法,其特征在于,所述附加凹槽通过半导体芯片工艺制成。
9.如权利要求6所述的光纤对准方法,其特征在于,在“将所述至少两条光纤的另一端分别伸入所述光波导接口”步骤前,还包括:在所述芯片之所述耦合凹槽内壁点胶,当所述光纤与所述光波导接口接触时,固化所述耦合凹槽内壁的胶,完成所述光纤与所述芯片之间的耦合封装。
10.如权利要求6所述的光纤对准方法,其特征在于,在“将所述至少两条光纤的另一端分别伸入所述光波导接口”步骤前,还包括:在所述芯片之所述耦合凹槽的底壁设置阻隔结构,所述阻隔结构位于所述光波导接口周围;在所述光纤与所述光波导接口接触的过程中,所述阻隔结构承受所述光纤的压力,保护所述光波导接口。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510127502.5A CN104749710B (zh) | 2015-03-23 | 2015-03-23 | 光纤与芯片对准的封装结构及光纤对准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510127502.5A CN104749710B (zh) | 2015-03-23 | 2015-03-23 | 光纤与芯片对准的封装结构及光纤对准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104749710A CN104749710A (zh) | 2015-07-01 |
CN104749710B true CN104749710B (zh) | 2016-10-05 |
Family
ID=53589671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510127502.5A Active CN104749710B (zh) | 2015-03-23 | 2015-03-23 | 光纤与芯片对准的封装结构及光纤对准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104749710B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109106465A (zh) * | 2018-09-25 | 2019-01-01 | 中国科学院深圳先进技术研究院 | 一种双光纤结构及其制备方法 |
CN111650700A (zh) * | 2020-06-16 | 2020-09-11 | 上海交通大学 | 一种光芯片接口封装结构及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001324631A (ja) * | 2000-05-12 | 2001-11-22 | Nec Corp | 基板、光ファイバ接続端部材、光素子ハウジング部材、光モジュール及び基板の製造方法 |
JP6003282B2 (ja) * | 2012-06-21 | 2016-10-05 | 住友ベークライト株式会社 | 光配線部品および電子機器 |
CN102998751A (zh) * | 2012-11-27 | 2013-03-27 | 孙麦可 | 平面光波导与光纤耦合方法和结构 |
CN103383483A (zh) * | 2013-07-19 | 2013-11-06 | 武汉博昇光电技术有限公司 | 一种基于45°光纤阵列的并行光学发射组件及其制作方法 |
CN103984063B (zh) * | 2014-05-27 | 2016-05-11 | 武汉光迅科技股份有限公司 | 一种光纤与集成芯片的耦合对准方法及其耦合对准模块 |
CN104155730B (zh) * | 2014-09-01 | 2016-04-13 | 武汉光迅科技股份有限公司 | 一种光纤与硅基混合集成芯片的对准装置及对准方法 |
-
2015
- 2015-03-23 CN CN201510127502.5A patent/CN104749710B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104749710A (zh) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107942451A (zh) | 一种硅光芯片的耦合方法和耦合结构 | |
US7703993B1 (en) | Wafer level optoelectronic package with fiber side insertion | |
CN105739015B (zh) | 一种光纤与硅光芯片的耦合方法及其芯片 | |
US9651751B1 (en) | Compact optical transceiver by hybrid multichip integration | |
US10001611B2 (en) | Optical transceiver by FOWLP and DoP multichip integration | |
US20190384022A1 (en) | Integrated optoelectronic module | |
US10466413B2 (en) | Opto-electronic system including optical input/output device | |
WO2021185128A1 (zh) | 激光器模块、硅光模块及光传输器件 | |
US7665911B2 (en) | Optical waveguide holding device and optical transceiver | |
US4897711A (en) | Subassembly for optoelectronic devices | |
JP2019526838A (ja) | 光学モジュールデバイスおよびこれを製造する方法 | |
CN113359234B (zh) | 一种模斑变换器及硅光集成芯片 | |
US20100215317A1 (en) | Optically enabled integrated circuit package | |
US20120020621A1 (en) | Laterally Coupled Optical Fiber Component and Processing Method Thereof | |
WO2021098266A1 (zh) | 一种边耦合光电器件封装结构及其制备方法 | |
US8755655B2 (en) | Edge-coupled optical proximity communication | |
CN105336795B (zh) | 一种基于光栅接口的光子芯片封装结构及其制作方法 | |
CN108700719A (zh) | 使用晶体管外形技术的光模式转换和一种球透镜 | |
CN104749710B (zh) | 光纤与芯片对准的封装结构及光纤对准方法 | |
US20070189660A1 (en) | Optical module | |
EP4020037A1 (en) | Micro-lens array optically coupled with a photonics die | |
TW202113413A (zh) | 矽光模組及光傳輸裝置 | |
EP1290481B1 (en) | Method and device for passive alignment | |
US5587605A (en) | Package for mating with a semiconductor die | |
KR101326879B1 (ko) | 광 커넥터 및 그를 구비하는 광학장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |