CN104733472A - 含锗鳍与化合物半导体鳍的集成 - Google Patents

含锗鳍与化合物半导体鳍的集成 Download PDF

Info

Publication number
CN104733472A
CN104733472A CN201410709261.0A CN201410709261A CN104733472A CN 104733472 A CN104733472 A CN 104733472A CN 201410709261 A CN201410709261 A CN 201410709261A CN 104733472 A CN104733472 A CN 104733472A
Authority
CN
China
Prior art keywords
compound semiconductor
semiconductor
fin
layer
germanic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410709261.0A
Other languages
English (en)
Other versions
CN104733472B (zh
Inventor
陈国仕
郑政玮
Y-H·金
小林雅治
E·莱奥班顿
朴大奎
D·K·萨达那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104733472A publication Critical patent/CN104733472A/zh
Application granted granted Critical
Publication of CN104733472B publication Critical patent/CN104733472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供含锗鳍与化合物半导体鳍的集成。在绝缘体层上形成含锗层和电介质帽层的叠层。该叠层被图案化以形成含锗半导体鳍和其上具有电介质帽结构的含锗芯结构。电介质掩蔽层被沉积和图案化以掩蔽含锗半导体鳍，同时使所述含锗芯结构的侧壁物理暴露。通过选择性外延化合物半导体材料，在每个含锗芯结构的周围形成环形化合物半导体鳍。每个含锗芯的中心部可被去除以使所述环形化合物半导体鳍的内侧壁物理暴露。可在所述环形化合物半导体鳍的物理暴露表面上形成高迁移率化合物半导体层。电介质掩蔽层和鳍帽电介质可被去除以提供含锗半导体鳍和化合物半导体鳍。

Description

含锗鳍与化合物半导体鳍的集成
技术领域
本公开涉及半导体结构，具体地，涉及包括化合物半导体鳍的半导体结构及其制造方法。
背景技术
finFET是包括位于半导体鳍(fin)中的沟道的场效应晶体管，所述鳍具有大于宽度的高度。finFET采用半导体鳍的垂直表面以在不增加器件物理布局面积的情况下有效地增加器件面积。如果鳍的横向宽度足够薄，则基于鳍的器件与全耗尽模式操作兼容。由于这些原因，可在高级半导体芯片中采用基于鳍的器件以提供高性能器件。
含锗半导体材料和化合物半导体材料在器件性能的不同方面提供独特的优点。然而，含锗半导体鳍和化合物半导体鳍在硅衬底上的形成已成为一项挑战，这是因为锗和化合物半导体材料相对于硅具有大的晶格失配。
公开内容
在绝缘体层上形成含锗层和电介质帽(cap)层的叠层。该叠层被图案化(pattern)以形成含锗半导体鳍和其上具有电介质帽结构的含锗芯(mandrel)结构。电介质掩蔽层被沉积和图案化以掩蔽含锗半导体鳍，同时使所述含锗芯结构的侧壁物理暴露。通过选择性外延化合物半导体材料，在每个含锗芯结构的周围形成环形化合物半导体鳍。每个含锗芯的中心部可被去除以使所述环形化合物半导体鳍的内侧壁物理暴露。可采用所述含锗芯结构的剩余部分作为锚定(anchor)结构，该锚定结构提供对所述绝缘体层的粘附。可在所述环形化合物半导体鳍的物理暴露表面上形成高迁移率化合物半导体层。电介质掩蔽层和鳍帽电介质可被去除以提供含锗半导体鳍和化合物半导体鳍。
根据本公开的一方面，一种半导体结构包括：环形化合物半导体鳍，其包含化合物半导体材料并且位于绝缘体层上；以及含锗半导体材料部的对，其与所述环形化合物半导体鳍的侧壁接触。
根据本公开的另一方面，提供一种形成半导体结构的方法。在绝缘体层上形成含锗芯结构。通过化合物半导体材料的选择性外延，在所述含锗芯结构周围形成包含化合物半导体材料的环形化合物半导体鳍。去除所述含锗芯结构的一部分。所述含锗芯结构的剩余部分构成与所述环形化合物半导体鳍的侧壁接触的含锗半导体材料部的对。
附图说明
图1A是根据本公开的实施例在包括含锗半导体层的绝缘体上半导体(SOI)衬底上形成电介质帽层之后，示例性半导体结构的自顶向下视图。
图1B是示例性半导体结构沿图1A的垂直平面B–B’的垂直截面图。
图2A是根据本公开的实施例在形成含锗半导体鳍和电介质鳍帽的叠层以及含锗半导体部和电介质材料部的叠层之后，示例性半导体结构的自顶向下视图。
图2B是示例性半导体结构沿图2A的垂直平面B–B’的垂直截面图。
图3A是根据本公开的实施例在形成电介质材料层之后，示例性半导体结构的自顶向下视图。
图3B是示例性半导体结构沿图3A的垂直平面B–B’的垂直截面图。
图4A是根据本公开的实施例在形成有机平面化层(OPL)、抗反射涂层(ARC)和光致抗蚀剂层并且对光致抗蚀剂层进行光刻图案化之后，示例性半导体结构的自顶向下视图。
图4B是示例性半导体结构沿图4A的垂直平面B–B’的垂直截面图。
图5A是根据本公开的实施例在形成含锗芯结构、第一电介质芯帽、以及第二电介质芯帽的叠层之后，示例性半导体结构的自顶向下视图。
图5B是示例性半导体结构沿图5A的垂直平面B–B’的垂直截面图。
图6A是根据本公开的实施例在去除OPL之后，示例性半导体结构的自顶向下视图。
图6B是示例性半导体结构沿图6A的垂直平面B–B’的垂直截面图。
图7A是根据本公开的实施例在形成环形化合物半导体鳍之后，示例性半导体结构的自顶向下视图。
图7B是示例性半导体结构沿图7A的垂直平面B–B’的垂直截面图。
图8A是根据本公开的实施例在采用图案化的光致抗蚀剂层作为蚀刻掩膜去除第一电介质芯帽和第二电介质芯帽的每个叠层的中心部之后，示例性半导体结构的自顶向下视图。
图8B是示例性半导体结构沿图8A的垂直平面B–B’的垂直截面图。
图9A是根据本公开的实施例在去除每个含锗芯结构的中心部以及随后去除图案化的光致抗蚀剂层之后，示例性半导体结构的自顶向下视图。
图9B是示例性半导体结构沿图9A的垂直平面B–B’的垂直截面图。
图9C是示例性半导体结构沿图9A的垂直平面C–C’的垂直截面图。
图10A是根据本公开的实施例在形成高迁移率化合物半导体层之后，示例性半导体结构的自顶向下视图。
图10B是示例性半导体结构沿图10A的垂直平面B–B’的垂直截面图。
图11A是根据本公开的实施例在去除电介质材料层、电介质鳍帽以及第一和第二电介质芯帽的剩余部分之后，示例性半导体结构的自顶向下视图。
图11B是示例性半导体结构沿图11A的垂直平面B–B’的垂直截面图。
图11C是示例性半导体结构沿图11A的垂直平面C–C’的垂直截面图。
图12A是根据本公开的实施例在形成栅极结构和栅极间隔物(spacer)之后，示例性半导体结构的自顶向下视图。
图12B是示例性半导体结构沿图12A的垂直平面B–B’的垂直截面图。
具体实施方式
如上所述，本公开涉及包括化合物半导体鳍的半导体结构及其制造方法。现在参考附图详细地描述本公开的各方面。应注意，相同的参考标号表示跨不同实施例的相同部件。附图不一定按比例绘制。如本文中使用的，在说明书和/或权利要求书中，诸如“第一”和“第二”的序数仅用于区分类似的要素，并且不同的序数可用于表示同一要素。
参考图1A和1B，根据本公开实施例的示例性半导体结构包括绝缘体上半导体(SOI)衬底8。SOI衬底8可包括从下至上由处理衬底(handlesubstrate)10、绝缘体20和含锗半导体层30L构成的垂直叠层。如本文中使用的，“含锗半导体”是指包括锗或锗的半导体合金的材料。如本文中使用的，半导体或半导体材料是指在适当地掺杂p型掺杂剂或n型掺杂剂之后，可具有范围从1x10-3Ohm-cm到3x103Ohm-cm的电阻率的材料。半导体材料包括诸如硅和锗的元素半导体材料、包括硅和/或锗的半导体合金、本领域已知的III-V化合物半导体材料、本领域已知的II-VI化合物半导体材料、以及本领域已知的有机半导体材料。
处理衬底10可包括半导体材料、导电材料和/或电介质材料。处理衬底10为掩埋绝缘体层20和含锗半导体层30L提供机械支持。处理衬底10的厚度可以为30微米到2mm，但也可采用更小和更大的厚度。
绝缘体层20包括绝缘体材料。如本文中使用的，绝缘体材料是指电阻率大于3x103Ohm-cm的材料。绝缘体层20可包括电介质材料，例如氧化硅、氮化硅、氧氮化硅、蓝宝石、或其组合，或者可包括本征半导体材料，例如本征InP或本征Si。掩埋绝缘体层20的厚度可以为50nm到5微米，但也可采用更小和更大的厚度。在一个实施例中，绝缘体层20和处理衬底10可以是包括同一绝缘体材料的单一连续结构，即，处理衬底10和绝缘体层20可合并为包括同一绝缘材料的单一绝缘体层。
含锗半导体层30L内的含锗半导体材料可以是锗、硅锗合金、锗碳合金、硅锗碳合金或它们的分层叠层。含锗半导体层30L中的含锗半导体材料可以是本征的、p掺杂的或n掺杂的。在一个实施例中，含锗半导体层30L中的含锗半导体材料可以是单晶体。在一个实施例中，含锗半导体层30L中的含锗半导体材料可以是本征锗、p掺杂的锗、n掺杂的锗、本征硅锗合金、p掺杂的硅锗合金或n掺杂的硅锗合金。含锗半导体层30L中的锗原子浓度可在10％到100％的范围内，但是也可采用更小的锗浓度。含锗半导体层30L的厚度可在5nm到200nm的范围内，但是也可采用更小和更大的厚度。
可直接在含锗半导体层30L的顶面上形成电介质帽层40L。电介质帽层40L包括非晶的电介质材料，例如氧化硅、氮化硅、氧氮化硅、电介质金属氧化物、电介质金属氧氮化物或它们的垂直叠层。电介质帽层40L可例如通过化学气相沉积(CVD)或原子层沉积(ALD)形成。在一个实施例中，电介质帽层40L可以是氮化硅层。电介质帽层40L的厚度例如可在1nm到30nm的范围内，但是也可采用更小和更大的厚度。
参考图2A和2B，通过对含锗半导体层30L(参见图1B)和电介质帽层40L(参见图1B)的垂直叠层进行图案化，形成含锗半导体鳍30和电介质鳍帽40的叠层以及含锗半导体部32P和电介质材料部40P的叠层。如本文中使用的，“半导体鳍”是指包括半导体材料且包括至少一对彼此平行的基本垂直侧壁的连续结构。如本文中使用的，如果存在这样的垂直平面：其中表面从该垂直平面的偏离不超过该表面的粗糙度的均方根的三倍，则该表面是“基本垂直”的。如本文中使用的，“电介质鳍”是指包括电介质材料且包括至少一对彼此平行的基本垂直侧壁的连续结构。如本文中使用的，电介质鳍帽是指用作帽结构(即，位于另一结构的顶上)的电介质鳍。
对含锗半导体层30L和电介质帽层40L的垂直叠层进行图案化例如可以如下执行：在电介质帽层40L的顶面之上施加光致抗蚀剂层37，对光致抗蚀剂层37进行光刻图案化，并通过诸如离子反应蚀刻的各向异性蚀刻将光致抗蚀剂层37中的图案转移到电介质帽层40L和含锗半导体层30L内。第一器件区域R1中的含锗半导体层30L的剩余部分构成含锗半导体鳍30。第二器件区域R2中的含锗半导体层30L的剩余部分构成含锗半导体部32P。第一器件区域R1中的电介质帽层40L的剩余部分构成电介质鳍帽40。第二器件区域R2中的电介质帽层40L的剩余部分构成电介质材料部40P。随后例如可通过灰化去除光致抗蚀剂层37。
在一个实施例中，每个含锗半导体鳍30可沿着纵长(lengthwise)方向横向延伸。如本文中使用的，结构的纵长方向是指这样的方向：沿着该方向，结构的惯性矩变为最小。
参考图3A和3B，在绝缘体层20、含锗半导体鳍30、电介质鳍帽40、含锗半导体部32P和电介质材料部40P的物理暴露表面上形成电介质材料层50L。电介质材料层50L包括电介质材料，例如氮化硅、氧化硅、氧氮化硅、电介质金属氧化物、电介质金属氧氮化物、或其组合。电介质材料层50L可被保形地(conformally)或非保形地沉积，只要含锗半导体鳍30、电介质鳍帽40、含锗半导体部32P和电介质材料部40P的所有侧壁表面被电介质材料层50L覆盖即可。电介质材料层50L例如可通过化学气相沉积(CVD)或原子层沉积(ALD)而沉积。电介质材料层50L的水平部的厚度可在1nm到30nm的范围内，但是也可采用更小和更大的厚度。在一个实施例中，电介质材料层50L可以是氮化硅层。
参考图4A和4B，可在电介质材料层50L之上施加可选的有机平面化层(OPL)55L、可选的抗反射涂层(ARC)56、以及光致抗蚀剂层57。在一个实施例中，可省略可选的OPL 55L和可选的ARC层56，并且可将光致抗蚀剂层57直接施加在电介质材料层50L的顶面上。OPL 55L可包括用于本领域中已知的三层光刻工艺的任何有机平面化材料。ARC层56可包括用于本领域中已知的三层光刻工艺的任何抗反射涂层材料。光致抗蚀剂层57被光刻图案化以覆盖整个第一器件区域R1并覆盖第二器件区域R2的部分区域。在一个实施例中，第二器件区域中的光致抗蚀剂层57的图案化部分的形状可以是这样的矩形：该矩形的宽度与随后要形成的化合物半导体鳍的对之间的目标间距近似相同。
参考图5A和5B，借助于一系列各向异性蚀刻工艺，通过可选的ARC层56(参见图4B)和可选的OPL 55L(参见图4B)(如果存在)，以及通过电介质材料层50L(参见图4B)、电介质材料部40P和含锗半导体部32P，转移光致抗蚀剂层57中的图案。具体来说，所述一系列各向异性蚀刻工艺可顺序地蚀刻最初未被图案化的光致抗蚀剂层57掩蔽的可选的ARC层56(如果存在)、可选的OPL 55L(如果存在)、电介质材料层50L、电介质材料部40P和含锗半导体部32P的各个部分。在一个实施例中，光致抗蚀剂层57和ARC层56可在所述一系列各向异性蚀刻工艺期间被消耗完，在所述一系列各向异性蚀刻工艺结束时，只有OPL 55L的部分剩余。在另一实施例中，在所述一系列各向异性蚀刻工艺之后，光致抗蚀剂层57的部分和/或ARC层56的部分可剩余。
第二器件区域R2中的电介质材料层50L、电介质材料部40P和含锗半导体部32P的剩余部分构成含锗芯结构32、第一电介质鳍帽42和第二电介质鳍52的叠层。每个第二电介质鳍52是电介质材料层50L的剩余部分。每个第一电介质鳍42是电介质材料部40P的剩余部分。每个含锗芯结构32是含锗半导体部32P的剩余部分。
在一个实施例中，蚀刻电介质材料部40P的材料和含锗半导体部32P的材料的各向异性蚀刻工艺可对绝缘体层20的材料具有选择性。在这种情况下，在形成含锗芯结构32和至少一个电介质芯帽(42、52)的叠层之后，绝缘体层20的顶面可以是平面的。
参考图6A和6B，随后例如可通过灰化去除光致抗蚀剂层57、ARC层56和OPL 55L的任何剩余部分。每个含锗芯结构32形成在绝缘体层20上。至少一个电介质芯帽(42、52)形成在含锗芯结构32之上。在含锗芯结构32、第一电介质芯帽42和第二电介质芯帽52的每个叠层内，含锗芯结构32、第一电介质芯帽42和第二电介质芯帽52的侧壁表面可垂直地一致。如本文中使用的，如果存在包括两个或更多个表面的垂直平面，则这两个或更多个表面垂直地一致。
现在参考图7A和7B，通过直接在含锗芯结构32的侧壁表面上选择性外延第一化合物半导体材料，形成环形化合物半导体鳍60。如本文中使用的，“环形”要素是指在拓扑上(topologically)与环面(torus)同晶型的要素，即，可以连续地拉伸为环面形状并且不会形成或破坏奇异性。如本文中使用的，“化合物半导体鳍”是指包括化合物半导体材料的半导体鳍。这样，环形化合物半导体鳍60为环形结构，其包括化合物半导体材料并包括至少一对彼此平行的基本垂直侧壁。
环形化合物半导体鳍60中的第一化合物半导体材料可以是例如III-V化合物半导体材料或II-VI化合物半导体材料。在一个实施例中，每个含锗芯结构32可包括单晶含锗半导体材料，并且每个环形化合物半导体鳍60的第一化合物半导体材料可以是与单晶含锗半导体材料外延对准的单晶化合物半导体材料。
每个环形化合物半导体鳍60包括：纵长半导体鳍部的对(60L1、60L2)，它们彼此平行并且沿着含锗芯结构32的纵长方向延伸；以及横向半导体鳍部(60W1、60W2)的对，它们彼此平行并且沿着与含锗芯结构32的方向垂直的水平方向延伸。每对纵长半导体鳍部(60L1、60L2)包括：第一纵长半导体鳍部60L1，其接触含锗芯结构32的一纵长侧壁；以及第二纵长半导体鳍部60L2，其接触含锗芯结构32的另一纵长侧壁。每对横向半导体鳍部(60W1、60W2)包括：第一横向半导体鳍部60W1，其接触含锗芯结构32的一横向侧壁；以及第二横向半导体鳍部60W2，其接触含锗芯结构32的另一横向侧壁。每个环形化合物半导体鳍60与绝缘体层20物理接触。
执行选择性外延工艺的方法在本领域中是已知的。例如，Shimawaki的序列号为4,902,643的美国专利，以及Salerno等人的序列号为4,826,784的美国专利公开了用于沉积化合物半导体材料的选择性外延工艺。一般而言，化合物半导体材料可在单晶半导体表面上生长，只要晶体结构匹配并且晶格失配低于破坏原子间外延对准的水平即可。
在一个实施例中，环形化合物半导体鳍60的第一化合物半导体材料可以是III-V化合物半导体材料。第一化合物半导体材料可以或可以不是被p型掺杂剂和/或n型掺杂剂掺杂的。在一个实施例中，第一化合物半导体材料可以是单晶III-V化合物半导体材料，其与含锗芯结构32的单晶材料接触并且外延对准。在一个实施例中，第一化合物半导体材料可以是单晶GaAs或单晶InGaAs。
环形化合物半导体鳍60可被形成为本征半导体材料，或者可在被p型掺杂剂或n型掺杂剂原位掺杂的条件下被形成。如果环形化合物半导体鳍60被掺杂，则环形化合物半导体鳍60内的掺杂剂浓度可在1.0x 1014/cm3到3.0x 1018/cm3的范围内，但是也可采用更小和更大的掺杂剂浓度。环形化合物半导体鳍60的每个部分的横向厚度lt可在3nm到30nm的范围内，但是也可采用更小和更大的横向厚度。
在一个实施例中，含锗芯结构32的外侧壁可以是作为含锗芯结构32的结晶刻面(crystallographic facet)的垂直表面。在这种情况下，环形化合物半导体鳍60的内侧壁和外侧壁可以是环形化合物半导体鳍60的第一化合物半导体材料的垂直结晶刻面。
参考图8A和8B，在示例性半导体结构之上施加光致抗蚀剂层67，并且对光致抗蚀剂层67进行光刻图案化以覆盖含锗芯结构32的每个组件(32、42、52、60；参见图7A和7B)、至少一个电介质芯帽(42、52)、环形化合物半导体鳍60的端部、以及第一器件区域R1。在每个组件(32、42、52、60)内，所有横向半导体鳍部(60W1、60W2)、纵长半导体鳍部(60L1、60L2)的端部，以及至少一个电介质芯帽(42、52)的接近横向半导体鳍部(60W1、60W2)的端部被图案化的光致抗蚀剂层367覆盖，同时所述至少一个电介质芯帽(42、52)的中部和所述至少一个电介质芯帽(42、52)不被图案化的光致抗蚀剂层67覆盖。
在图案化的光致抗蚀剂层67覆盖至少一个电介质芯帽(42、52)的端部的同时，去除至少一个电介质芯帽(42、52)和含锗芯结构32的物理暴露部。例如，执行蚀刻，其中采用图案化的光致抗蚀剂层67作为蚀刻掩膜以对环形化合物半导体鳍60的第一化合物半导体材料有选择性地去除所述至少一个电介质芯帽(42、52)的物理暴露部。在一个实施例中，蚀刻可以是各向异性蚀刻，例如离子反应蚀刻。在一个实施例中，蚀刻可以是或者可以不是对绝缘体层20的材料具有选择性的。在一个实施例中，蚀刻对环形化合物半导体鳍60的第一化合物半导体材料以及绝缘体层20的材料具有选择性。在一个实施例中，蚀刻可采用选自CCl2F2、CHF3、SiF4和SF6的气体的等离子体。
随后，通过对环形化合物半导体鳍60的第一化合物半导体材料和绝缘体层20的材料具有选择性的蚀刻，对含锗芯结构32的物理暴露部进行蚀刻。该蚀刻可以是各向同性蚀刻或各向异性蚀刻。可用于蚀刻含锗芯结构32的含锗材料的示例性蚀刻化学是HF和诸如H2O2或O2的氧化剂的组合。
参考图9A-9C，可通过例如灰化去除图案化的光致抗蚀剂层67。在被环形化合物半导体鳍60包围的区域内，含锗芯结构32的剩余部分构成与环形化合物半导体鳍60的侧壁接触的含锗半导体材料部33的对。至少一个电介质芯帽(42、52)的剩余部分构成至少一个电介质帽部(42P、52P)。电介质帽部(42P、52P)可包括第一电介质帽部42P和第二电介质帽部52P。在一个实施例中，可在被环形化合物半导体鳍60包围的每个区域内形成从下至上包括含锗半导体材料部33、第一电介质帽部42和第二电介质帽部52的叠层的对。横向半导体鳍部(60W1、60W2)的对的内侧壁和纵长半导体鳍部(60L1、60L2)的对的内侧壁的端部可与含锗半导体材料部33的对接触。
参考图10A和10B，可通过另一选择性外延工艺，在每个环形化合物半导体鳍60的表面上沉积包括第二化合物半导体材料的化合物半导体材料层70。化合物半导体材料层70可以是高迁移率化合物半导体层，其提供比环形化合物半导体鳍60内的第一化合物半导体材料高的迁移率。换言之，化合物半导体材料层70的第二化合物半导体材料可具有大于环形化合物半导体鳍60的第一化合物半导体材料的电导率。在环形化合物半导体鳍60的侧壁、环形化合物半导体鳍60的顶面、或含锗半导体材料部33的侧壁表面上测量的该化合物半导体材料层的厚度可在0.5nm到10nm的范围内，但是也可采用更小和更大的厚度。
在一个实施例中，第一化合物半导体材料可以是GaAs，第二化合物半导体材料可以是InGaAs。在另一实施例中，第一和第二化合物半导体材料可以是具有不同的In与Ga原子比的InGaAs，以使得第二化合物半导体材料具有比第一化合物半导体材料高的电导率。
在一个实施例中，每个化合物半导体材料层70的第二化合物半导体材料可与环形化合物半导体鳍60(其与化合物半导体材料层70接触)外延对准。进一步地，第二化合物半导体材料可沉积在与环形化合物半导体鳍60接触的含锗半导体材料部33(参见图9C)的对的侧壁上，并且可与含锗半导体材料部33的对中的含锗半导体材料外延对准。因此，化合物半导体材料层70的第二化合物半导体材料可与第一化合物半导体材料以及含锗半导体材料部33中的半导体材料外延对准。
化合物半导体材料层70不与含锗半导体材料部33的顶面物理接触。每个环形化合物半导体鳍60被化合物半导体材料层70、含锗半导体材料部33的对和绝缘体层20密封。如本文中使用的，如果某要素的每个表面都与要素组中一个的表面物理接触，则该要素被该元素组密封。
含锗半导体鳍30位于绝缘体层20上，并且具有与含锗半导体材料部33相同的组成。如上所述，含锗半导体材料部33和含锗半导体鳍30可包括选自锗和硅锗合金的材料。
参考图11A-11C，对含锗半导体鳍30和含锗半导体材料部33的含锗半导体材料以及化合物半导体材料层70的第二化合物半导体材料有选择性地去除电介质材料层50L(参见图10A和10B)、电介质材料部40P(参见图10A和10B)、以及作为第一和第二电介质芯帽(42、52；参见图7A和7C)的剩余部分的电介质帽部(42P、52P；参见图9A和9C)。电介质材料层50L、电介质材料部40P和电介质帽部(42P、52P)的去除可通过诸如湿法蚀刻的各向同性蚀刻执行。例如，如果电介质材料层50L、电介质材料部40P和电介质帽部(42P、52P)包括氮化硅，则可采用热磷蚀刻来对含锗半导体鳍30、含锗半导体材料部33、以及化合物半导体材料层70的半导体材料有选择性地去除电介质材料层50L、电介质材料部40P和电介质帽部(42P、52P)的电介质材料。
参考图12A和12B，可跨环形化合物半导体鳍60和化合物半导体层70的每个组合以及含锗半导体鳍30形成栅极结构(80A、80B、82A、82B)。栅极结构(80A、80B、82A、82B)可包括：第一栅极结构(80A、82A)，其包括第一栅极电介质80A和第一栅电极82A；以及第二栅极结构(80B、82B)，其包括第二栅极电介质80B和第二栅电极82B。第一栅极结构(80A、82A)可骑跨含锗半导体鳍30中的一个或多个。第二栅极结构(80B、82B)可骑跨环形化合物半导体鳍60和化合物半导体层70的组合中的一个或多个。可选地，第一栅极间隔物86A可在第一栅极结构(80A、82A)周围形成，第二栅极间隔物86B可在第二栅极结构(80B、82B)周围形成。环形化合物半导体鳍60和化合物半导体层70的每个组合以及每个含锗半导体鳍30的各部分可被掺杂以形成源极区和漏极区，从而形成各种鳍场效应晶体管。
含锗半导体材料部33可向绝缘体层20提供比环形化合物半导体鳍60或化合物半导体层70大的粘附强度。因此，含锗半导体材料部33用作锚定结构，其在本公开的处理步骤期间和之后防止环形化合物半导体鳍60或化合物半导体层70从绝缘体层脱离(delamination)。
本公开的方法提供了第一类型鳍场效应晶体管和第二类型鳍场效应晶体管的组合，其中第一类型鳍场效应晶体管包含至少一个包括含锗材料的沟道区，第二类型鳍场效应晶体管包含至少一个包括化合物半导体材料的沟道区。这样，分别包括含锗材料和化合物半导体材料的两种类型鳍场效应晶体管可在同一衬底上形成。
虽然已经就具体实施例描述了本公开，但鉴于上述描述很明显的是，大量替代、修改和变化对于本领域技术人员而言将是显而易见的。本文中描述的每个实施例可以单独地或与任何其他实施例组合地实施，除非另外明确声明或者很明显不能共存。因此，本公开旨在涵盖落入本公开的范围和精神以及以下权利要求内的所有这样的替代、修改和变化。

Claims (20)

1.一种半导体结构，包括：
环形化合物半导体鳍，其包含化合物半导体材料并且位于绝缘体层上；以及
含锗半导体材料部的对，其与所述环形化合物半导体鳍的侧壁接触。
2.根据权利要求1所述的半导体结构，其中，所述环形化合物半导体鳍包括：
彼此平行的纵长半导体鳍部的对；以及
横向半导体鳍部的对。
3.根据权利要求2所述的半导体结构，其中，所述纵长半导体鳍部的对的内侧壁的端部和所述横向半导体鳍部的对的内侧壁接触所述含锗半导体材料部的对。
4.根据权利要求1所述的半导体结构，进一步包括：化合物半导体材料层，其包含另一化合物半导体材料，并且与所述含锗半导体材料部的对的侧壁表面和所述环形化合物半导体鳍外延对准。
5.根据权利要求4所述的半导体结构，其中，所述化合物半导体材料层不与所述含锗半导体材料部的对的顶面物理接触。
6.根据权利要求4所述的半导体结构，其中，所述化合物半导体材料层的所述另一化合物半导体材料具有比所述环形化合物半导体鳍的所述化合物半导体材料高的电导率。
7.根据权利要求4所述的半导体结构，其中，所述环形化合物半导体鳍被所述化合物半导体材料层、所述含锗半导体材料部的对、以及所述绝缘体层密封。
8.根据权利要求4所述的半导体结构，其中，所述化合物半导体材料层的所述另一化合物半导体材料被外延对准到所述化合物半导体材料和所述含锗半导体材料部的对中的半导体材料。
9.根据权利要求1所述的半导体结构，其中，所述含锗半导体材料部的对包含选自锗和硅锗合金的材料。
10.根据权利要求1所述的半导体结构，进一步包括位于所述绝缘体层上且具有与所述含锗半导体材料部的对相同的组成的半导体鳍。
11.一种形成半导体结构的方法，包括：
在绝缘体层上形成含锗芯结构；
通过化合物半导体材料的选择性外延，在所述含锗芯结构周围形成包含化合物半导体材料的环形化合物半导体鳍；以及
去除所述含锗芯结构的一部分，其中所述含锗芯结构的剩余部分构成与所述环形化合物半导体鳍的侧壁接触的含锗半导体材料部的对。
12.根据权利要求11所述的方法，进一步包括直接在所述环形化合物半导体鳍上形成包含另一化合物半导体材料的化合物半导体材料层。
13.根据权利要求12所述的方法，其中，所述另一化合物半导体材料与所述环形化合物半导体鳍外延对准。
14.根据权利要求12所述的方法，其中，所述另一化合物半导体材料是通过选择性外延工艺沉积的。
15.根据权利要求12所述的方法，进一步包括：
在所述含锗芯结构之上形成至少一个电介质芯帽；以及
在掩蔽层覆盖所述至少一个电介质芯帽的端部的同时，蚀刻所述含锗芯结构的所述一部分和所述至少一个电介质芯帽的物理暴露部分。
16.根据权利要求12所述的方法，其中，所述另一化合物半导体材料被沉积在所述含锗半导体材料部的对的侧壁上。
17.根据权利要求16所述的方法，其中，所述另一化合物半导体材料与所述含锗半导体材料部的对中的含锗半导体材料外延对准。
18.根据权利要求12所述的方法，其中，所述化合物半导体材料层的所述另一化合物半导体材料具有比所述环形化合物半导体鳍的所述化合物半导体材料高的电导率。
19.根据权利要求11所述的方法，其中，所述含锗半导体材料部的对包含选自锗和硅锗合金的材料。
20.根据权利要求11所述的方法，进一步包括在所述绝缘体层上形成半导体鳍，所述半导体鳍具有与所述含锗芯结构相同的组成。
CN201410709261.0A 2013-12-20 2014-11-28 含锗鳍与化合物半导体鳍的集成 Active CN104733472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/135,662 US9054192B1 (en) 2013-12-20 2013-12-20 Integration of Ge-containing fins and compound semiconductor fins
US14/135662 2013-12-20

Publications (2)

Publication Number Publication Date
CN104733472A true CN104733472A (zh) 2015-06-24
CN104733472B CN104733472B (zh) 2018-06-05

Family

ID=53267985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410709261.0A Active CN104733472B (zh) 2013-12-20 2014-11-28 含锗鳍与化合物半导体鳍的集成

Country Status (2)

Country Link
US (1) US9054192B1 (zh)
CN (1) CN104733472B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492571A (zh) * 2016-06-13 2017-12-19 格科微电子（上海）有限公司 Cmos图像传感器的双鳍形场效应晶体管

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269628B1 (en) * 2014-12-04 2016-02-23 Globalfoundries Inc. Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices
US10002762B2 (en) * 2016-09-09 2018-06-19 International Business Machines Corporation Multi-angled deposition and masking for custom spacer trim and selected spacer removal
JP2018181900A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1750269A (zh) * 2004-06-28 2006-03-22 三星电子株式会社 包括多－沟道鳍形场效应晶体管的半导体器件及其制造方法
US7300837B2 (en) * 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
US7315994B2 (en) * 2003-12-22 2008-01-01 International Business Machines Corporation Method and device for automated layer generation for double-gate FinFET designs
US20110127530A1 (en) * 2007-03-05 2011-06-02 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device
US20120018730A1 (en) * 2010-07-22 2012-01-26 International Business Machines Corporation Structure and method for stress latching in non-planar semiconductor devices
US20130248942A1 (en) * 2012-03-21 2013-09-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826784A (en) 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
JPH01204411A (ja) 1988-02-09 1989-08-17 Nec Corp 半導体装置の製造方法
EP2037492A1 (en) 2007-09-11 2009-03-18 S.O.I.Tec Silicon Insulator Technologies Multiple gate field effect transistor structure and method for fabricating same
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8629478B2 (en) 2009-07-31 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure for high mobility multiple-gate transistor
US8889494B2 (en) 2010-12-29 2014-11-18 Globalfoundries Singapore Pte. Ltd. Finfet
JP5713837B2 (ja) 2011-08-10 2015-05-07 株式会社東芝 半導体装置の製造方法
US8906807B2 (en) * 2012-10-10 2014-12-09 International Business Machines Corporation Single fin cut employing angled processing methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315994B2 (en) * 2003-12-22 2008-01-01 International Business Machines Corporation Method and device for automated layer generation for double-gate FinFET designs
US7300837B2 (en) * 2004-04-30 2007-11-27 Taiwan Semiconductor Manufacturing Co., Ltd FinFET transistor device on SOI and method of fabrication
CN1750269A (zh) * 2004-06-28 2006-03-22 三星电子株式会社 包括多－沟道鳍形场效应晶体管的半导体器件及其制造方法
US20110127530A1 (en) * 2007-03-05 2011-06-02 Samsung Electronics Co., Ltd. Semiconductor integrated circuit device
US20120018730A1 (en) * 2010-07-22 2012-01-26 International Business Machines Corporation Structure and method for stress latching in non-planar semiconductor devices
US20130248942A1 (en) * 2012-03-21 2013-09-26 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492571A (zh) * 2016-06-13 2017-12-19 格科微电子（上海）有限公司 Cmos图像传感器的双鳍形场效应晶体管

Also Published As

Publication number Publication date
US9054192B1 (en) 2015-06-09
CN104733472B (zh) 2018-06-05
US20150179739A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
US10396214B2 (en) Method of fabricating electrostatically enhanced fins and stacked nanowire field effect transistors
US9735160B2 (en) Method of co-integration of strained silicon and strained germanium in semiconductor devices including fin structures
US10163677B2 (en) Electrically insulated fin structure(s) with alternative channel materials and fabrication methods
US9768272B2 (en) Replacement gate FinFET process using a sit process to define source/drain regions, gate spacers and a gate cavity
US9190520B2 (en) Strained finFET with an electrically isolated channel
US9911739B2 (en) III-V FinFET CMOS with III-V and germanium-containing channel closely spaced
US9343529B2 (en) Method of formation of germanium nanowires on bulk substrates
US9570586B2 (en) Fabrication methods facilitating integration of different device architectures
US10103249B2 (en) FinFET device and method for fabricating the same
US9059044B2 (en) On-chip diode with fully depleted semiconductor devices
US20150303303A1 (en) Nanowire fet with tensile channel stressor
US20150028419A1 (en) Fin field effect transistor with dielectric isolation and anchored stressor elements
US9634084B1 (en) Conformal buffer layer in source and drain regions of fin-type transistors
US9543302B2 (en) Forming IV fins and III-V fins on insulator
CN104733472A (zh) 含锗鳍与化合物半导体鳍的集成
US10177254B2 (en) III-V compound semiconductor channel post replacement gate
KR20160111314A (ko) Ⅲ-ⅴ족 반도체 재료의 핀 피쳐에서 관통 전위 결함을 제거하는 방법
US9331073B2 (en) Epitaxially grown quantum well finFETs for enhanced pFET performance
US20230369328A1 (en) Semiconductor structure and method for forming same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant