CN104704530B - 对于显示子系统的混合显示帧缓冲器 - Google Patents

对于显示子系统的混合显示帧缓冲器 Download PDF

Info

Publication number
CN104704530B
CN104704530B CN201380052788.4A CN201380052788A CN104704530B CN 104704530 B CN104704530 B CN 104704530B CN 201380052788 A CN201380052788 A CN 201380052788A CN 104704530 B CN104704530 B CN 104704530B
Authority
CN
China
Prior art keywords
data portion
memory
data
video image
frame buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380052788.4A
Other languages
English (en)
Other versions
CN104704530A (zh
Inventor
K.韩
P.S.迪芬鲍夫
T.金
N.S.耶加纳桑
S.阿布欣卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104704530A publication Critical patent/CN104704530A/zh
Application granted granted Critical
Publication of CN104704530B publication Critical patent/CN104704530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/399Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/10Special adaptations of display systems for operation with variable images
    • G09G2320/103Detection of image changes, e.g. determination of an index representative of the image change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Multimedia (AREA)

Abstract

一种对于显示子系统的混合显示帧缓冲器。装置的实施例包括:第一逻辑,用于将视频图像划分成第一数据部分和第二数据部分;显示帧缓冲器,其包括具有第一类型存储器的第一存储器部件和具有第二类型存储器的第二存储器部件,该第一逻辑将第一数据部分写入第一存储器部件并且将第二数据部分写入第二存储器部件;和第二逻辑,用于从第一存储器部件读取第一数据部分和从第二存储器部件读取所述第二数据部分,并且使第一数据部分和第二数据部分组合来生成组合视频图像。

Description

对于显示子系统的混合显示帧缓冲器
技术领域
本发明的实施例一般涉及电子设备的领域,并且更具体地,涉及对于显示子系统的混合显示帧缓冲器。
背景技术
对于例如移动设备等电子设备的显示子系统可由于图像数据发生器(例如应用处理器)之间经由暂时存储图像数据的显示帧缓冲器到显示设备(例如LCD(液晶显示)面板)的大量数据传输而相当多的电力。由于该原因,使数据传输的功耗最小化是低功率移动设备设计中的关键因素。
例如,存在用于减少数据传输量的技术。显示选择(或部分)更新(DSU)通过仅传输部分帧(其包括与之前的帧不同的数据)而减少数据传输量,其中插入显示帧缓冲器来保留对于全帧的数据。采用该方式,在图像发生器与显示设备之间传输的数据量减少,这导致显示传输的总功耗减少。
然而,减少传输的数据量的技术未直接解决在显示操作中显示帧缓冲器所消耗的功率,这在具有有限电源的移动设备的操作中是明显的电力成本。增加移动设备中的显示器的分辨率需要额外数据,并且从而需要额外功率用于这样的数据在显示帧缓冲器中的读和写。
附图说明
本发明的实施例通过示示例而非限制的方式在附图的图中图示,其中类似的标号指代相似的元件。
图1是常规显示子系统的图示;
图2是包括混合显示帧缓冲器的显示子系统的实施例的图示;
图3是包括混合显示帧缓冲器的显示子系统的实施例的图示;
图4是在视频图像处理中利用混合显示帧缓冲器的显示子系统的实施例的图示;
图5是图示对于显示子系统的混合显示帧缓冲器操作的实施例的流程图;
图6是图示混合显示帧缓冲器的实施例的部件中的能量使用的曲线图;
图7是包括对于视频显示器的混合显示帧缓冲器的装置或系统的实施例的图示;以及
图8图示包括对于视频显示器的混合显示帧缓冲器的计算系统的实施例。
具体实施方式
本发明的实施例一般针对对于显示子系统的混合显示帧缓冲器。
如本文使用的:
“移动设备”意指可由用户搬运的电子设备。移动设备包括手持电子设备、蜂窝电话和智能电话、平板计算机、便携式和笔记本计算机、手持计算机、移动互联网设备、移动游戏设备、电子书阅读器(e-book阅读器)和其它移动设备。
“显示帧缓冲器”意指包括存储器用于暂时存储图像数据以用于传送到显示器的部件或元件。
随着电子装置和系统(其包括在移动设备中发现的显示器)的显示器和相关元件的分辨率增加和其它改进以及所产生的用于交付视频内容的设备的使用的增加,有数量增加的视频数据被提供给设备的视频显示器。显示帧缓冲器消耗的能量随每个新一代显示面板而显著增加,其中这样的显示器每帧具有较高分辨率和对显示帧缓冲器的大量访问。在示例中,使显示子系统的分辨率从1024 x 768像素上升到2048 x 1536像素导致具有四倍存储器业务的较大显示器,并且较大的尺寸和业务的增加导致平台的能耗增加。这样的数据在显示面板上显示之前被缓冲,并且从而显示帧缓冲器的功耗可以对装置或系统的总功耗具有显著影响。
计算机显示子系统是移动设备中的最大功耗部件之一,并且与显示器关联的显示帧缓冲器是该子系统的关键部件。显示帧缓冲器暂时存储显示内容,并且在周期性间隔将显示帧缓冲内容输送到显示面板以供显示。在大部分使用情景中,显示帧缓冲内容不经常改变并且对显示帧缓冲器的读活动从而明显高于写活动。
在一些实施例中,因为显示流水线的读占主导地位的性质,包括读高效存储器的混合显示帧缓冲器用于提高显示子系统的功率效率。在一些实施例中,装置、方法和系统提供对于显示系统的混合显示帧缓冲器,其中该混合显示帧缓冲器可用于减少装置或系统(其包括移动设备)的显示操作中的功耗。
对于缓冲存储器,显示帧缓冲器通常利用常规存储器,例如DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)。如此,缓冲存储器需要相似的能量用于读和写访问,这在本文称为读访问和写访问的功耗的对称特性。然而,在许多情况下,读访问的数量将比写访问的数量大得多,这可称为不对称访问模式。
在一些实施例中,显示帧缓冲器在读访问中比在写访问中提供更少的功率,这因为这样的存储器的用于读和写访问的对称功率特性而无法利用常规应用的存储器(例如DRAM和SRAM)来实现。在一些实施例中,混合显示帧缓冲器架构在读访问中比写访问中消耗少得多的功率,这可称为对于读和写访问的不对称功率特性。在一些实施例中,帧架构在显示子系统中利用不对称访问模式以使用具有对于读和写访问的不对称功率特性的存储器来减少显示子系统中的功耗。
在一些实施例中,混合显示帧缓冲器包括第二不同类型的存储器作为额外帧缓冲器或帧缓冲器的额外部件或元件,其中该第二类型的存储器具有这样的存储器对于读和写访问的不对称功率特性,读访问比写访问需要更少的功率。在一些实施例中,混合显示帧缓冲器具有混合结构,其中存储器包括具有对称功率特性的第一类型的存储器和具有不对称功率特性的第二类型的存储器。不对称功率特性可包括这样的操作:在该操作中对于写访问的功耗是读访问的功耗的倍数(两倍或以上)。相比之下,对称功率特性可包括这样的操作:在该操作中对于写访问和读访问的功耗是相似的,例如写访问不到读访问的功耗的倍数(不到两倍)。
在一些实施例中,显示帧缓冲器包括相变存储器(PCM)。PCM是非易失性存储器。PCM可称为存储型存储器,其中存储型存储器提供对存储数据的低功率访问。因为PCM需要明显更多的功率来改变PCM结构的状态,PCM在读访问中比在写访问中消耗更少的能量。因为PCM的读功率高效性质,PCM对于在读占主导地位的情景(其中读访问的数量比写访问的数量高得多)中的应用是良好的候选。
DRAM和PCM存储器访问的估计功耗(以皮焦耳每位)的比较在表1中示出。
存储器类型 DRAM PCM
读能量(pJ/bit) 4.4 2.47
写能量(pJ/bit) 5.5 14.03或19.73
表1-对于DRAM和PCM中的读和写的能耗
如在表1中示出的,与写操作相比,PCM在读操作期间消耗相对少量的能量,在写操作中消耗的能量是在读操作中消耗的能量的倍数,并且从而存在对于读和写访问的不对称功率特性。相比之下,对于DRAM在写操作中消耗的能量比在写操作中消耗的能量近似大23%,这是对于读和写访问的对称功率特性。在对于特定操作比较这两个类型的存储器中,与DRAM相比,PCM对于读访问提供显著的能量节省。然而,与PCM相比,DRAM对写访问提供显著的能量节省。
在一些实施例中,装置、方法或系统利用混合存储器结构(其包含具有不同功率特性的存储器)来分配显示内容用于降低功耗。在一些实施例中,混合存储器结构包括第一存储器部件或元件,其包括第一类型的存储器,其中该第一类型的存储器是对于读和写访问具有对称功率特性的存储器,并且包括第二存储器部件或元件,其包括第二类型的存储器,其中该第二类型的存储器是对于读和写访问具有不对称功率特性的存储器。在一些实施例中,第一类型的存储器是DRAM或SRAM并且第二类型的存储器是PCM。然而,实施例不限于这些特定存储器技术。在一些实施例中,混合存储器结构能操作成对第一存储器部分分配第一数据集和对第二存储器部分分配第二数据集。在一些实施例中,第一数据集可包括这样的数据(例如具有高变化率的视频数据):其中与数据读相比存在相对高数量的数据写,并且第二数据集可包括这样的数据(例如具有低变化率的视频数据):其中与数据读相比存在相对低数量的数据写。
显示帧缓冲器中读占主导地位的示例是办公室计算机应用。在办公室计算中,大面积的屏幕通常具有静态内容,其长时间不改变。应用处理器未更新显示帧缓冲器区域,其对应于屏幕的静态区域。然而,面板频繁读取显示帧缓冲器来保持屏幕图像。这实际上在显示帧缓冲存储器中产生比写速率更高的读速率。
在另外的示例中,例如web浏览等低活动内容在利用PCM存储器缓冲器架构的情况下将具有能量效益。另一方面,如果使用PCM来代替DRAM或其它相似存储器,则随着高活动内容(例如视频游戏并且特别是3D 视频游戏),视频重放将引起功耗增加。在一些实施例中,混合显示帧缓冲器架构提供要引导到PCM的低活动内容数据和要引导到DRAM的高活动内容。
为了混合显示帧缓冲器的目的,因为在没有监视显示器的情况下硬件难以识别哪个软件内容是活动或闲置的,内容分离可富有挑战。在一些实施例中,随着高度活动内容转到图形引擎和视频引擎,图形和视频驱动器可以对划分器提供关于视频图像中主动和闲置内容的划分的信息。
在PCM存储器的使用中存在某些挑战,并且显示帧缓冲器可包括用于解决PCM的特定特性的架构和操作。例如:
速度—PCM与DRAM相比是相对低速存储器。DRAM的写带宽近似是每芯片1GB/s(千兆每秒),而PCM具有近似每芯片50-100MB/s(兆字节每秒)的写带宽。显示帧缓冲器的需要带宽对于XGA(1024 x 768像素x 16 bpp(位每像素)x 60 fps(帧每秒))可以是近似94MB/s并且对于FullHD(1920 x 1080像素x16 bpp x 60fps)是373Mb/s。在一些实施例中,为了在显示系统中实现更高带宽,可实现PCM的并行使用。然而,由于生产了具有更大带宽的PCM产品,在PCM的使用中可不需要这样的并行使用或用于提高有效速度的其它手段。
寿命—PCM在失效之前每位单元具有近似107(一千万)个写的有限写耐力。在一些实施例中,为了解决PCM的有限寿命,装置或系统可利用一个或多个技术来提高PCM的有效寿命,其包括:(1)写之前读-在写数据与读数据相同时,为了减少写活动,写活动引发或触发读活动来将存储数据与写数据比较。如果写数据与现有存储数据相同,则忽略写命令,从而减少存储器写活动并且增加寿命。(2)帧缓冲器压缩—帧缓冲器压缩是通过压缩来减少写数据大小的技术。在显示内容中可存在空间冗余,并且帧缓冲器压缩可利用该性质并且从而减少到PCM的写数据的大小。该操作从而减少每位单元的写操作的数量。(3)损耗均衡—损耗均衡是延长可擦除计算机存储介质的寿命的技术,并且可包括将在具有高擦除计数的块中的存储器块重新映射到具有较低擦除计数的可用擦除块,或其它损耗均衡技术。
图1是常规显示子系统的图示。在该简化图示中,显示子系统100可从应用处理器110或生成或处理图像数据的其它处理元件接收图像数据。该应用处理器100与显示子系统的显示帧缓冲器120耦合,其中该显示帧缓冲器包括DRAM,用于存储来自应用处理器110的帧图像。在操作中,应用处理器110生成帧图像,例如帧图像125,并且将这些帧图像存储在显示帧缓冲器中。显示帧缓冲器120与显示面板130(例如LCD显示器)耦合,其中帧图像125从显示帧缓冲器120读取用于作为显示图像135在显示面板130上显示。显示子系统100可以是移动设备的一部分,其包括例如便携式或笔记本计算的显示子系统。在常规显示帧缓冲器中,存在单一类型的存储器来写和读图像,从而是同构帧缓冲器。
然而,显示帧缓冲器120在显示操作中将消耗大量电力,特别是如果存在大量数据读的话(因为每个数据读将消耗与在写数据中消耗的能量相似的能量)。
图2是包括混合显示帧缓冲器的显示子系统的实施例的图示。在一些实施例中,显示子系统200包括:第一逻辑,用于划分视频图像,示出为信号划分器220;混合显示帧缓冲器230,其具有多个异构存储器部分,这些存储器部分包括第一存储器部件240和第二存储器部件250;第二逻辑,用于使数据组合来生成组合视频图像,示出为信号组合器260;和显示面板270。在一些实施例中,第一存储器部件240由第一类型的存储器组成,其中该第一类型的存储器是对于读和写访问具有对称功率特性的存储器,并且第二存储器部件250由第二类型的存储器组成,其中该第二类型的存储器是对于读和写访问具有不对称功率特性的存储器。在一些实施例中,第一类型的存储器是DRAM或SRAM并且第二类型的存储器是PCM或其它存储存储器。
在操作中,应用处理器210或其它元件生成帧图像并且将这些帧图像提供给划分器220用于将某些帧图像或帧图像的某些部分分配到显示帧缓冲器的每个部分,例如第一类型的数据存储在第一存储器部分240中并且第二类型的数据存储在第二存储器部分250中。在一些实施例中,划分器220识别动态数据(指更活跃数据)用于存储在第一存储器部分240中(其中该动态数据可以是图像的动态区域),和静态数据(指不太活跃的数据)用于存储在第二存储器部分250中,其中该静态数据可以是图像的静态区域。图像的不同区域的识别可从例如应用、操作系统(OS)或驱动器等软件或检测图像的静态和动态区域的硬件获得。 在示例中,web页面可包含嵌入的活动或动态闪存图像,其中该闪存图像存储在第一存储器部分中并且web页面的余下部分存储在第二存储器部分中。在DRAM作为第一存储器类型并且PCM作为第二存储器类型的情况下,DRAM将保护动态数据,这样的数据是经受相对高数量的写操作的数据,并且PCM将包含静态数据,这样的数据是经受相对低数量的写操作的数据。
在一些实施例中,组合器260从第一存储器部件240和第二存储器部件250读取图像并且将这样的数据组合成单个图像。在一些实施例中,组合器260利用关于图像的不同区域的信息以再次将图像的划分部分组合回到一起,其中组合器可根据显示面板270所需的刷新率来操作。在一些实施例中,组合器270将组合图像帧传送到显示面板270来产生显示图像275。
尽管本文提供的示例一般描述包含动态和静态部分两者的图像,但图像可包含所有动态数据或所有静态数据。在该情况下,划分器220可对于所有动态数据将整个图像提供给第一存储器部分240或对于所有静态数据提供给第二存储器部分250。组合器260然后可从第一存储器部分或第二存储器部分获得数据并且将这样的数据作为图像数据提供给显示面板以提供显示图像275。
此外,可难以确定哪些内容区域是高活动或低活动区域,除非相关软件提供关于这样的使用的信息(其可以提供给划分器和组合器)。与具有一组或预期视频窗口的web应用相比之下,一些应用活动区域可随机改变。在一些实施例中,因为难以确定如何划分来自每个存储器类型的数据,这样的环境中的显示子系统可使用第一类型的存储器或第二类型的存储器而不是两者来存储帧数据。
图3是包括混合显示帧缓冲器的显示子系统的实施例的图示。在该备选图示中,显示子系统300包括存储器控制器340,其中存储器控制器包括第一逻辑(示出为信号划分器320)和第二逻辑(示出为信号组合器360)。在一些实施例中,显示子系统包括第一显示帧缓冲器340,该第一显示帧缓冲器包括第一类型的存储器,其对于读和写访问具有对称功率特性,该第一类型的存储器是例如DRAM等存储器。显示子系统进一步包括第二显示帧缓冲器350,该第二显示帧缓冲器包括第二类型的存储器,其对于读和写访问具有不对称功率特性,该第二类型的存储器是例如PCM等存储器。
在一些实施例中,视频图像的帧内容提供给存储器控制器340的划分器320。在一些实施例中,划分器操作成使第一类型的数据和第二类型的数据与某些帧内容305分离。在一些实施例中,划分器320向第一显示帧缓冲器提供第一类型的数据,其中第一类型的数据是相对快变化的数据。在一些实施例中,划分器320向第二显示帧缓冲器350提供第二类型的数据,其中第二类型的数据是相对慢变化的数据。
在一些实施例中,存储器控制器340的组合器操作成从第一帧存储器缓冲器340获得第一类型的数据和从第二帧存储器获得第二类型的数据、将数据组合成组合图像以及将组合图像提供给显示面板370用于显示。
图4是在利用混合显示帧缓冲器处理视频图像中的显示子系统的实施例的图示。在一些实施例中,显示子系统400包括:第一逻辑(信号划分器420);混合显示帧缓冲器430,其具有多个异构存储器部件,这些存储器部件包括:第一存储器部件,其包括DRAM 440用于缓冲动态图像数据;和第二存储器部件,其包括PCM 450用于缓冲静态图像数据;第二逻辑(信号组合器460),用于组合来自显示帧缓冲器430的数据部分;和显示面板470。
在该图示中,来自应用处理器410的视频图像415包括动态部分和静态部分。在该示例中,动态部分是视频窗口417并且静态部分418是视频图像415的剩余部分。然而,这仅是一个示例,并且视频图像415可包括动态和静态部分的任何组合。
在一些实施例中,划分器420能操作成识别视频图像415的动态和静态部分并且使其分离,并且将动态部分417写入显示帧缓冲器430的DRAM 440部分和将静态部分418写入显示帧缓冲器430的PCM 450部分。采用该方式,对于写操作,动态数据(其将需要数据频繁写入存储器缓冲器430)写入具有相对低能量成本的DRAM存储器,并且在读操作中,静态数据(其需要数据较不频繁地写入存储器缓冲器)写入具有相对低能量成本的PCM存储器
在一些实施例中,组合器460能操作成从DRAM读取动态视频窗口数据417和从PCM读取静态数据418,并且使这样的数据组合来生成重建视频图像465以提供给显示面板470用于显示图像475的呈现。
图5是图示对于显示子系统的混合显示帧缓冲器操作的实施例的流程图。在一些实施例中,生成505视频数据流的视频图像。该视频图像可包括动态和静态数据的任何组合。在一些实施例中,识别510视频图像的动态和静态数据部分的位置,其可包括使用从软件获得的信息的确定或通过视频图像的硬件分析的确定。在一些实施例中,视频图像划分成包含动态数据的第一数据部分和包含静态数据的第二数据部分515。
在一些实施例中,第一数据部分存储在混合显示帧缓冲器的第一存储器部件(其包括第一类型的存储器520)中,其中该第一类型的存储器对于读和写数据具有对称功率特性,并且第二数据部分存储在混合显示帧缓冲器的第二存储器部件(其包括第二类型的存储器525)中,其中该第二类型的存储器对于读和写数据具有不对称功率特性。
在一些实施例中,帧数据从混合显示帧缓冲器530的第一存储器部件和第二存储器部件读取,并且第一数据部分与第二数据部分组合来生成组合视频图像535。在一些实施例中,组合图像然后在显示器上呈现540。
图6是图示混合显示帧缓冲器的实施例的部件中的能量使用的曲线图。在该图示中,曲线图600图示从帧变化频率(以帧每秒计)方面来看的数据和从百分比方面来看的已经改变的平均区域。如在曲线图600中图示的,存在DRAM帧缓冲器一般更能量高效的某些类型的数据内容和PCM帧缓冲器一般更能量高效的某些类型的数据内容。
如图示的,描述DRAM更能量高效的数据的曲线图的区域675包括具有较高频帧变化和较大百分比的改变区域的数据,并且描述PCM更能量高效的数据的曲线图的区域625包括具有较低频帧变化和较低百分比改变区域的数据。存在平衡线650,其中DRAM和PCM的能量效率近似相同。从而,与区域675有关的数据可称为动态数据,并且与区域625有关的数据可称为静态数据。
例如,高活动内容685(例如视频游戏)使用DRAM而更高效地缓冲,并且低活动内容635(例如web页面)使用PCM而更高效地缓冲。还图示中等活动内容655(例如每秒24或30帧的视频),如果改变区域的平均百分比是小的则其可用PCM而更高效地缓冲,并且如果改变区域的平均百分比是大的则用DRAM而更高效地缓冲。
图7是包括对于视频显示器的混合显示帧缓冲器的装置或系统的实施例的图示。计算设备700代表计算设备,其包括移动计算设备,例如便携式计算机、平板计算机(其包括具有触屏但没有独立键盘的设备;具有触屏和键盘两者的设备;具有快速启动(称为“瞬时开启”操作)的设备;和一般在操作中连接到网络(称为“总是连接”)的设备)、移动电话或智能电话、启用无线的电子阅读器或其它无线移动设备。将理解一般示出部件中的某些,并且不是这样的设备的所有部件都在设备700中示出。部件可通过一个或多个总线或其它连接705而连接。
设备700包括处理器710,其执行设备700的主处理操作。处理器710包括一个或多个物理设备,例如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理工具。由处理器710执行的处理操作包括在其上执行应用、设备功能或两者的操作平台或操作系统的执行。处理操作包括与人类用户或其它设备的I/O(输入/输出)有关的操作、与电力管理有关的操作或与这两者都有关的操作或与使设备700连接到另一个设备有关的操作。处理操作还可包括与音频I/O、显示I/O或两者有关的操作。
在一个实施例中,设备700包括音频子系统720,其代表与向计算设备提供音频功能关联的硬件(例如音频硬件和音频电路)和软件(例如驱动器和编解码器)部件。音频功能可以包括扬声器、耳机或这样的音频输出两者,以及麦克风输入。对于这样的功能的设备可以集成到设备700内,或连接到设备700。在一个实施例中,用户通过提供音频命令(其由处理器710接收并且处理)而与设备700交互。
显示子系统730代表硬件(例如显示设备)和软件(例如驱动器)部件,其提供具有视觉、触觉或两者元件的显示器以供用户与计算设备交互。显示子系统730包括显示界面732,其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中,显示界面732包括与处理器710分离以执行与显示有关的至少一些处理的逻辑。在一个实施例中,显示子系统730包括触屏设备,其向用户提供输出和输入两者。
在一些实施例中,显示子系统进一步包括混合显示帧缓冲器734,其包括:第一存储器部件或元件736,其包括第一类型的存储器;和第二存储器部件或元件738,其包括第二类型的存储器,其中该第一类型的存储器(例如DRAM)对于读和写数据具有对称功率特性,并且第二类型的存储器(例如PCM)对于读和写数据具有不对称功率特性。
I/O控制器740代表与用户的交互有关的硬件设备和软件部件。I/O控制器740可以操作以管理这样的硬件,其是音频子系统720、显示子系统730或这样的子系统两者的部分。另外,I/O控制器740图示对于连接到设备700的额外设备的连接点,用户可通过该连接点与系统交互。例如,可以附连到设备700的设备可包括麦克风设备、扬声器或立体音响系统、视频系统或其它显示设备、键盘或小键盘设备,或其它I/O设备以与特定应用(例如读卡器或其它设备)一起使用。
如上文提到的,I/O控制器740可与音频子系统720、显示子系统730或这样的子系统两者交互。例如,通过麦克风或其它音频设备的输入可以对设备700的一个或多个应用或功能提供输入或命令。另外,代替显示输出或除显示输出外,可以提供音频输出。在另一个示例中,如果显示子系统包括触屏,显示设备也充当输入设备,其可以至少部分由I/O控制器740管理。在设备700上还可以存在额外的按钮或开关,用于提供由I/O控制器740管理的I/O功能。
在一个实施例中,I/O控制器740管理例如加速计、拍摄装置、光传感器或其它环境传感器等设备,或设备700中可以包括的其它硬件。输入可以是直接用户交互的部分,以及向系统提供环境输入来影响它的操作(例如对于噪声的过滤、调整显示器用于亮度检测、对拍摄装置应用闪光灯,或其它特征)。
在一个实施例中,设备700包括电力管理750,其管理电池电力使用、电池的充电和与电力节省操作有关的特征。
在一些实施例中,存储器子系统760包括用于将信息存储在设备700中的存储器设备。处理器710可对存储器子系统760的元件读和写数据。存储器可以包括非易失性(具有这样的状态:如果中断对存储器设备的电力则其不改变)、易失性(具有这样的状态:如果中断对存储器设备的电力则其不确定)存储器设备,或这样的存储器两者。存储器760可以存储应用数据、用户数据、音乐、照片、文档或其它数据,以及与系统700的应用和功能的执行有关的系统数据(无论是长期还是暂时的)。
连接性770包括硬件设备(例如,用于无线通信、有线通信或两者的连接器和通信硬件)和软件部件(例如,驱动器、协议栈),用于使设备700能够与外部设备通信。设备可以是独立设备,例如其它计算设备、无线接入点或基站以及例如耳机、打印机或其它设备等外设。
连接性770可以包括多个不同类型的连接性。为了泛化,设备700图示有蜂窝连接性772和无线连接性774。蜂窝连接性772一般指由无线载体提供的蜂窝网络连接性,例如经由4G/LTE(长期演进)、GSM(全球移动通信系统)或变化或衍生、CDMA(码分多址)或变化或衍生、TDM(时分复用)或变化或衍生或其它蜂窝服务标准提供的。无线连接性774指不是蜂窝的无线连接性,并且可以包括个人区域网(例如蓝牙)、局域网(例如Wi-Fi)、广域网(例如WiMax)和其它无线通信。连接性可包括一个或多个全向或定向天线776。
外围连接780包括硬件接口和连接器,以及软件部件(例如,驱动器、协议栈),用于进行外围连接。将理解设备700既可以是到其它计算设备(“到”782)的外围设备,又可以具有连接到它的外围设备(“从”784)。设备700通常具有“入坞(docking)”连接器,用于连接到其它计算设备用于例如管理(例如,下载和/或上传、改变或同步)设备700上的内容等目的。另外,入坞连接器可以允许设备700连接到某些外设,其允许设备700控制例如到视听或其它系统的内容输出。
除专用入坞连接器或其它专用连接硬件外,设备700可以经由公共或基于标准的连接器来进行外围连接780。公共类型可以包括通用串行总线(USB)连接器(其可以包括许多不同的硬件接口中的任一个)、DisplayPort(其包括MiniDisplayPort(MDP))、高清晰度多媒体接口(HDMI)、Firewire或其它类型。
图8图示包括对于视频显示器的混合显示帧缓冲器的计算系统的实施例。该计算系统可包括计算机、服务器、游戏控制台或其它计算装置。在该图示中,未示出与本描述无关的某些标准和众所周知的部件。根据一些实施例,计算系统800包括互连或交叉805或用于传输数据的其它通信工具。计算系统800可包括处理工具,例如与互连805耦合以用于处理信息的一个或多个处理器810。处理器810可包括一个或多个物理处理器和一个或多个逻辑处理器。为了简单起见,互连805图示为单个互连,但可代表多个不同的互连或总线并且到这样的互连的部件连接可改变。在图8中示出的互连805是抽象概念,其代表通过合适的网桥、适配器或控制器连接的任何一个或多个独立物理总线、点到点连接或两者。
在一些实施例中,计算系统800进一步包括随机存取存储器(RAM)或其它动态存储设备或元件作为用于存储信息和指令以供处理器810执行的主存储器815。RAM存储器包括:动态随机存取存储器(DRAM),其需要刷新存储器内容;和静态随机存取存储器(SRAM),其不需要刷新内容,但要增加成本。在一些实施例中,主存储器可包括应用(包括供在计算系统的用户的网络浏览活动中使用的浏览器应用)的主动存储。DRAM存储器可包括:同步动态随机存取存储器(SDRAM),其包括用于控制信号的时钟信号;和扩展数据输出动态随机存取存储器(EDO DRAM)。在一些实施例中,系统的存储器可包括某些寄存器或其它专用存储器。
计算系统800还可包括只读存储器(ROM)820或其它静态存储设备,用于存储对于处理器810的静态信息和指令。计算系统800可包括一个或多个非易失性存储器元件825,用于存储某些元素。
一个或多个传送器或接收器840还可耦合于互连805。在一些实施例中,计算系统800可包括一个或多个端口845,用于接收或传输数据。计算系统800可进一步包括一个或多个全向或定向天线847,用于经由无线电信号接收数据。
在一些实施例中,计算系统800包括一个或多个输入设备850,其中这些输入设备包括键盘、鼠标、触摸垫、语音命令识别、手势识别、传感器或监视器(其包括提供电力和性能数据的传感器和监视器)或用于向计算系统提供输入的其它设备中的一个或多个。
计算系统800还可经由互连805耦合于输出显示器855。在一些实施例中,显示器855可包括液晶显示器(LCD)或任何其它显示技术,用于向用户显示信息或内容。在一些环境中,显示器855可包括触屏,其也用作输入设备的至少一部分。在一些环境中,显示器855可以是或可包括音频设备,例如用于提供音频信息的扬声器。
在一些实施例中,输出显示器855与混合显示帧缓冲器860耦合,其包括:第一存储器部件或元件862,其包括第一类型的存储器;和第二存储器部件或元件864,其包括第二类型的存储器,该第一类型的存储器和第二类型的存储器对于读和写数据具有不同的功率特性,例如第一类型的存储器对于读和写数据具有对称功率特性并且第二类型的存储器对于读和写数据具有不对称功率特性。
计算系统800还可包括电力设备或系统880,其可包括电力供应、电池、太阳能电池、燃料电池或用于提供或产生电力的其它系统或设备。由电力设备或系统880提供的电力可根据需要分布到计算系统800的元件。
在上文的描述中,为了解释目的,阐述许多具体细节以便提供对本发明的更全面的解释。然而,本发明可在没有这些具体细节中的一些的情况下实践,这对于本领域内技术人员将是明显的。在其它实例中,以框图的形式示出众所周知的结构和设备。在图示的部件之间可存在中间结构。本文描述或图示的部件可具有未图示或描述的额外输入或输出。
各种实施例可包括各种过程。这些过程可由硬件部件执行或可包含在计算机程序或机器可执行指令中,其可用于促使用指令编程的通用或专用处理器或逻辑电路执行过程。备选地,过程可由硬件和软件的组合执行。
各种实施例的部分可作为计算机程序产品而提供,该计算机程序产品可包括计算机可读存储介质,其具有存储在其上的计算机程序指令,这些计算机程序指令可用于对计算机(或其它电子设备)编程以供一个或多个处理器执行来执行根据某些实施例的过程。计算机可读介质可包括但不限于,软盘、光盘、压缩盘只读存储器(CD-ROM)和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁或光卡、闪速存储器或适合于存储电子指令的其它类型的计算机可读介质。此外,实施例还可作为计算机程序产品而下载,其中程序可从远程计算机传输到请求计算机。
方法中的许多采用它们最基本的形式描述,但过程可添加到方法中的任一个或从其删除并且信息可以添加到描述的消息中的任一个或从其扣除而不偏离本发明的基本范围。可以做出许多另外的修改和更改,这对于本领域内技术人员将是明显的。未提供特定实施例来限制本发明而是说明它。本发明的实施例的范围不由上文提供的具体示例而仅由下文的权利要求书确定。
如果认为元件“A”耦合于元件“B”或与元件“B”耦合,则元件A可直接耦合于元件B或通过例如元件C而间接耦合。当说明书或权利要求书规定部件、特征、结构、过程或特性A“引起”部件、特征、结构、过程或特性B时,这意指“A”至少是“B”的部分起因但还可存在有助于引起“B”的至少一个其它部件、特征、结构、过程或特性。如果说明书指示部件、特征、结构、过程或特性“可”、“可能”或“可以”被包括,则该特定部件、特征、结构、过程或特性不需要被包括。如果说明书或权利要求指“一个”元件,这不意指仅存在描述的元件中的一个。
实施例是本发明的实现或示例。在说明书中对“实施例”、“一个实施例”、“一些实施例”或“其它实施例”的引用意指结合实施例描述的特定特征、结构或特性包括在至少一些实施例中,而不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种表现不一定都指相同的实施例。应意识到在本发明的示范性实施例的前面的描述中,为了使本公开流水线化并且有助于理解各种发明性方面中的一个或多个的目的,各种特征有时在单个实施例、图或其描述中组合在一起。然而,公开的该方法不解释为反映要求保护的本发明需要比在每个权利要求中专门列举的更多特征这一意向。相反,如下面的权利要求所反映的,发明性方面并非在于单个前面公开的实施例的所有特征。从而,权利要求书由此特别并入该描述,其中每个权利要求立足于它自身作为本发明的独立实施例。
在一些实施例中,装置包括:第一逻辑,用于将视频图像划分成第一数据部分和第二数据部分;显示帧缓冲器,其包括具有第一类型存储器的第一存储器部件和具有第二类型存储器的第二存储器部件,该第一逻辑将第一数据部分写入第一存储器部件并且将第二数据部分写入第二存储器部件;和第二逻辑,用于从第一存储器部件读取第一数据部分和从第二存储器部件读取第二数据部分并且使第一数据部分和第二数据部分组合来生成组合视频图像。
在一些实施例中,装置进一步包括显示面板,第二逻辑向该显示面板提供组合视频图像用于显示。
在一些实施例中,装置的第一类型的存储器对于读和写访问具有对称功率特性并且第二类型的存储器对于读和写访问具有不对称功率特性。在一些实施例中,第一类型的存储器是DRAM,并且第二类型的存储器是相变存储器(PCM)。在一些实施例中,第一数据部分包括比第二数据部分更活跃的数据。在一些实施例中,第一数据部分包括视频,并且第二数据部分包括web页面。
在一些实施例中,装置的第一逻辑基于关于视频图像的软件信息来识别第一数据部分和第二数据部分。在一些实施例中,第二逻辑基于由装置对视频图像的分析来识别第一数据部分和第二数据部分。在一些实施例中,装置的第二逻辑基于与第一逻辑用于划分视频图像的相同基础来使第一数据部分和第二数据部分组合。
在一些实施例中,方法包括:将视频图像划分成第一数据部分和第二数据部分;将该第一数据部分写入具有第一类型存储器的第一显示帧缓冲器;将第二数据部分写入具有第二类型存储器的第二显示帧缓冲器;读取第一数据部分和第二数据部分;以及使第一数据部分和第二数据部分组合来生成组合视频图像。
在一些实施例中,将第一数据部分写入第一显示帧缓冲器包括写入对于读和写访问具有对称功率特性的存储器。在一些实施例中,将第二数据部分写入第二显示帧缓冲器包括写入对于读和写访问具有不对称功率特性的存储器。
在一些实施例中,将视频图像划分成第一数据部分和第二数据部分包括确定视频图像的高活动区域和视频图像的低活动区域。
在一些实施例中,方法进一步包括在显示面板上显示组合视频图像。
在一些实施例中,系统包括用于处理对于系统的视频数据的应用处理器和用于显示视频数据的显示子系统。在一些实施例中,该显示子系统包括:第一逻辑,用于将视频图像划分成第一数据部分和第二数据部分;显示帧缓冲器,其包括第一类型的存储器和第二类型的存储器,该第一逻辑将第一数据部分写入第一类型的存储器并且将第二数据部分写入第二类型的存储器;第二逻辑,用于从第一类型的存储器读取第一数据部分和从第二类型的存储器读取第二数据部分,并且使第一数据部分和第二数据部分组合来生成组合视频图像;和显示面板,第二逻辑向该显示面板提供组合视频图像用于显示。
在一些实施例中,第一类型的存储器对于读和写数据具有对称功率特性并且第二类型的存储器对于读和写数据具有不对称功率特性。在一些实施例中,其中系统的第一类型的存储器是DRAM并且第二类型的存储器是PCM。在一些实施例中,第一数据部分包括动态数据并且第二数据部分包括静态数据。
在一些实施例中,计算机可读存储介质具有存储在其上的数据,其代表指令序列,这些指令在由处理器执行时促使该处理器执行操作,这些操作包括:将视频图像划分成第一数据部分和第二数据部分;将该第一数据部分写入具有第一类型存储器的第一显示帧缓冲器;将第二数据部分写入具有第二类型存储器的第二显示帧缓冲器;从第一帧缓冲器读取第一数据部分并且从第二帧缓冲器读取第二数据部分;以及使第一数据部分和第二数据部分组合来生成组合视频图像。
在一些实施例中,第一类型的存储器对于读和写数据具有第一功率特性并且第二类型的存储器对于读和写数据具有第二功率特性。在一些实施例中,第一类型的存储器对于读和写数据具有对称功率特性并且第二类型的存储器对于读和写数据具有不对称功率特性。在一些实施例中,第一类型的存储器是DRAM并且第二类型的存储器是PCM。

Claims (25)

1.一种装置,其包括:
第一逻辑设备,用于将视频图像划分成第一数据部分和第二数据部分,其中所述第一数据部分包括比所述第二数据部分更活跃的数据;
显示帧缓冲器,其包括具有第一类型存储器的第一存储器部件和具有第二类型存储器的第二存储器部件,所述第一逻辑设备将所述第一数据部分写入所述第一存储器部件并且将所述第二数据部分写入所述第二存储器部件,其中所述第一类型的存储器对于读和写访问具有对称功率特性并且所述第二类型的存储器对于读和写访问具有不对称功率特性;以及
第二逻辑设备,用于从所述第一存储器部件读取所述第一数据部分和从所述第二存储器部件读取所述第二数据部分,并且使所述第一数据部分和所述第二数据部分组合来生成组合视频图像。
2.如权利要求1所述的装置,其进一步包括显示面板,所述第二逻辑设备向所述显示面板提供组合视频图像用于显示。
3.如权利要求1所述的装置,其中所述第一类型的存储器是动态随机存取存储器DRAM。
4.如权利要求1所述的装置,其中所述第二类型的存储器是相变存储器PCM。
5.如权利要求1所述的装置,其中所述第一数据部分包括视频。
6.如权利要求1所述的装置,其中所述第二数据部分包括web页面。
7.如权利要求1所述的装置,其中所述第一逻辑设备基于关于所述视频图像的软件信息来识别所述第一数据部分和所述第二数据部分。
8.如权利要求1所述的装置,其中所述第一逻辑设备基于由所述装置对所述视频图像的分析来识别所述第一数据部分和所述第二数据部分。
9.如权利要求1所述的装置,其中所述第二逻辑设备基于与所述第一逻辑设备用于划分所述视频图像的相同基础来使所述第一数据部分和所述第二数据部分组合。
10.一种方法,其包括:
将视频图像划分成第一数据部分和第二数据部分,其中所述第一数据部分包括比所述第二数据部分更活跃的数据;
将所述第一数据部分写入具有第一类型存储器的第一显示帧缓冲器;
将所述第二数据部分写入具有第二类型存储器的第二显示帧缓冲器;
读取所述第一数据部分和所述第二数据部分;以及
使所述第一数据部分和所述第二数据部分组合来生成组合视频图像,
其中将所述第一数据部分写入第一显示帧缓冲器包括写入对于读和写访问具有对称功率特性的存储器,并且其中将所述第二数据部分写入第二显示帧缓冲器包括写入对于读和写访问具有不对称功率特性的存储器。
11.如权利要求10所述的方法,其中将所述视频图像划分成所述第一数据部分和所述第二数据部分包括确定所述视频图像的高活动区域和所述视频图像的低活动区域。
12.如权利要求10所述的方法,其进一步包括在显示面板上显示所述组合视频图像。
13.一种系统,其包括:
处理器,用于处理对于所述系统的视频数据;以及
显示子系统,用于显示所述视频数据,所述显示子系统包括:
第一逻辑设备,用于将视频图像划分成第一数据部分和第二数据部分,其中所述第一数据部分包括比所述第二数据部分更活跃的数据;
显示帧缓冲器,其包括第一类型的存储器和第二类型的存储器,所述第一逻辑设备将所述第一数据部分写入所述第一类型的存储器并且将所述第二数据部分写入所述第二类型的存储器,其中所述第一类型的存储器对于读和写数据具有对称功率特性并且所述第二类型的存储器对于读和写数据具有不对称功率特性;
第二逻辑设备,用于从所述第一类型的存储器读取所述第一数据部分和从所述第二类型的存储器读取所述第二数据部分,并且使所述第一数据部分和所述第二数据部分组合来生成组合视频图像;和
显示面板,所述第二逻辑设备向所述显示面板提供所述组合视频图像用于显示。
14.如权利要求13所述的系统,其中所述第一类型的存储器是动态随机存取存储器DRAM。
15.如权利要求13所述的系统,其中所述第二类型的存储器是相变存储器PCM。
16.如权利要求13所述的系统,其中所述第一数据部分包括动态数据并且所述第二数据部分包括静态数据。
17.一种计算机可读存储介质,其具有存储在其上的数据,所述数据代表指令序列,所述指令在由处理器执行时促使所述处理器执行操作,其包括:
将视频图像划分成第一数据部分和第二数据部分,其中所述第一数据部分包括比所述第二数据部分更活跃的数据;
将所述第一数据部分写入具有第一类型存储器的第一显示帧缓冲器;
将所述第二数据部分写入具有第二类型存储器的第二显示帧缓冲器;其中所述第一类型的存储器对于读和写数据具有对称功率特性并且所述第二类型的存储器对于读和写数据具有不对称功率特性;
从所述第一显示帧缓冲器读取所述第一数据部分并且从所述第二显示帧缓冲器读取所述第二数据部分;以及
使所述第一数据部分和所述第二数据部分组合来生成组合视频图像。
18.如权利要求17所述的介质,其中所述第一类型的存储器对于读和写数据具有第一功率特性并且所述第二类型的存储器对于读和写数据具有第二功率特性。
19.如权利要求17所述的介质,其中所述第一类型的存储器是动态随机存取存储器DRAM。
20.如权利要求17所述的介质,其中所述第二类型的存储器是相变存储器PCM。
21.如权利要求17所述的介质,其中将所述视频图像划分成所述第一数据部分和所述第二数据部分包括确定所述视频图像的高活动区域和所述视频图像的低活动区域。
22.如权利要求17所述的介质,其进一步包括由处理器执行时促使所述处理器执行以下操作的指令:在显示面板上显示所述组合视频图像。
23.一种装置,其包括:
用于将视频图像划分成第一数据部分和第二数据部分的部件,其中所述第一数据部分包括比所述第二数据部分更活跃的数据;
用于将所述第一数据部分写入具有第一类型存储器的第一显示帧缓冲器的部件;
用于将所述第二数据部分写入具有第二类型存储器的第二显示帧缓冲器的部件;
用于读取所述第一数据部分和所述第二数据部分的部件;以及
用一个使所述第一数据部分和所述第二数据部分组合来生成组合视频图像的部件,
其中将所述第一数据部分写入第一显示帧缓冲器包括写入对于读和写访问具有对称功率特性的存储器,并且其中将所述第二数据部分写入第二显示帧缓冲器包括写入对于读和写访问具有不对称功率特性的存储器。
24.如权利要求23所述的装置,其中将所述视频图像划分成所述第一数据部分和所述第二数据部分包括确定所述视频图像的高活动区域和所述视频图像的低活动区域。
25.如权利要求23所述的装置,其进一步包括用于在显示面板上显示所述组合视频图像的部件。
CN201380052788.4A 2012-11-09 2013-06-24 对于显示子系统的混合显示帧缓冲器 Active CN104704530B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/673961 2012-11-09
US13/673,961 US9030482B2 (en) 2012-11-09 2012-11-09 Hybrid display frame buffer for display subsystem
PCT/US2013/047433 WO2014074175A1 (en) 2012-11-09 2013-06-24 Hybrid display frame buffer for display subsystem

Publications (2)

Publication Number Publication Date
CN104704530A CN104704530A (zh) 2015-06-10
CN104704530B true CN104704530B (zh) 2018-11-16

Family

ID=50681268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380052788.4A Active CN104704530B (zh) 2012-11-09 2013-06-24 对于显示子系统的混合显示帧缓冲器

Country Status (4)

Country Link
US (1) US9030482B2 (zh)
CN (1) CN104704530B (zh)
TW (1) TWI512676B (zh)
WO (1) WO2014074175A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754682B2 (en) * 2013-11-19 2017-09-05 Western Digital Technologies, Inc. Implementing enhanced performance with read before write to phase change memory
US9471227B2 (en) * 2014-07-15 2016-10-18 Western Digital Technologies, Inc. Implementing enhanced performance with read before write to phase change memory to avoid write cancellations
US9749636B2 (en) * 2014-10-24 2017-08-29 Intel Corporation Dynamic on screen display using a compressed video stream
CN104484142B (zh) * 2014-12-01 2018-04-20 广东威创视讯科技股份有限公司 拼接墙的web页面显示方法和系统
US9354812B1 (en) * 2015-02-12 2016-05-31 Qualcomm Incorporated Dynamic memory utilization in a system on a chip
CN106293171A (zh) * 2015-05-19 2017-01-04 晶门科技(深圳)有限公司 驱动内嵌式触摸显示面板的装置和方法
US10575424B2 (en) 2016-03-24 2020-02-25 Western Digital Technologies, Inc. Hermetic sealed electrical connector with high-speed transmission for hard disk drive
CN107333119A (zh) 2017-06-09 2017-11-07 歌尔股份有限公司 一种显示数据的处理方法和设备
EP3743802B1 (en) * 2018-05-07 2024-01-24 Huawei Technologies Co., Ltd. A method and an apparatus for display contents generation
EP3809677A4 (en) * 2018-10-30 2021-06-30 SZ DJI Technology Co., Ltd. METHOD AND DEVICE FOR DATA PROCESSING AND FLUSH MACHINE GLASS
CN110737321B (zh) * 2019-09-03 2024-04-02 珠海亿智电子科技有限公司 一种低功耗显示背景图像的图像显示装置及其方法
US11438672B2 (en) * 2019-10-14 2022-09-06 Palantir Technologies Inc. Systems and methods for generating, analyzing, and storing data snippets
CN113760106B (zh) 2020-06-01 2024-02-13 华硕电脑股份有限公司 无线输入装置
US11528232B1 (en) * 2021-08-27 2022-12-13 Hong Kong Applied Science and Technology Research Institute Company Limited Apparatus and method for handling real-time tasks with diverse size based on message queue

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1477492A (zh) * 2001-11-30 2004-02-25 株式会社半导体能源研究所 显示设备及使用该设备的显示系统
US6967666B1 (en) * 2000-01-12 2005-11-22 Hitachi, Ltd. Composite picture generating method
US6977664B1 (en) * 1999-09-24 2005-12-20 Nippon Telegraph And Telephone Corporation Method for separating background sprite and foreground object and method for extracting segmentation mask and the apparatus
US7911665B1 (en) * 2008-05-15 2011-03-22 Adobe Systems Incorporated Preserving pure primary colors in color transforms

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185666A (en) 1991-08-05 1993-02-09 Sony Corporation Of America Digitized film image processing system with bordered split screen display
US5848201A (en) 1993-06-30 1998-12-08 Sega Enterprises Image processing system and its method and electronic system having an image processing system
KR101321955B1 (ko) 2004-12-15 2013-10-25 톰슨 라이센싱 비디오 이미지 신호를 처리하기 위한 방법 및 장치
TWI273703B (en) * 2005-08-19 2007-02-11 Ind Tech Res Inst A manufacture method and structure for improving the characteristics of phase change memory
US7818489B2 (en) * 2006-11-04 2010-10-19 Virident Systems Inc. Integrating data from symmetric and asymmetric memory
KR101058040B1 (ko) * 2006-12-21 2011-08-19 삼성전자주식회사 컨텐츠 출력 방법 및 그 장치
TWI343207B (en) * 2007-09-07 2011-06-01 Lite On Technology Corp Device and method for obtain a clear image
US7971081B2 (en) 2007-12-28 2011-06-28 Intel Corporation System and method for fast platform hibernate and resume
KR20110018523A (ko) 2009-08-18 2011-02-24 엘지전자 주식회사 영상표시기기에서 영상의 보상 장치 및 방법
US8589665B2 (en) * 2010-05-27 2013-11-19 International Business Machines Corporation Instruction set architecture extensions for performing power versus performance tradeoffs
US8675085B2 (en) 2010-07-14 2014-03-18 James Randall Beckers Camera that combines images of different scene depths
US20120311262A1 (en) * 2011-06-01 2012-12-06 International Business Machines Corporation Memory cell presetting for improved memory performance
US8650089B2 (en) * 2011-06-01 2014-02-11 Gina Laster-Fields Systems and methods for providing dynamic content into a static electronic document
US8984316B2 (en) 2011-12-29 2015-03-17 Intel Corporation Fast platform hibernation and resumption of computing systems providing secure storage of context data

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977664B1 (en) * 1999-09-24 2005-12-20 Nippon Telegraph And Telephone Corporation Method for separating background sprite and foreground object and method for extracting segmentation mask and the apparatus
US6967666B1 (en) * 2000-01-12 2005-11-22 Hitachi, Ltd. Composite picture generating method
CN1477492A (zh) * 2001-11-30 2004-02-25 株式会社半导体能源研究所 显示设备及使用该设备的显示系统
US7911665B1 (en) * 2008-05-15 2011-03-22 Adobe Systems Incorporated Preserving pure primary colors in color transforms

Also Published As

Publication number Publication date
TWI512676B (zh) 2015-12-11
US9030482B2 (en) 2015-05-12
WO2014074175A1 (en) 2014-05-15
TW201432612A (zh) 2014-08-16
US20140132616A1 (en) 2014-05-15
CN104704530A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN104704530B (zh) 对于显示子系统的混合显示帧缓冲器
CN105190525B (zh) 管理在节电模式中对混合式驱动器的访问
US8230124B2 (en) Methods and systems to dynamically manage performance states in a data processing system
CN106104485A (zh) 针对多进程应用的动态资源管理
JP5079589B2 (ja) 表示制御装置及び表示制御方法
CN105706168B (zh) 用于经由数据掩蔽来降低存储器i/o功率的系统、方法和计算机可读介质
US10909040B2 (en) Adaptive calibration of nonvolatile memory channel based on platform power management state
CN108475235A (zh) 利用dram程序高速缓存的非易失性随机存取系统存储器
CN104115210B (zh) 显示控制器的电力管理
TW201035746A (en) Hybrid graphics display power management
CN102981990A (zh) 采用Android平台终端设备的数据传输方法及装置
US8838470B2 (en) Display management
US20110173476A1 (en) Using non-lossless compression to save power
CN110998524B (zh) 处理配置文件的方法、处理单元、触摸芯片、装置及介质
CN103513984A (zh) 通过应用程序访问图形处理单元存储器的技术
CN102520879B (zh) 基于优先级的文件信息存储方法、装置及系统
CN202948442U (zh) 用于新媒体传播的外部设备
CN103034645B (zh) 文件呈现方法、设备及便携终端
RU72570U1 (ru) Рекламно-информационная система
KR20230096843A (ko) 메모리 대역폭 병목현상을 감소시키고 전력 관리를 용이하게 하는 soc 아키텍처
CN115687196A (zh) 用于对多通道存储器进行控制的方法和装置
KR101371324B1 (ko) 하이브리드방식의 디스크 용량 확장 방법
CN118226977A (zh) 触控显示方法、装置、设备、系统和可读存储介质
CN118113136A (zh) 一种芯片系统及动画显示方法
WO2015098402A1 (ja) 無線通信システム、ビーコン装置、および、そのデータ処理方法ならびにデータ書込み方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant