CN104699649A - 一种多分支串行总线接口及数据交换方法 - Google Patents

一种多分支串行总线接口及数据交换方法 Download PDF

Info

Publication number
CN104699649A
CN104699649A CN201510114963.9A CN201510114963A CN104699649A CN 104699649 A CN104699649 A CN 104699649A CN 201510114963 A CN201510114963 A CN 201510114963A CN 104699649 A CN104699649 A CN 104699649A
Authority
CN
China
Prior art keywords
data
serial
line interface
serial line
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510114963.9A
Other languages
English (en)
Other versions
CN104699649B (zh
Inventor
张逸群
陈一平
刘冰
韩君飞
丁昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Co Ltd Of Zhong Meike Work Group
CHINA COAL TECHNOLOGY & ENGINEERING GROUP SHANGHAI RESEARCH INSTITUTE
China Coal Technology and Engineering Group Shanghai Co Ltd
Original Assignee
Shanghai Co Ltd Of Zhong Meike Work Group
CHINA COAL TECHNOLOGY & ENGINEERING GROUP SHANGHAI RESEARCH INSTITUTE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Co Ltd Of Zhong Meike Work Group, CHINA COAL TECHNOLOGY & ENGINEERING GROUP SHANGHAI RESEARCH INSTITUTE filed Critical Shanghai Co Ltd Of Zhong Meike Work Group
Priority to CN201510114963.9A priority Critical patent/CN104699649B/zh
Publication of CN104699649A publication Critical patent/CN104699649A/zh
Application granted granted Critical
Publication of CN104699649B publication Critical patent/CN104699649B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种多分支串行总线接口及数据交换方法，本发明由CPU、RAM存储器、FLASH存储器、串口管理单元和多个串行接口组成，通过对任意一个串行接口配置不同的通信参数，配置数据交换规则，对每一帧串口数据进行协议转换和数据融合，使用RAM进行数据中转和交换，让多个串口组成一个或多个通信和数据交换通道。通过该串行总线接口可以实现多个串口在不同速率下的通信，可以实现多个串口的并行输入和高速串行输出，可以实现多个串口接入一个设备后分网段运行，可以实现串口数据的交换，可以实现串口数据的转换和融合。

Description

一种多分支串行总线接口及数据交换方法
技术领域
本发明属于通信技术领域，是一种串行通信设备和数据交换技术。
背景技术
目前串行总线接口往往是一对一的，即一个数据来源串行接口对应一个数据目的串行接口，且两个串行接口的通信参数必须完全一致才能实现相互之间的数据交换。对于一些通信参数已经固定的设备，则使整个系统受到限制。
另外一个问题就是在较低的通信速率下，串行总线上如果接有多个设备，这整条总线全部数据传输一次的总时间，将是非常长的，使得整体效率较低，且无法改变。
发明内容
针对现有串行总线接口所存在的问题，本发明的主要目的在于提供一种多分支串行总线接口，通过该串行总线接口可以实现多个串口在不同速率下的通信，可以实现多个串口的并行输入和高速串行输出，可以实现多个串口接入一个设备后分网段运行，可以实现串口数据的交换，可以实现串口数据的转换和融合。
作为本发明的另一目的，本发明在上述多分支串行总线接口方案的基础上，提供一种多分支串行总线接口的数据交换方法。
为了达到上述目的，本发明采用如下的技术方案：
针对目的1：一种多分支串行总线接口，该串行总线接口包括：
若干个串行接口(105)；
至少一个串行接口管理单元(104)，所述串行接口管理单元(104)管理多个独立串行接口；
RAM(102)，所述RAM(102)用于进行数据中转和交换；
FLASH(103)，所述FLASH(103)内存储有配置文件；
CPU(101)，所述CPU(101)分别控制连接FLASH(103)、RAM(102)以及串行接口管理单元(104)，其调用FLASH(103)内的配置文件对任意一个串行接口配置不同的串行通信参数，配置数据交换规则，对每一帧串口数据进行协议转换和数据融合，并使用RAM进行数据中转和交换，让多个串行接口组成一个或多个通信和数据交换通道。
在该串行总线接口的优选方案中，所述RAM(102)内对应于每个串行接口(105)分别设有一个单独的存储区域(201)。
进一步的，所述存储区域(201)由一个锁存寄存器(202)和一个先入先出堆栈(203)组成。
进一步的，所述配置文件为由配置规则组合形成的一个规则表，存储在FLASH(103)中供CPU(101)使用。
进一步的，所述CPU(101)使用FLASH(103)中的配置文件时，除非更新配置，否则一直按最后一次配置成功的通信参数运行。
针对目的2：一种多分支串行总线接口的数据交换方法，所述数据交换方法通过对多个串行接口(105)分别配置不同的串行通信参数，实现多个串行接口(105)按照不同参数分别运行。
在该数据交换的优选方案中，在对多个串行接口(105)进行配置时，CPU(101)从FLASH(103)中的调用相应的配置文件对每个串行接口(105)进行配置，可以将N个串行接口(105)进行分组，各组进行不同的数据交换；可以组成若干个1对1或1对多或多对1的数据交换组；可以对某个串行接口(105)的数据进行协议转换，或可以对若干个串行接口(105)的数据进行数据融合。
进一步的，在进行数据交换时，数据从一个作为数据来源的串行接口(105)流向一个或多个作为数据目标的串行接口(105)，在该过程中，CPU可以对数据进行协议转换或数据融合；每个串行接口(105)在数据交换中，既可以做数据来源，也可以作为数据目标。
进一步的，所述数据交换过程中，接收数据时，由CPU(101)读取作为数据来源的串行接口(105)上接收到的数据，按规则表中确定的协议进行编码，组成一个存储数据包，存储到RAM(102)中该数据来源串行接口(105)对应的存储区域(201)中的先入先出堆栈(203)中。
进一步的，所述数据交换过程中，每一次数据交换发生时，CPU(101)按照FLASH(103)中存储的配置文件确定的规则进行工作，CPU(101)根据规则判定是否从堆栈(203)中取数据放入锁存寄存器(202)中，CPU(101)根据规则将数据从锁存寄存器(202)中取出，并向作为数据目标的串行接口(105)发出。
本发明提供的方案能够实现串口数据的交换、串行网络的组网或分组运行、协议转换和数据融合，可以有效提高串行通信的效率，减少对老系统改造的成本。
附图说明
以下结合附图和具体实施方式来进一步说明本发明。
图1为多分支串行总线接口组成示意图。
图2为串行接口(105)与RAM(102)中对应一个的单独存储区域(201)及其中的锁存寄存器(202)和堆栈(203)的组成和对应关系。
图3为一个8个接口的多分支串行总线接口和串行接口分组运行的示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
参见图1，其所示为本方案提供的多分支串行总线接口的组成示意图。由图可知，该串行总线接口主要包括CPU(101)、RAM(102)、FLASH(103)、至少一个用于管理多个独立串行接口的串口接口管理单元(104)和多个串行接口(105)。
整个串行总线接口中的多个串行接口(105)分别独立运行，这些独立的多个串行接口(105)由至少一个串口接口管理单元(104)进行管理，每个串口接口管理单元(104)分别连接并管理多个串行接口(105)。
其中，FLASH(103)用于存储相应的配置文件，该配置文件用于对每个串行接口(105)分别配置不同的串行通信参数，如通信速率，校验方式，接口形式等，实现多个串行接口(105)按照不同参数分别运行。
该配置文件具体可以为由配置规则组合形成一个规则表，并存储在FLASH(103)中供CPU(101)调用，外部通过改变规则表来改变接口的参数、组网方式等功能；系统上电时，CPU(101)调用FLASH(103)中的规则表对各个串行接口(105)进行配置，并确定数据流向、组网方式、协议转换等规则，而后系统即开始运行，其中除非更新配置，否则一直按最后一次配置成功的通信参数运行。
串行总线接口中的RAM(102)用于各串行接口(105)的数据中转和交换。
参见图2，在具体实现上述功能时，本方案在RAM(102)中，划分出一定区域，组成锁存寄存器(202)和先入先出堆栈(203)，提供给各个串行接口(105)作为数据中转的存储空间。具体而言，每个串行接口(105)在RAM(102)中对应一个单独的存储区域(201)，此存储区域(201)由一个锁存寄存器(202)和一个先入先出堆栈(203)组成。此锁存寄存器(202)和先入先出堆栈(203)可以由硬件实现，也可以由软件实现。
串行总线接口中的CPU(101)为串行总线接口的控制中心，其分别控制连接RAM(102)、FLASH(103)以及串口接口管理单元(104)，该CPU(101)从FLASH(103)调取相应的配置文件，并通过串口接口管理单元(104)对任意一个串行接口配置不同的通信参数，配置数据交换规则，对每一帧串口数据进行协议转换和数据融合，同时使用RAM(102)进行数据中转和交换，让多个串口组成一个或多个通信和数据交换通道。
根据上述方案构成的串行总线接口在进行串行数据交换时，通过对多个串行接口(105)分别配置不同的串行通信参数，如通信速率，校验方式，接口形式等，实现多个串行接口(105)按照不同参数分别运行。具体的数据交换过程如下：
系统上电时，CPU(101)调用FLASH(103)中的规则表对各个串行接口(105)进行配置，并确定数据流向、组网方式、协议转换等规则，而后系统即开始运行。CPU在进行配置时，除非更新配置，否则一直按最后一次配置成功的通信参数运行。
由于各个串行接口(105)是相互独立的，故CPU(101)就可以根据规则表对应的配置规则进行数据的通信和交换，特别地，CPU(101)可以将N个串行接口(105)进行分组，各组进行不同的数据交换；可以组成若干个1对1或1对多或多对1的数据交换组；可以对某个串行接口(105)的数据进行协议转换，或可以对若干个串行接口(105)的数据进行数据融合。
在完成对相应的串行接口(105)配置后，则进行数据的交换，对于每次数据交换，待交换的数据从一个作为数据来源的串行接口(105)流向一个或多个作为数据目标的串行接口(105)。在这个过程中，CPU可以对数据进行协议转换或数据融合。每个串行接口(105)在每次数据交换中，既可以做数据来源，也可以作为数据目标。
具体的，在每一次数据交换中，进行数据接收时，CPU(101)读取作为数据来源的串行接口(105)上接收到的数据，按规则表中确定的协议进行编码，组成一个存储数据包，存储到RAM(102)中该数据来源串行接口(105)对应的存储区域(201)中的先入先出堆栈(203)中。
在每一次数据交换中，进行数据交换时，CPU(101)按照FLASH(103)中存储的规则表确定的规则进行工作，CPU(101)根据规则判定是否从堆栈(203)中取数据放入锁存寄存器(202)中，CPU(101)根据规则将数据从锁存寄存器(202)中取出，发至作为数据目标的串行接口(105)。
针对上述的方案，以下通过一具体实例来进一步的说明：
参见图1，本实例中，构成多分支串行总线接口的CPU(101)、RAM(102)、FLASH(103)和串行接口管理单元(104)可以由不同的芯片组合而成，也可以在一块FPGA芯片上实现。通常，CPU(101)可以使用功能强大、速度快的ARM处理器、RAM可以使用CPU(101)自带的RAM也可以使用外接的RAM芯片，串行接口管理单元(104)可以使用TL16C554芯片。TL16C554芯片可以与串行接口(105)一起构成4路独立的串行数据通道。当需要多个串行数据通道时，可以通过增加芯片数量的方式方便地进行扩展。
参见图2，在RAM(102)中有与每个串行接口(105)对应的、相互之间独立的存储区域(201)，每个存储区域(201)包括一个锁存寄存器(202)和一个先入先出堆栈(203)，通过串行接口(105)接收到的数据由CPU(101)处理后，存入先入先出堆栈(203)中。如需发送数据，则由CPU根据规则判定是否从堆栈(203)中取数据放入锁存寄存器(202)中，CPU根据规则将数据从锁存寄存器(202)中取出，发至目标串行接口(105)发出。
参见图3，其所示为据此形成的一个8个接口的多分支串行总线接口和串行接口分组运行的示意图。在此图中，串行接口1、串行接口2、串行接口3和串行接口5被组合为第一组；串行接口4和串行接口8被组合为第二组；串行接口6和串行接口7被组合为第三组。具体的分配原理由上所述，此处不加以赘述。
如果需要，可以将各组中各串口配置为不同的通信参数，由CPU控制其运行，可以在第一组中进行1对1或1对多或多对1的不同通信速率下串行通信，可以实现数据交换和数据融合；可以在第二组和第三组中，分别进行不同通信速率下串行通信，还可以实现信号中继、隔离等功能。
特别地，如果第一组中串行接口1，串行接口2，串行接口3的通信速率较低，假如为9600bps，而串行接口5可以工作在较高的通信速率上，如19.2kbps；同时，通过串行接口5发送来的数据，可以同时发往串行接口1，串行接口2，串行接口3。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种多分支串行总线接口，其特征在于，所述串行总线接口包括：
若干个串行接口(105)；
至少一个串行接口管理单元(104)，所述串行接口管理单元(104)管理多个独立串行接口；
RAM(102)，所述RAM(102)用于进行数据中转和交换；
FLASH(103)，所述FLASH(103)内存储有配置文件；
CPU(101)，所述CPU(101)分别控制连接FLASH(103)、RAM(102)以及串行接口管理单元(104)，其调用FLASH(103)内的配置文件对任意一个串行接口配置不同的串行通信参数，配置数据交换规则，对每一帧串口数据进行协议转换和数据融合，并使用RAM进行数据中转和交换，让多个串行接口组成一个或多个通信和数据交换通道。
2.根据权利要求1所述的一种多分支串行总线接口，其特征在于，所述RAM(102)内对应于每个串行接口(105)分别设有一个单独的存储区域(201)。
3.根据权利要求1或2所述的一种多分支串行总线接口，其特征在于，所述存储区域(201)由一个锁存寄存器(202)和一个先入先出堆栈(203)组成。
4.根据权利要求1所述的一种多分支串行总线接口，其特征在于，所述配置文件为由配置规则组合形成的一个规则表，存储在FLASH(103)中供CPU(101)使用。
5.根据权利要求1或4所述的一种多分支串行总线接口，其特征在于，所述CPU(101)使用FLASH(103)中的配置文件时，除非更新配置，否则一直按最后一次配置成功的通信参数运行。
6.一种多分支串行总线接口的数据交换方法，其特征在于，所述数据交换方法通过对多个串行接口(105)分别配置不同的串行通信参数，实现多个串行接口(105)按照不同参数分别运行。
7.根据权利要求6所述的一种多分支串行总线接口的数据交换方法，其特征在于，在对多个串行接口(105)进行配置时，CPU(101)从FLASH(103)中的调用相应的配置文件对每个串行接口(105)进行配置，可以将N个串行接口(105)进行分组，各组进行不同的数据交换；可以组成若干个1对1或1对多或多对1的数据交换组；可以对某个串行接口(105)的数据进行协议转换，或可以对若干个串行接口(105)的数据进行数据融合。
8.根据权利要求6所述的一种多分支串行总线接口的数据交换方法，其特征在于，在进行数据交换时，数据从一个作为数据来源的串行接口(105)流向一个或多个作为数据目标的串行接口(105)，在该过程中，CPU可以对数据进行协议转换或数据融合；每个串行接口(105)在数据交换中，既可以做数据来源，也可以作为数据目标。
9.根据权利要求8所述的一种多分支串行总线接口的数据交换方法，其特征在于，所述数据交换过程中，接收数据时，由CPU(101)读取作为数据来源的串行接口(105)上接收到的数据，按规则表中确定的协议进行编码，组成一个存储数据包，存储到RAM(102)中该数据来源串行接口(105)对应的存储区域(201)中的先入先出堆栈(203)中。
10.根据权利要求8所述的一种多分支串行总线接口的数据交换方法，其特征在于，所述数据交换过程中，每一次数据交换发生时，CPU(101)按照FLASH(103)中存储的配置文件确定的规则进行工作，CPU(101)根据规则判定是否从堆栈(203)中取数据放入锁存寄存器(202)中，CPU(101)根据规则将数据从锁存寄存器(202)中取出，并向作为数据目标的串行接口(105)发出。
CN201510114963.9A 2015-03-16 2015-03-16 一种多分支串行总线接口及数据交换方法 Expired - Fee Related CN104699649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510114963.9A CN104699649B (zh) 2015-03-16 2015-03-16 一种多分支串行总线接口及数据交换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510114963.9A CN104699649B (zh) 2015-03-16 2015-03-16 一种多分支串行总线接口及数据交换方法

Publications (2)

Publication Number Publication Date
CN104699649A true CN104699649A (zh) 2015-06-10
CN104699649B CN104699649B (zh) 2018-10-30

Family

ID=53346791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510114963.9A Expired - Fee Related CN104699649B (zh) 2015-03-16 2015-03-16 一种多分支串行总线接口及数据交换方法

Country Status (1)

Country Link
CN (1) CN104699649B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106406459A (zh) * 2016-08-31 2017-02-15 安徽康海时代科技股份有限公司 四串口服务器
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电系统中提高通信与处理速度的装置和方法
CN110221554A (zh) * 2019-05-23 2019-09-10 南京双路智能科技有限公司 一种基于fpga的并串多路应用系统
CN112383384A (zh) * 2021-01-13 2021-02-19 成都铭科思微电子技术有限责任公司 一种基于片上串行数据通信的大尺寸芯片及其通信方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777137A (zh) * 2005-12-02 2006-05-24 浙江中控技术有限公司 一种基于以太网和串行通信技术的数据转发装置及系统
EP1983394A2 (de) * 2007-04-20 2008-10-22 Phoenix Contact GmbH & Co. KG Abgleichen von Daten eines Steuer- und/oder Datenübertragungssystems und eines dieses repräsentierenden Systemmodells
CN101465839A (zh) * 2008-10-24 2009-06-24 北京蛙视通信技术有限责任公司 一种串口数据的传输控制方法和装置
CN201374722Y (zh) * 2009-01-06 2009-12-30 无锡威泰迅电力科技有限公司 多串口双以太网联网服务器
CN101621440A (zh) * 2009-05-22 2010-01-06 浙江天正电气股份有限公司 远程多路串口通讯映射系统
CN102707696A (zh) * 2012-06-11 2012-10-03 中国舰船研究设计中心 一种多串口数据传输方法及传输中心系统
CN102819513A (zh) * 2012-06-29 2012-12-12 安科智慧城市技术（中国）有限公司 基于串口通信的交互方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1777137A (zh) * 2005-12-02 2006-05-24 浙江中控技术有限公司 一种基于以太网和串行通信技术的数据转发装置及系统
EP1983394A2 (de) * 2007-04-20 2008-10-22 Phoenix Contact GmbH & Co. KG Abgleichen von Daten eines Steuer- und/oder Datenübertragungssystems und eines dieses repräsentierenden Systemmodells
CN101465839A (zh) * 2008-10-24 2009-06-24 北京蛙视通信技术有限责任公司 一种串口数据的传输控制方法和装置
CN201374722Y (zh) * 2009-01-06 2009-12-30 无锡威泰迅电力科技有限公司 多串口双以太网联网服务器
CN101621440A (zh) * 2009-05-22 2010-01-06 浙江天正电气股份有限公司 远程多路串口通讯映射系统
CN102707696A (zh) * 2012-06-11 2012-10-03 中国舰船研究设计中心 一种多串口数据传输方法及传输中心系统
CN102819513A (zh) * 2012-06-29 2012-12-12 安科智慧城市技术（中国）有限公司 基于串口通信的交互方法及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106406459A (zh) * 2016-08-31 2017-02-15 安徽康海时代科技股份有限公司 四串口服务器
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电系统中提高通信与处理速度的装置和方法
CN110221554A (zh) * 2019-05-23 2019-09-10 南京双路智能科技有限公司 一种基于fpga的并串多路应用系统
CN112383384A (zh) * 2021-01-13 2021-02-19 成都铭科思微电子技术有限责任公司 一种基于片上串行数据通信的大尺寸芯片及其通信方法

Also Published As

Publication number Publication date
CN104699649B (zh) 2018-10-30

Similar Documents

Publication Publication Date Title
CN104699649A (zh) 一种多分支串行总线接口及数据交换方法
CN101964749A (zh) 一种基于多核构架的报文转发方法及系统
CN102334112A (zh) 用于虚拟机网络的方法和系统
CN103581274B (zh) 一种堆叠系统中报文转发方法和装置
CN105359472B (zh) 一种用于OpenFlow网络的数据处理方法和装置
CN105099917A (zh) 业务报文的转发方法和装置
CN103490961A (zh) 一种网络设备
CN105515992A (zh) Vxlan网络中的流表项处理方法及装置
CN106998347A (zh) 服务器虚拟化网络共享的装置和方法
CN102801744A (zh) 一种通信总线协议及包括该协议的系统
CN106168933B (zh) 一种基于高速串行通信实现虚拟双端口共享内存的方法
CN103728957B (zh) 一种基于实时数据库的hart现场设备管理方法及系统
CN103763204A (zh) 一种流量控制方法及装置
CN101174981A (zh) 一种使用通用公共无线接口获取网络设备地址的方法
CN103995789B (zh) 一种直接内存存取的实现系统及方法
CN109327393A (zh) 网络交换目的端口确定方法、装置及基于该装置的交换机
CN105530157A (zh) Afdx网络交换机多个虚拟链路共享信用的方法
CN109688071A (zh) 一种灵活以太网报文转发方法及装置
CN105656814B (zh) 一种sdn网络转发系统与方法
CN105282036A (zh) 一种路由节点、路由交换方法及系统
CN105681229A (zh) 扩展端口编号的方法及交换机
CN103944738B (zh) 一种支持功能扩展的交换机
CN206021155U (zh) 一种融合架构服务器
CN104580028A (zh) 基于扩展接口的交换芯片报文处理方法及装置
CN103810142B (zh) 可重构系统及其构建方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181030

Termination date: 20190316

CF01 Termination of patent right due to non-payment of annual fee