CN104699620B - 一种加速芯片中断控制器验证的系统及方法 - Google Patents

一种加速芯片中断控制器验证的系统及方法 Download PDF

Info

Publication number
CN104699620B
CN104699620B CN201510150498.4A CN201510150498A CN104699620B CN 104699620 B CN104699620 B CN 104699620B CN 201510150498 A CN201510150498 A CN 201510150498A CN 104699620 B CN104699620 B CN 104699620B
Authority
CN
China
Prior art keywords
interrupt
control unit
event
test
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510150498.4A
Other languages
English (en)
Other versions
CN104699620A (zh
Inventor
戴绍新
李风志
姚香君
杨萌
李文军
石易明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sinochip Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN201510150498.4A priority Critical patent/CN104699620B/zh
Publication of CN104699620A publication Critical patent/CN104699620A/zh
Priority to PCT/CN2015/092390 priority patent/WO2016155289A1/zh
Application granted granted Critical
Publication of CN104699620B publication Critical patent/CN104699620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供了一种加速芯片中断控制器验证的系统及方法，该方案包括如下模块：中断触发模块、中断释放模块、模拟中断源模块。该方案在测试中，通过往某个预留寄存器中写入某个特定的数值触发中断测试事件，之后模拟中断源会替代实际中断源强制使实际中断信号触发，从而启动中断控制器工作，快速实现对中断控制器的验证，并且不需要链接实际的中断产生模块就能完成中断控制器的功能验证，减少了硬件仿真资源开销。

Description

一种加速芯片中断控制器验证的系统及方法
技术领域
本发明涉及的是一种片上系统（System on a chip: SOC）芯片验证技术领域，尤其是一种加速芯片中断控制器验证的系统及方法。
背景技术
在现有技术中，公知的技术是现有的为了预防芯片运行中可能出现的异常行为，在芯片中都会加入中断控制器的设计。为了验证中断控制器，首先需要使中断触发。在现有的芯片验证中，芯片某些中断的实际触发事件可能需要很长时间的仿真才能发生，甚至有些中断触发条件可能很苛刻很难发生。比如在一个Nand Flash控制器中设计了ecc校验失败中断，对于一个40位的ecc校验，可能需要对一整页Flash的8KB数据读写n次之后才会有ecc校验失败中断发生。而且在芯片级验证中，为了触发所有的中断，需要跟中断有关联的所有模块都参与仿真才可以，这不仅需要很长的仿真时间，而且需要耗费大量的硬件资源。为了缩短验证时间，本发明提出了一种通过模拟中断触发加速中断控制器验证的方法。
发明内容
本发明的目的就是针对现有技术所存在的不足，而提供一种加速芯片中断控制器验证的系统及方法，该方案在测试中，通过往某个预留寄存器中写入某个特定的数值触发模拟中断源，之后模拟中断源会替代实际中断源强制使实际中断信号触发，从而启动中断控制器工作，快速实现对中断控制器的验证，并且不需要链接实际的中断产生模块就能完成中断控制器的功能验证，减少了硬件仿真资源开销。
本方案是通过如下技术措施来实现的：一种加速芯片中断控制器验证的系统，其特征在于包括如下模块：
中断触发模块，通过软件接口往预留寄存器中写入一个特定的寄存器值，用于触发中断测试事件；
中断释放模块，通过软件接口往预留寄存器中写入一个特定的寄存器值，用于触发中断释放事件；
模拟中断源模块，实时监测中断测试事件和中断释放事件，监测到中断测试事件发生后依次将所有的实际中断信号触发，并且在监测到中断释放事件后将各中断信号释放。
一种加速芯片中断控制器验证的方法，其特征在于包括如下步骤：
1）在软件测试用例中，通过配置中断寄存器将中断使能打开，通过配置预留寄存器触发中断测试事件；
2）各个实际中断源被强制触发，中断控制器将中断请求信号传输到CPU，CPU检测到中断请求信号后启动相应的中断处理程序，进行中断处理和测试；
3) 监测到中断释放事件时，释放中断信号，完成中断测试。
在步骤1）中，配置中断寄存器将中断使能打开，往系统预留的某个寄存器中写入一个特定的寄存器值以触发中断测试事件。
在步骤2）中设置一用于实时监测中断测试事件和中断释放事件的模拟中断源模块。
所述的步骤2）中，模拟中断源监测到中断测试事件发生后，触发各个实际中断源，中断控制器发中断请求信号给CPU，CPU检测到中断信号后启动相应的中断请求信号后启动相应的中断处理程序，进行中断处理和测试。
在步骤3）中，往系统预留的某个寄存器中写入一个特定的寄存器值触发中断释放事件。
所述的步骤3）中，模拟中断源监测到中断释放事件后，将相应的实际中断信号释放，完成中断测试。
本方案的有益效果可根据对上述方案的叙述得知，由于在该方案中通过往某个预留寄存器中写入一个特定的寄存器值触发中断测试事件，中断信号的产生不再依赖于实际的中断源，快速实现了中断信号的触发，大大缩短了仿真时间；有一个模拟中断源模块，可以实时监测中断测试事件和中断释放事件，监测到中断测试事件发生后依次将所有的实际中断信号触发，并且在监测到中断释放事件后将各中断信号释放，不需要链接实际的中断产生模块就能完成中断控制器的功能验证；硬件监测到预留寄存器中有某个特定的寄存器值写入的话就会触发相应的中断释放事件，模拟中断源模块一旦监测到中断释放事件后会将相应的实际中断信号释放，完成中断测试。由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明：
图1为本发明具体实施方式的验证架构图。
图2为本发明具体实施方式的流程图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过一个具体实施方式，并结合其附图，对本方案进行阐述。
本方案的加速芯片中断控制器验证的系统，中断触发模块，通过软件接口往预留寄存器中写入一个特定的寄存器值，用于触发中断测试事件；中断释放模块，通过软件接口往预留寄存器中写入一个特定的寄存器值，用于触发中断释放事件；模拟中断源模块（Virtual Interrupt Source），实时监测中断测试事件和中断释放事件，监测到中断测试事件发生后依次将所有的实际中断信号触发，并且在监测到中断释放事件后将各中断信号释放。
软件启动测试时，先将某个特定的寄存器值写入某预留的特定寄存器以触发中断测试事件；随后，模拟中断源模块（Virtual Interrupt Source）监测到中断测试事件发生后，模拟触发各个中断源(isr_nfc_v/isr_dma_v/isr_sata_v/……)；中断控制器（interrupt controller）监测到有中断信号后会产生中断请求信号（itr_req），并将中断请求信号传输给CPU；CPU检测到中断请求信号后启动相应的中断处理程序，进行中断处理和测试；在中断处理程序中，会将某个特定的寄存器值写入某预留的特定寄存器以触发中断释放事件；模拟中断源模块（Virtual Interrupt Source）监测到中断释放事件后，将相应的实际中断信号释放，完成中断测试。本实施例中，实际上是使用模拟中断源模块（Virtual Interrupt Source）产生的模拟中断信号isr_nfc_v/isr_dma_v/isr_sata_v/……，替代了NFC、DMA、SATA Controller等模块实际的中断信号isr_nfc/isr_dma/isr_sata/……，这样验证时，就不需要连接图中的NFC、DMA、SATA Controller等模块，减少了硬件仿真资源开销。
本发明并不仅限于上述具体实施方式，本领域普通技术人员在本发明的实质范围内做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (4)

1.一种加速芯片中断控制器验证的系统，其特征在于包括如下模块：
中断触发模块，通过软件接口往预留寄存器中写入一个特定的寄存器值，用于触发中断测试事件；
中断释放模块，通过软件接口往预留寄存器中写入一个特定的寄存器值，用于触发中断释放事件；
模拟中断源模块，实时监测中断测试事件和中断释放事件，监测到中断测试事件发生后依次将所有的实际中断信号触发，并且在监测到中断释放事件后将各中断信号释放。
2.一种加速芯片中断控制器验证的方法，其特征在于包括如下步骤：
1）在软件测试用例中，通过配置预留寄存器触发中断测试事件；
2）各个实际中断源被强制触发，中断控制器将中断请求信号传输到CPU，CPU检测到中断请求信号后启动相应的中断处理程序，进行中断处理和测试，设置一用于实时监测中断测试事件和中断释放事件的模拟中断源模块；模拟中断源监测到中断测试事件发生后，触发各个实际中断源；
3) 监测到中断释放事件时，释放中断信号，完成中断测试，模拟中断源监测到释放中断事件后，将相应的实际中断信号释放，完成中断测试。
3.根据权利要求2所述的加速芯片中断控制器验证的方法，其特征是：在步骤1）中，往系统预留的某个寄存器中写入一个特定的寄存器值以触发中断测试事件。
4.根据权利要求2所述的加速芯片中断控制器验证的方法，其特征是：在步骤3）中，往预留寄存器中写入一个特定的寄存器值以触发中断释放事件。
CN201510150498.4A 2015-04-01 2015-04-01 一种加速芯片中断控制器验证的系统及方法 Active CN104699620B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510150498.4A CN104699620B (zh) 2015-04-01 2015-04-01 一种加速芯片中断控制器验证的系统及方法
PCT/CN2015/092390 WO2016155289A1 (zh) 2015-04-01 2015-10-21 一种加速芯片中断控制器验证的系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510150498.4A CN104699620B (zh) 2015-04-01 2015-04-01 一种加速芯片中断控制器验证的系统及方法

Publications (2)

Publication Number Publication Date
CN104699620A CN104699620A (zh) 2015-06-10
CN104699620B true CN104699620B (zh) 2017-08-25

Family

ID=53346773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510150498.4A Active CN104699620B (zh) 2015-04-01 2015-04-01 一种加速芯片中断控制器验证的系统及方法

Country Status (2)

Country Link
CN (1) CN104699620B (zh)
WO (1) WO2016155289A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104699620B (zh) * 2015-04-01 2017-08-25 山东华芯半导体有限公司 一种加速芯片中断控制器验证的系统及方法
CN106959890B (zh) * 2017-03-09 2019-06-14 华东师范大学 基于加权下推系统的中断验证系统
CN108199980A (zh) * 2017-12-29 2018-06-22 天津芯海创科技有限公司 交换芯片的事件监听方法和监听系统
CN108234476A (zh) * 2017-12-29 2018-06-29 天津芯海创科技有限公司 交换芯片的事件监听方法和监听系统
CN117472673B (zh) * 2023-12-27 2024-03-26 睿思芯科(成都)科技有限公司 中断控制器的自动测试方法、系统及相关设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101141658A (zh) * 2007-03-08 2008-03-12 中兴通讯股份有限公司 双口ram中断功能的测试方法
CN102929765A (zh) * 2012-10-15 2013-02-13 西安迅腾科技有限责任公司 计算机内部状态信息实时反馈方法
CN103838899A (zh) * 2012-11-27 2014-06-04 上海华虹集成电路有限责任公司 针对硬核mcu的中断控制器的仿真验证系统及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010244376A (ja) * 2009-04-08 2010-10-28 Fujitsu Ten Ltd ソフトウェア開発装置、及び、ソフトウェア開発装置を用いたデバッグ方法
CN104699620B (zh) * 2015-04-01 2017-08-25 山东华芯半导体有限公司 一种加速芯片中断控制器验证的系统及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101141658A (zh) * 2007-03-08 2008-03-12 中兴通讯股份有限公司 双口ram中断功能的测试方法
CN102929765A (zh) * 2012-10-15 2013-02-13 西安迅腾科技有限责任公司 计算机内部状态信息实时反馈方法
CN103838899A (zh) * 2012-11-27 2014-06-04 上海华虹集成电路有限责任公司 针对硬核mcu的中断控制器的仿真验证系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
应用于32 位嵌入式系统的中断控制IP的裁减设计;徐晨等;《苏州大学学报》;20050731;第21卷(第03期);第35-38页 *

Also Published As

Publication number Publication date
CN104699620A (zh) 2015-06-10
WO2016155289A1 (zh) 2016-10-06

Similar Documents

Publication Publication Date Title
CN104699620B (zh) 一种加速芯片中断控制器验证的系统及方法
EP3352083B1 (en) Debugging method, multi-core processor, and debugging equipment
KR101519845B1 (ko) 안티디버깅 방법
US9600618B2 (en) Implementing system irritator accelerator FPGA unit (AFU) residing behind a coherent attached processors interface (CAPI) unit
CN103838899B (zh) 针对硬核mcu的中断控制器的仿真验证系统及方法
US20220067165A1 (en) Security measurement method and security measurement device for startup of server system, and server
US10078113B1 (en) Methods and circuits for debugging data bus communications
CN106533769B (zh) 一种故障恢复方法及装置
US9222976B1 (en) Methods and circuits for debugging multiple IC packages
CN108231132B (zh) 一种nand闪存验证装置和验证系统
CN115951966A (zh) 验证仿真的基于PCIe的存储装置的电力循环的系统和方法
CN103713977B (zh) 一种微处理器ip核比较验证的实现方法
CN101739336A (zh) 调试系统、调试方法和调试控制方法
CN104636521A (zh) 基于vmm的智能卡芯片安检验证方法及验证环境平台
CN106815153A (zh) 一种安全存储方法、装置和系统
CN206649517U (zh) 服务器可信平台度量控制系统及包括该系统的服务器
US10769038B2 (en) Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data
CN102955727A (zh) 一种802.11n无线网卡中固件仿真模型的处理方法
CN103902423A (zh) 一种调试中央处理器死机的方法和系统
CN112395587B (zh) 计算机系统及强制自行认证方法
Amani et al. Static analysis of device drivers: we can do better!
CN108629185A (zh) 服务器可信平台度量控制系统及其运行方法
CN111106981B (zh) 一种pcie通道的检修方法及装置
CN105718375A (zh) 嵌入式系统的可恢复性度量方法
Kavianipour et al. A high-reliability PCIe communication system for small FPGAs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant