CN104685482A - 组合的电力及输入/输出线 - Google Patents

组合的电力及输入/输出线 Download PDF

Info

Publication number
CN104685482A
CN104685482A CN201480002535.0A CN201480002535A CN104685482A CN 104685482 A CN104685482 A CN 104685482A CN 201480002535 A CN201480002535 A CN 201480002535A CN 104685482 A CN104685482 A CN 104685482A
Authority
CN
China
Prior art keywords
electric power
line
input
combination
path transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480002535.0A
Other languages
English (en)
Other versions
CN104685482B (zh
Inventor
约瑟夫·朱利谢尔
彼得·席克
维维安·德尔波特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=50349876&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104685482(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN104685482A publication Critical patent/CN104685482A/zh
Application granted granted Critical
Publication of CN104685482B publication Critical patent/CN104685482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/266Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/54Systems for transmission via power distribution lines
    • H04B3/542Systems for transmission via power distribution lines the information being in digital form
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/54Systems for transmission via power distribution lines
    • H04B3/548Systems for transmission via power distribution lines the power on the line being DC
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)

Abstract

本发明揭示一种电子装置,其包含:主机系统,所述主机系统包含源;及目标系统,所述目标系统经由组合的电力I/O线可操作地耦合到所述主机系统;其中所述目标系统包含通路晶体管及切换系统,其协作以允许所述源在第一模式中经由所述组合的电力I/O线为所述目标系统上的电力供应电容器充电及在第二模式中在经由所述组合的电力I/O线的通信期间交替地使所述电力供应电容器充电及放电,其中所述交替地充电及放电与所述通信同步。

Description

组合的电力及输入/输出线
技术领域
本发明涉及用于电子装置的电力及通信连接。特定来说,本发明涉及组合的电力及输入/输出线。
背景技术
在移动装置(例如,蜂窝式电话及黑莓手机)的领域中,小形状因子为日益重要的设计考虑。此类装置通常包含具有电力线及输入/输出线的电池组。然而,在一些例子中,电池组的小形状因子使得难以为通信提供足够接脚(pin)。
因此,已知在集成电路或其它装置上提供组合的电力及输入/输出接脚或多个接脚。此类解决方案通常包含二极管及电容器或电阻器及电容器以提取电力及为装置存储电力。
然而,已证明二极管-电容器解决方案在低电压系统中是不利的。更特定来说,在此类系统中,二极管压降可能是无法克服的。
电阻器-电容器解决方案归因于波特率及电力消耗争用而为不利的。即,低电力消耗需要大电阻器,所述大电阻器需要较长接通时间及较低波特率,而这会增加电力消耗。
因此,需要一种用于使用于电力供应与目标装置之间的通信的接脚最小化的系统及方法。特定来说,需要经改进的组合的电力及输入/输出解决方案。
发明内容
一种电子装置,其包含:主机系统,所述主机系统具有电流源;及目标系统,所述目标系统经由组合的电力I/O线可操作地耦合到所述主机系统;其中所述目标系统包含通路晶体管及切换系统,其协作以允许所述源在第一模式中经由所述组合的电力I/O线为所述目标系统上的电力供应电容器充电及在第二模式中在经由所述组合的电力I/O线的通信期间使所述电力供应电容器交替地充电及放电,其中所述交替地充电及放电与所述通信同步。
根据实施例的一种用于在单个线上提供电力及I/O的方法包含:在第一模式中驱动组合的I/O电力线以为电力供应电容器充电;及在第二模式中在经由所述组合的I/O电力线的通信期间交替地连接及断开通路晶体管以使所述电力供应电容器充电及放电。
根据实施例的一种组合的电力及输入/输出系统包含:主机系统;及经由组合的电力及I/O线可操作地耦合到所述主机系统的目标系统;其中所述主机系统经配置以在第一模式中经由所述组合的电力及I/O线为所述目标系统中的电力供应电容器充电及在第二模式中经由所述组合的电力及I/O线进行通信。
所属领域的技术人员在阅读及理解本文中参考附图描述的示范性实施例之后将明白本发明的额外目标及优点。
附图说明
随附的及形成本说明书的一部分的图式经包含以描绘本发明的某些方面。应注意:图式中所说明的特征未必按比例绘制。可通过参考下列描述结合附图获取对本发明及其优点的更完整理解,附图中相同参考数字指示相同特征,且其中:
图1为根据本发明的实施例的系统的框图。
图2为说明图1的电路系统的操作的时序图。
图3A到3E说明根据本发明的实施例的示范性切换控制。
图4为说明本发明的实施例的电路图。
具体实施方式
参考附图中所说明及以下描述中所详述的示范性及因此非限制性实施例而更完全地解释本发明及其各种特征及有利细节。可省略已知编程技术、计算机软件、硬件、操作平台及协议的描述以免不必要地使本发明的细节不清楚。然而,应理解:尽管详细描述及特定实例指示优选实施例,但其仅具说明性而非限制性。所属领域的技术人员将从本发明明白基本发明概念的精神及/或范围内的各种取代、修改、添加及/或重新布置。
如本文中所使用,术语“包括”、“包含”、“具有”或其任何其它变化形式希望涵盖非排他性包含。例如,包括元件列表的过程、产品、物体或设备未必仅限于那些元件,而是可包含此过程、产品、物体或设备未明确列出或固有的其它元件。此外,除非明确地相反陈述,否则“或”指代包含性或且并非指代排他性或。例如,以下条件中的任一者满足条件A或B:A为真(或存在)且B为假(或不存在)、A为假(或不存在)且B为真(或存在),以及A及B两者均为真(或存在)。
此外,本文中给出的任何实例或说明不应视为对与其一起利用的任何术语或多个术语的限定、限制或表达对与其一起利用的任何术语或多个术语的界定。而是,这些实例或说明应被视为相对于一个特定实施例而描述且应被视为仅为说明性的。所属领域的一般技术人员将了解,与这些实例或说明一起利用的任何术语或多个术语涵盖其它实施例以及实施方案及其改动(其可或可不与此类实例或说明一起给出或在本说明书的其它地方给出),且所有此类实施例希望包含在所述术语的范围内。指示此类非限制性实例及说明的语言包含但不限于:“举例来说”“比如”、“例如”及“在一个实施例中”及类似者。
现转到图式且特别关注图1,其展示说明示范性的组合的电力供应输入/输出系统100的图式。如下文将更详细解释,实施例针对输入/输出接脚驱动使用固定接通时间,这允许快速输出转换且最小化总线争用的影响。图2说明图1的电路的操作的示范性时序图。
在所说明的实施例中,主机系统104与目标系统102通信。所述主机系统可包含源134、发射器126、接收器128及切换器130、132。切换器130、132可体现为例如切换晶体管。主机系统104经由线122耦合到目标系统102。源134可为电流源或电压源。因此,图仅为示范性的。在操作中,切换器130、132用于切换来自源134或发射器126或接收器128的电流以驱动主机线122。
特定来说,在第一或电力模式中,主机系统104将使用源134将主机线122驱动为高持续若干毫秒。如在时间202a(图2)处所见,这引起电压Vdd 208斜升且给予足够的时间来由存在于通路晶体管108中的寄生二极管供电给目标系统102。当在Vdd电力供应电容器106上存在充足电压时,通路晶体管108将变得有效且充电速率将增加,如208a处所示。OR门114、整流器驱动115的输出在206a处跟随所述主机。
在一些时间过去之后,如在206b处所示,目标装置102将断开通路晶体管108,从而允许主机系统104在不使目标电力放电的情况下开始通信。
线122上的来自主机104的位流展示于202b处。在此通信模式输入阶段期间,目标系统102将在来自主机122的每一上升沿之后断言通路晶体管108达较短周期。即,如在209a到209e处所展示,对应于通路晶体管108的断言,整流器驱动206c在短暂的周期内为高。
这为Vdd电容器106提供在每一数据位期间略微充电的机会,例如在208b处所示。如可了解,最大波特率由通路晶体管108的接通周期指示。
当主机104结束发射时,目标102可能在输出阶段通过在每一位期间将主机电力线122拉低(如204a处所示)而与主机104通信(如204处所示)。当所述目标不在拉低电力线122时,其可在数据位的整个高部分(即,整流器驱动115)期间经由晶体管112断言通路晶体管108。此同步是可能的,这是因为目标知晓每一数据位的整个持续时间。
可提供通路晶体管108的软件超驰控制以允许软件迫使电力可用于高电流活动,例如写入到EEPROM。当主机/目标通信完成时,所述主机可停用电力连接且目标Vdd将在208c处衰减直到所述目标断电为止。电力升压电路实施方案的进一步细节描述于与本申请案同时申请的共同转让、共同待决的第[mti-3171]号美国专利申请案中,且所述专利申请案如同在本文中完全阐述而全文以引用的方式并入本文中。
在图3A到图3E中说明通路晶体管电路的若干实施例。在每一情形中,主机122经由通路晶体管108提供电力以为电压Vdd 124充电。取决于实施例,其可为切换控制302(图3A)、三态304(图3B)、晶体管306或其组合、308、310。
在图4中更详细地说明根据本发明的实施例的组合的电力供应输入/输出系统。在所说明的实施例中,微控制器(MCU)408用作主机系统且经由I/O端口404耦合到目标系统400。目标系统400包含通路晶体管434及切换系统470以及输入系统460。
电力供应电容器440经由端口402耦合到目标系统400及通路晶体管434。I/O线439将I/O端口404耦合到RX 412及TX 414I/O且经由通路晶体管434耦合到电力供应电容器440。MCU 408提供主机系统I/O及电流源(未展示)以按类似于上文论述的方式为电力供应电容器充电。
在操作中,切换系统470及通路晶体管434协作以允许I/O操作及电力供应操作。切换系统470包含AND门436及弱FET 437及FET 438。AND门436的一个输入由输入系统460的多路复用器426提供,且另一输入来自“强驱动启用”。
输入系统460包含OR门432,其可接收睡眠及复位输入以及来自多路复用器430的输入。睡眠及复位输入通过在这些条件期间启用晶体管437而允许电容器以全速充电。当装置唤醒时,晶体管437的有效控制可恢复。
输入系统460包含共同TX/RX线410/412,其使得所接收或发射的数据能够控制通路晶体管434。当线电力线非低时,此连接允许电容器440被尽可能快地重新充电。输入系统460包含多路复用器416,其允许多个外围装置或软件被用于控制整个系统。将为合适的其它可能的外围装置包含PWM或曼切斯特(Manchester)编码器。
多路复用器416的输出分别经由线423及422作为输入提供到多路复用器430、426。此外,多路复用器416的输出分别经由线426、426提供到单发器419、429,作为到多路复用器430、426的其它输入。脉冲定时器420控制单发器419、429的操作。使用短驱动高及短驱动低信号选择到多路复用器的输入。
这提供以下选项:以短脉冲控制通路晶体管434以为电容器440重新充电或以连续脉冲控制通路晶体管434以使电容器440。对于高速信号低电流应用,可能更适当的是以短固定脉冲控制通路晶体管434且通过同时使晶体管434及主机下拉晶体管有效来防止使电容器440放电的可能性。对于低速高电流应用,此风险被最小化且可能更适当的是允许较长充电时间。此外,脉冲定时器420可用于以多个时钟信号FOSC编程重新充电脉冲的持续时间。
在一些实施例中,来自主机(408)的所供应电压可低于所要操作电压。在此情形中,可由外部电感器(未标记)及内部升压电力供应晶体管400构造简单升压电力供应。通过使用额外整流晶体管(未标记),此升压供应可为同步的,或通过使用二极管来替代所述整流晶体管,此可为异步的。
虽然以上说明书描述特定实施例,但所属领域的一般技术人员参考此描述将明白且可做出本文中所揭示的实施例及额外实施例的细节的许多变化。在此上下文中,应以说明性而非限制性意义理解说明书及图,且所有此类修改希望包含于本发明的范围内。因此,本发明的范围应由所附权利要求书及其法定等效物决定。

Claims (17)

1.一种组合的电力及输入/输出系统,其包括:
主机系统;
目标系统,其经由组合的电力及I/O线可操作地耦合到所述主机系统;
其中所述主机系统经配置以在第一模式中经由所述组合的电力及I/O线为所述目标系统中的电力供应电容器充电且在第二模式中经由所述组合的电力及I/O线进行通信。
2.根据权利要求1所述的组合的电力及输入/输出系统,其进一步包括插置于所述主机系统与所述组合的电力及I/O线上的所述电力供应电容器之间的通路晶体管。
3.根据权利要求2所述的组合的电力及输入/输出系统,其进一步包括切换系统,所述切换系统可与所述通路晶体管协作而操作以在所述第二模式中在通信期间使所述电力供应电容器充电及放电。
4.根据权利要求3所述的组合的电力及输入/输出系统,其中最大通信波特率经同步到所述通路晶体管的接通周期。
5.根据权利要求3所述的组合的电力及输入/输出系统,其进一步包括所述通路晶体管的软件超驰控制。
6.根据权利要求3所述的组合的电力及输入/输出系统,其中在所述第二模式的输入阶段期间,在数据位的上升沿之后所述通路晶体管经断言达预定周期。
7.根据权利要求3所述的组合的电力及输入/输出系统,其中在所述第二模式的输出阶段期间,所述通路晶体管经断言达数据位的整个高部分。
8.一种用于在单个线上提供电力及I/O的方法,其包括:
在第一模式中驱动组合的I/O电力线以为电力供应电容器充电;
在第二模式中在经由所述组合的I/O电力线的通信期间交替地连接及断开通路晶体管以使所述电力供应电容器充电及放电。
9.根据权利要求8所述的用于在单个线上提供电力及I/O的方法,其中在数据输入期间,响应于数据位的上升沿断言所述通路晶体管以便为所述电力供应电容器充电。
10.根据权利要求8所述的用于在单个线上提供电力及I/O的方法,其中在数据输出期间,断言所述通路晶体管达数据位的整个高部分。
11.根据权利要求8所述的用于在单个线上提供电力及I/O的方法,其进一步包括利用所述通路晶体管的软件超驰控制在高电流活动期间提供电力。
12.一种电子装置,其包括:
主机系统;
目标系统,其经由组合的电力I/O线可操作地耦合到所述主机系统;
其中所述目标系统包含通路晶体管及切换系统,其协作以允许所述主机系统在第一模式中经由所述组合的电力I/O线为所述目标系统上的电力供应电容器充电及在第二模式中在经由所述组合的电力I/O线的通信期间交替地使所述电力供应电容器充电及放电,其中所述交替地充电及放电与所述通信同步。
13.根据权利要求12所述的电子装置,其中所述切换系统包括三态装置。
14.根据权利要求12所述的电子装置,其中所述切换系统包括切换晶体管。
15.根据权利要求12所述的电子装置,其中在所述第二模式的数据输入期间,所述通路晶体管响应于数据位的上升沿而经断言以为所述电力供应电容器充电。
16.根据权利要求12所述的电子装置,其中在所述第二模式的数据输出期间,所述通路晶体管经断言达数据位的整个高部分。
17.根据权利要求12所述的电子装置,其进一步包括软件输入以用于超驰控制所述通路晶体管以在高电流活动期间提供电力。
CN201480002535.0A 2013-03-15 2014-02-28 组合的电力及输入/输出系统、提供电力及i/o的方法及目标装置 Active CN104685482B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/841,439 US8898356B2 (en) 2013-03-15 2013-03-15 Combined power and input/output line
US13/841,439 2013-03-15
PCT/US2014/019551 WO2014143569A1 (en) 2013-03-15 2014-02-28 Combined power and input/output line

Publications (2)

Publication Number Publication Date
CN104685482A true CN104685482A (zh) 2015-06-03
CN104685482B CN104685482B (zh) 2018-10-26

Family

ID=50349876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480002535.0A Active CN104685482B (zh) 2013-03-15 2014-02-28 组合的电力及输入/输出系统、提供电力及i/o的方法及目标装置

Country Status (6)

Country Link
US (1) US8898356B2 (zh)
EP (1) EP2972923B1 (zh)
KR (1) KR20150132070A (zh)
CN (1) CN104685482B (zh)
TW (1) TWI662404B (zh)
WO (1) WO2014143569A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128823B2 (en) * 2014-12-10 2018-11-13 Qualcomm Incorporated Subthreshold metal oxide semiconductor for large resistance
US12003346B2 (en) 2020-01-13 2024-06-04 Maxim Integrated Products, Inc. System and method for dual-port communication and power delivery

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0360543A1 (en) * 1988-09-20 1990-03-28 Honeywell Control Systems Ltd. Power line communications system
CN101681548A (zh) * 2007-05-29 2010-03-24 爱特梅尔公司 从单线接口给目标装置供电

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278782B2 (en) * 2009-12-17 2012-10-02 Maxim Integrated Products, Inc. Active parasite power circuit
JP5498347B2 (ja) 2010-10-20 2014-05-21 株式会社メガチップス Plc/電源ハイブリッド装置および通信機能付き装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0360543A1 (en) * 1988-09-20 1990-03-28 Honeywell Control Systems Ltd. Power line communications system
CN101681548A (zh) * 2007-05-29 2010-03-24 爱特梅尔公司 从单线接口给目标装置供电

Also Published As

Publication number Publication date
TW201443632A (zh) 2014-11-16
US8898356B2 (en) 2014-11-25
TWI662404B (zh) 2019-06-11
EP2972923B1 (en) 2018-06-06
KR20150132070A (ko) 2015-11-25
EP2972923A1 (en) 2016-01-20
CN104685482B (zh) 2018-10-26
US20140281049A1 (en) 2014-09-18
WO2014143569A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
US9733693B2 (en) Combined power supply and input/output system with boost capability
US7782240B2 (en) Device and method of supplying power to targets on single-wire interface
CN102651239B (zh) 一种移位寄存器、驱动电路及显示装置
CN101416391B (zh) 使用电容反馈的信号驱动器的方法以及系统
CN102184704A (zh) 移位缓存器及其驱动方法
CN102393824A (zh) 一种基于节点异步上电的硬件分区方法
CN106611924B (zh) 一种通信设备、转接装置及通信系统
CN103064376A (zh) 集中供电机架式设备功能模块热插拔控制系统
CN104685482A (zh) 组合的电力及输入/输出线
CN102751859B (zh) 软启动电路及其启动控制方法
CN104300948A (zh) 启动程序控制方法以及使用其的具有低电流电源的装置
CN106484648B (zh) 一种通信设备、系统及数据发送、接收方法
CN207926553U (zh) 一种多功能开关控制器
CN215933160U (zh) 时序控制电路、显示驱动模组和显示装置
CN104424875A (zh) 源极驱动器及其操作方法
CN201348763Y (zh) 一种实现系统开关机的装置
CN105790551B (zh) 降压电路及电子设备
CN102105004A (zh) 多光源控制电路
CN106603247B (zh) 数据收发器、收发器系统及数据收发器的控制方法
CN106484643A (zh) 一种通信设备、系统及数据发送、接收方法
CN108270418B (zh) 方波发生器
CN117614971A (zh) 同步通信的从设备、同步通信系统和电子设备
EP2744092A1 (en) Energy efficient supply of transceiver by means of switched-capacitor assisted low dropout regulator
CN104300776B (zh) 直流电源开电飞行时间自动调节装置及调节方法
CN117411305A (zh) 一种多路错相功率因数校正电路、电源电路和显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant