CN104660245B - 一种超高速驱动模块电路及其构成方法 - Google Patents
一种超高速驱动模块电路及其构成方法 Download PDFInfo
- Publication number
- CN104660245B CN104660245B CN201510059326.6A CN201510059326A CN104660245B CN 104660245 B CN104660245 B CN 104660245B CN 201510059326 A CN201510059326 A CN 201510059326A CN 104660245 B CN104660245 B CN 104660245B
- Authority
- CN
- China
- Prior art keywords
- circuit
- resistance
- triode
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000002955 isolation Methods 0.000 claims abstract description 54
- 230000005611 electricity Effects 0.000 claims description 22
- 230000000087 stabilizing effect Effects 0.000 claims description 5
- 210000001367 artery Anatomy 0.000 claims description 4
- 210000003462 vein Anatomy 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 16
- 230000005669 field effect Effects 0.000 abstract description 2
- 230000010355 oscillation Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000003381 stabilizer Substances 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种超高速驱动模块电路及其构成方法、设计方法，属于中大功率电力电子器件的高速驱动技术领域。本发明输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的‑Vee电压输出端为负偏压电路N的供电电源。本发明能很好满足100A以下的各类功率场效应管的高速驱动要求。
Description
技术领域
本发明涉及一种超高速驱动模块电路及其构成方法、设计方法，属于中大功率电力电子器件的高速驱动技术领域。
背景技术
随着电力电子技术的应用范围不断扩大和新型大功率高速开关器件(如碳化硅高速场效应管等)的问世，使主回路斩波频率高达8～10MHz以上的新产品开发成为可能，然而，在目前的市场产品中，能与之相配套的超高速驱动模块产品却没有跟上，因此，研发能符合要求的超高速驱动模块成为必然。
然而，理论分析和开发经验均告诉我们，此类超高速驱动模块的传输延迟时间及脉冲沿的上升下降时间均在10ns以内而瞬时传输功率又在100W左右，因此无论是电路原理设计还是元件布局和走线工艺的设计，均需采用线性高频功率电子电路的设计方法和制作工艺才行，否则，成功的可能性很小！纵观本发明的研发过程亦证明了这个观点的正确性。
发明内容
本发明的目的是提供一种超高速驱动模块电路及其构成方法、设计方法。以用于解决：①从电路原理上确立一种既能保证所研发的驱动模块具有2000V以上隔离电压同时又具有小于5nS的脉冲上升下降沿及大于10K欧姆输入阻抗的输入电路方式；②在确保具有足够高的功率放大倍数条件下，确立一种能保证传输延迟时间和脉冲上升下降沿时间均小于10ns的脉冲放大电路和功率输出电路的设计方法；③利用线性高频功率电子电路的设计方法，寻找一种通过合理元件布局和可调方式，使之能全面消除分布电感和分布电容所形成的超高频大幅值衰减振荡的方法，以确保被驱动主功率开关器件的安全正常工作。
本发明的技术方案是：一种超高速驱动模块电路，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电容C4、电容C5对+Vcc进行退耦滤波，其中电容C4电解电容主要是滤波作用，电容C5瓷片电容主要是退耦作用，在高频时保证输入隔离电路I、脉冲放大电路A的能量供给，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
所述输入隔离电路I由集成芯片Si8610、电阻R10、电容C8、稳压二极管DW2共同组成；其中电阻R10的上端接+VCC电源，电阻R10的下端与电容C8、稳压二极管DW2并联后的上端及集成芯片Si8610的副边电源端相连，电容C8、稳压二极管DW2并联后的下端接地；集成芯片SI8610的输入端Vi与输入驱动脉冲源相连，集成芯片Si8610的输出端接三极管V1的基极。
所述脉冲放大电路A由三极管V1、三极管V2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容C1、电容C2共同组成；其中电阻R1、电阻R2串联后的下端接到三极管V1的集电极而上端接+VCC电源，中间点接三极管V2的基极；电阻R3、电容C2并联后的上端接到三极管V1的发射极而下端接地；电容C1、电阻R4并联后的下端接到三极管V2的发射极而上端接+VCC电源；电阻R5的上端与三极管V2的集电极以及三极管V3、三极管V4的基极相连接而下端接地。
所述输出电路O由三极管V3、三极管V4、三极管V5、电阻R6、电阻R7、电阻R8、电容C3、二极管D1、二极管D2共同组成；其中三极管V3、三极管V4的发射级相连并与三极管V5的集电极相连接，该连接点即为整个模块的输出端；三极管V3的集电极接+Vaa电源；三极管V4的集电极接电阻R6的上端后再接电容C3、电阻R7并联后的左端，电阻R6的下端接地，电容C3、电阻R7并联后的右端接二极管D1、二极管D2的阳极，二极管D1的阴极接三极管V5的集电极，二极管D2的阴极接三极管V5的基极，三极管V5的发射极与电阻R9的左端、电阻R8、电容C6、电容C7的下端以及三极管V6的发射极相连，电阻R8的上端与二极管D2的阴极和三极管V5的基极同时相连。
所述负偏压电路N由稳压二极管DW1、三极管V6、电容C6、电容C7、电阻R9共同组成；其中电容C6、电容C7的上端及三极管V6的集电极和稳压二极管DW1的阴极同时接地，稳压二极管DW1阳极与三极管V6的基极相连，电阻R9的右端接-Vee电源。
一种超高速驱动模块电路的构成方法，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成超高速驱动模块电路。
所述输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
一种超高速驱动模块电路的设计方法，所述方法的具体步骤如下：
Step1、按频率0.4～0.6GHz、瞬时功率45~55W的高频线性功率电路设计方法进行超高速驱动模块印制电路板的布局和走线；印制电路板按高速信号完整性和电源完整性的布局和布线方法布局和走线，有效解决了印制电路板上的分布电感和分布电容值，同时也就减小了它们形成的传输延时、高幅值衰减振荡和高频辐射干扰问题；
Step2、确保脉冲放大电路A中，各能流支路的阻尼系数为1～1.2之间。
所述阻尼系数的确定为：留出电阻R3、电阻R4的位置，将印制电路板其他全部元件安装完成后，在电阻R3和电阻R4位置分别焊入微调电阻，同时在集成芯片Si8610的输入端接入频率2MHz占空比为0.5的输入脉冲，超高速驱动模块的输出端接6000PF电容；然后用示波器观察三极管V1的集电极波形，若波形的上升下降沿缓慢（>10ns）则将电阻R3位置的微调电阻的阻值调小，反之若波形的上升下降沿出现过冲且在波形平台期出现衰减振荡，则将电阻R3位置的微调电阻的阻值调大，调至波形的上升下降沿最佳，即上升下降沿时间<10ns且无过冲且波形平台期无衰减振荡时，焊下微调电阻并测其阻值，该阻值即为对应于该印制电路板结构的电阻R3的最佳阻值；接着将示波器探头改接到三极管V2的集电极，用同样方法确定电阻R4的最佳阻值；待电阻R3、电阻R4的阻值确定后，相同印制电路板上的电阻R3、电阻R4阻值均不变，只有在采用了不同的排版方式或选用了不同材质和厚度的印制电路板后，才需按上述方法重调电阻R3、电阻R4的阻值。
本发明的工作原理是：
在隔离电路I的输入端Vi端输入一个10MHz以内，低电平为0V，高电平为+5V的脉冲信号，经电气隔离能力4000V以上的超高速数字隔离器后，使输入端与输出端完全实现了电气隔离（包括地的隔离），提高了整个电路的抗干扰能力，减小了噪声对后级电路的干扰，保护了后级电路的安全，并可以有效提高整个电路的输入阻抗、降低电路延时问题，在其输出端输出一个经过隔离的10MHz以内，低电平为0V，高电平为+5V的信号给脉冲放大电路A的V1三极管的基极。三路输出直流电源电路S输出的+Vcc为超高速数字隔离器提供了一个稳定的+5.1V直流电压保证其正常工作，其中R10、C8、DW2（5.1V稳压管1N4733）起稳压退耦滤波作用；V1三极管的基极为0V时，V1、V2、V3截止，下管V4推挽导通，接着使V5导通，由于负偏压电路N的 DW1（4.3V稳压管1N4731）、V6、C6、C7、R9和三路输出直流电源电路S提供的稳压源-Vee电路在V6的发射极钳了一个-5V的点位，V5的导通就使输出端输出-5V的低电平；V1三极管的基极为+5V时，V1、V2导通并线性放大信号，上管V3推挽导通，V4、V5截止，使输出端输出略低于+Vaa（大小根据驱动器件决定，最大为+24V，由三路输出直流电源电路S提供的稳压源）的高电平。按这种原理工作，电路实现了将低电平为0V和高电平为+5V的脉冲信号转换成了低电平为-5V和高电平为略低于+Vaa的脉冲信号，最关键的是实现了低延时，传输延迟时间在8~9ns内、脉冲上升下降沿时间7 ~ 9ns内，触发功率达45~55W的效果。
其中，①采用隔离能力4000V以上的超高速数字隔离器作为输入电路，以有效解决信号输入的高阻、高速、低延迟问题以及驱动信号输入端与被驱动功率主开关器件的高电压隔离问题；② 采用可调阻尼特性的两级共射直接耦合线性放大电路作为脉冲电压放大，以大幅减小主放大级的传输延迟时间，同时有效解决PCB板的分布电感和分布电容形成的高幅值衰减振荡问题；③输出采用不对称图腾柱结构，其中上管采用射极跟随方式以确保输出阻抗低于10欧姆和开关速度小于5nS，而下管采用带加速电容及抗饱和功能的PNP复合管，以确保下管不会进入深度饱和并有小于8nS的关断速度；④采用负偏压电路以提升被驱动主功率开关器件在关断状态时的抗干扰能力。
本发明所述构成元件均为市售元件。
本发明的有益效果是：采用所设计制作完成的驱动模块，在负载电容为6000PF时，最高脉冲频率达10MHz，传输延迟时间8~9ns、脉冲上升下降沿时间7~9ns，输出波形的最高电压为24V，能很好满足100A以下的各类功率场效应管的高速驱动要求。
附图说明
图1为本发明的原理框图；
图2为本发明的电路原理图。
具体实施方式
实施例1：如图1-2所示，一种超高速驱动模块电路，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
所述输入隔离电路I由集成芯片Si8610、电阻R10、电容C8、稳压二极管DW2共同组成；其中电阻R10的上端接+VCC电源，电阻R10的下端与电容C8、稳压二极管DW2并联后的上端及集成芯片Si8610的副边电源端相连，电容C8、稳压二极管DW2并联后的下端接地；集成芯片SI8610的输入端Vi与输入驱动脉冲源相连，集成芯片Si8610的输出端接三极管V1的基极。
所述脉冲放大电路A由三极管V1、三极管V2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容C1、电容C2共同组成；其中电阻R1、电阻R2串联后的下端接到三极管V1的集电极而上端接+VCC电源，中间点接三极管V2的基极；电阻R3、电容C2并联后的上端接到三极管V1的发射极而下端接地；电容C1、电阻R4并联后的下端接到三极管V2的发射极而上端接+VCC电源；电阻R5的上端与三极管V2的集电极以及三极管V3、三极管V4的基极相连接而下端接地。
所述输出电路O由三极管V3、三极管V4、三极管V5、电阻R6、电阻R7、电阻R8、电容C3、二极管D1、二极管D2共同组成；其中三极管V3、三极管V4的发射级相连并与三极管V5的集电极相连接，该连接点即为整个模块的输出端；三极管V3的集电极接+Vaa电源；三极管V4的集电极接电阻R6的上端后再接电容C3、电阻R7并联后的左端，电阻R6的下端接地，电容C3、电阻R7并联后的右端接二极管D1、二极管D2的阳极，二极管D1的阴极接三极管V5的集电极，二极管D2的阴极接三极管V5的基极，三极管V5的发射极与电阻R9的左端、电阻R8、电容C6、电容C7的下端以及三极管V6的发射极相连，电阻R8的上端与二极管D2的阴极和三极管V5的基极同时相连。
所述负偏压电路N由稳压二极管DW1、三极管V6、电容C6、电容C7、电阻R9共同组成；其中电容C6、电容C7的上端及三极管V6的集电极和稳压二极管DW1的阴极同时接地，稳压二极管DW1阳极与三极管V6的基极相连，电阻R9的右端接-Vee电源。
一种超高速驱动模块电路的构成方法，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成超高速驱动模块电路。
所述输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
一种超高速驱动模块电路的设计方法，所述方法的具体步骤如下：
Step1、按频率0.4～0.6GHz、瞬时功率45~55W的高频线性功率电路设计方法进行超高速驱动模块印制电路板的布局和走线；
Step2、确保脉冲放大电路A中，各能流支路的阻尼系数为1～1.2之间。
所述阻尼系数的确定为：留出电阻R3、电阻R4的位置，将印制电路板其他全部元件安装完成后，在电阻R3和电阻R4位置分别焊入微调电阻，同时在集成芯片Si8610的输入端接入频率2MHz占空比为0.5的输入脉冲，超高速驱动模块的输出端接6000PF电容；然后用示波器观察三极管V1的集电极波形，若波形的上升下降沿缓慢则将电阻R3位置的微调电阻的阻值调小，反之若波形的上升下降沿出现过冲且在波形平台期出现衰减振荡，则将电阻R3位置的微调电阻的阻值调大，调至波形的上升下降沿最佳，焊下微调电阻并测其阻值，该阻值即为对应于该印制电路板结构的电阻R3的最佳阻值；接着将示波器探头改接到三极管V2的集电极，用同样方法确定电阻R4的最佳阻值；待电阻R3、电阻R4的阻值确定后，相同印制电路板上的电阻R3、电阻R4阻值均不变，只有在采用了不同的排版方式或选用了不同材质和厚度的印制电路板后，才需按上述方法重调电阻R3、电阻R4的阻值。
实施例2：如图1-2所示，一种超高速驱动模块电路，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
实施例3：如图1-2所示，一种超高速驱动模块电路，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
所述输入隔离电路I由集成芯片Si8610、电阻R10、电容C8、稳压二极管DW2共同组成；其中电阻R10的上端接+VCC电源，电阻R10的下端与电容C8、稳压二极管DW2并联后的上端及集成芯片Si8610的副边电源端相连，电容C8、稳压二极管DW2并联后的下端接地；集成芯片SI8610的输入端Vi与输入驱动脉冲源相连，集成芯片Si8610的输出端接三极管V1的基极。
所述脉冲放大电路A由三极管V1、三极管V2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容C1、电容C2共同组成；其中电阻R1、电阻R2串联后的下端接到三极管V1的集电极而上端接+VCC电源，中间点接三极管V2的基极；电阻R3、电容C2并联后的上端接到三极管V1的发射极而下端接地；电容C1、电阻R4并联后的下端接到三极管V2的发射极而上端接+VCC电源；电阻R5的上端与三极管V2的集电极以及三极管V3、三极管V4的基极相连接而下端接地。
所述输出电路O由三极管V3、三极管V4、三极管V5、电阻R6、电阻R7、电阻R8、电容C3、二极管D1、二极管D2共同组成；其中三极管V3、三极管V4的发射级相连并与三极管V5的集电极相连接，该连接点即为整个模块的输出端；三极管V3的集电极接+Vaa电源；三极管V4的集电极接电阻R6的上端后再接电容C3、电阻R7并联后的左端，电阻R6的下端接地，电容C3、电阻R7并联后的右端接二极管D1、二极管D2的阳极，二极管D1的阴极接三极管V5的集电极，二极管D2的阴极接三极管V5的基极，三极管V5的发射极与电阻R9的左端、电阻R8、电容C6、电容C7的下端以及三极管V6的发射极相连，电阻R8的上端与二极管D2的阴极和三极管V5的基极同时相连。
实施例4：如图1-2所示，一种超高速驱动模块电路，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
所述输入隔离电路I由集成芯片Si8610、电阻R10、电容C8、稳压二极管DW2共同组成；其中电阻R10的上端接+VCC电源，电阻R10的下端与电容C8、稳压二极管DW2并联后的上端及集成芯片Si8610的副边电源端相连，电容C8、稳压二极管DW2并联后的下端接地；集成芯片SI8610的输入端Vi与输入驱动脉冲源相连，集成芯片Si8610的输出端接三极管V1的基极。
所述脉冲放大电路A由三极管V1、三极管V2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容C1、电容C2共同组成；其中电阻R1、电阻R2串联后的下端接到三极管V1的集电极而上端接+VCC电源，中间点接三极管V2的基极；电阻R3、电容C2并联后的上端接到三极管V1的发射极而下端接地；电容C1、电阻R4并联后的下端接到三极管V2的发射极而上端接+VCC电源；电阻R5的上端与三极管V2的集电极以及三极管V3、三极管V4的基极相连接而下端接地。
实施例5：如图1-2所示，一种超高速驱动模块电路，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
所述输入隔离电路I由集成芯片Si8610、电阻R10、电容C8、稳压二极管DW2共同组成；其中电阻R10的上端接+VCC电源，电阻R10的下端与电容C8、稳压二极管DW2并联后的上端及集成芯片Si8610的副边电源端相连，电容C8、稳压二极管DW2并联后的下端接地；集成芯片SI8610的输入端Vi与输入驱动脉冲源相连，集成芯片Si8610的输出端接三极管V1的基极。
实施例6：如图1-2所示，一种超高速驱动模块电路的构成方法，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成超高速驱动模块电路。
所述输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
实施例7：如图1-2所示，一种超高速驱动模块电路的构成方法，由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成超高速驱动模块电路。
实施例8：如图1-2所示，一种超高速驱动模块电路的设计方法，所述方法的具体步骤如下：
Step1、按频率0.4～0.6GHz、瞬时功率45~55W的高频线性功率电路设计方法进行超高速驱动模块印制电路板的布局和走线；
Step2、确保脉冲放大电路A中，各能流支路的阻尼系数为1～1.2之间。
所述阻尼系数的确定为：留出电阻R3、电阻R4的位置，将印制电路板其他全部元件安装完成后，在电阻R3和电阻R4位置分别焊入微调电阻，同时在集成芯片Si8610的输入端接入频率2MHz占空比为0.5的输入脉冲，超高速驱动模块的输出端接6000PF电容；然后用示波器观察三极管V1的集电极波形，若波形的上升下降沿缓慢则将电阻R3位置的微调电阻的阻值调小，反之若波形的上升下降沿出现过冲且在波形平台期出现衰减振荡，则将电阻R3位置的微调电阻的阻值调大，调至波形的上升下降沿最佳，焊下微调电阻并测其阻值，该阻值即为对应于该印制电路板结构的电阻R3的最佳阻值；接着将示波器探头改接到三极管V2的集电极，用同样方法确定电阻R4的最佳阻值；待电阻R3、电阻R4的阻值确定后，相同印制电路板上的电阻R3、电阻R4阻值均不变，只有在采用了不同的排版方式或选用了不同材质和厚度的印制电路板后，才需按上述方法重调电阻R3、电阻R4的阻值。
实施例9：如图1-2所示，一种超高速驱动模块电路的设计方法，所述方法的具体步骤如下：
Step1、按频率0.4～0.6GHz、瞬时功率45~55W的高频线性功率电路设计方法进行超高速驱动模块印制电路板的布局和走线；
Step2、确保脉冲放大电路A中，各能流支路的阻尼系数为1～1.2之间。
上面结合附图对本发明的具体实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (6)
1.一种超高速驱动模块电路，其特征在于：由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成；其中输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
2.根据权利要求1所述的超高速驱动模块电路，其特征在于：所述输入隔离电路I由集成芯片Si8610、电阻R10、电容C8、稳压二极管DW2共同组成；其中电阻R10的上端接+VCC电源，电阻R10的下端与电容C8、稳压二极管DW2并联后的上端及集成芯片Si8610的副边电源端相连，电容C8、稳压二极管DW2并联后的下端接地；集成芯片Si8610的输入端Vi与输入驱动脉冲源相连，集成芯片Si8610的输出端接三极管V1的基极。
3.根据权利要求1所述的超高速驱动模块电路，其特征在于：所述脉冲放大电路A由三极管V1、三极管V2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电容C1、电容C2共同组成；其中电阻R1、电阻R2串联后的下端接到三极管V1的集电极而上端接+VCC电源，中间点接三极管V2的基极；电阻R3、电容C2并联后的上端接到三极管V1的发射极而下端接地；电容C1、电阻R4并联后的下端接到三极管V2的发射极而上端接+VCC电源；电阻R5的上端与三极管V2的集电极以及三极管V3、三极管V4的基极相连接而下端接地。
4.根据权利要求1所述的超高速驱动模块电路，其特征在于：所述输出电路O由三极管V3、三极管V4、三极管V5、电阻R6、电阻R7、电阻R8、电容C3、二极管D1、二极管D2共同组成；其中三极管V3、三极管V4的发射级相连并与三极管V5的集电极相连接，该连接点即为整个模块的输出端；三极管V3的集电极接+Vaa电源；三极管V4的集电极接电阻R6的上端后再接电容C3、电阻R7并联后的左端，电阻R6的下端接地，电容C3、电阻R7并联后的右端接二极管D1、二极管D2的阳极，二极管D1的阴极接三极管V5的集电极，二极管D2的阴极接三极管V5的基极，三极管V5的发射极与电阻R9的左端、电阻R8、电容C6、电容C7的下端以及三极管V6的发射极相连，电阻R8的上端与二极管D2的阴极和三极管V5的基极同时相连。
5.根据权利要求1所述的超高速驱动模块电路，其特征在于：所述负偏压电路N由稳压二极管DW1、三极管V6、电容C6、电容C7、电阻R9共同组成；其中电容C6、电容C7的上端及三极管V6的集电极和稳压二极管DW1的阴极同时接地，稳压二极管DW1阳极与三极管V6的基极相连，电阻R9的右端接-Vee电源。
6.一种超高速驱动模块电路的构成方法，其特征在于：由输入隔离电路I、脉冲放大电路A、输出电路O、负偏压电路N和三路输出直流电源电路S共五个单元电路组成超高速驱动模块电路；所述输入隔离电路I的输入端Vi与驱动脉冲源相连，输入隔离电路I的输出端与脉冲放大电路A的输入端相连，脉冲放大电路A的输出端与输出电路O的输入端相连，负偏压电路N的负压输出端与输出电路的钳位端相连接；电源电路S的+Vaa电压输出端接输出电路的上管V3的集电极，电源电路S的+Vcc电压输出端为输入隔离电路I和脉冲放大电路A的供电电源，电源电路S的-Vee电压输出端为负偏压电路N的供电电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510059326.6A CN104660245B (zh) | 2015-02-05 | 2015-02-05 | 一种超高速驱动模块电路及其构成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510059326.6A CN104660245B (zh) | 2015-02-05 | 2015-02-05 | 一种超高速驱动模块电路及其构成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104660245A CN104660245A (zh) | 2015-05-27 |
| CN104660245B true CN104660245B (zh) | 2017-09-22 |
Family
ID=53251004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510059326.6A Expired - Fee Related CN104660245B (zh) | 2015-02-05 | 2015-02-05 | 一种超高速驱动模块电路及其构成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104660245B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107911105B (zh) * | 2017-10-19 | 2019-08-27 | 蚌埠市科达电器有限公司 | 一种高速驱动模块 |
| CN109274357B (zh) * | 2018-09-21 | 2023-07-18 | 昆明理工大学 | 一种占空比不随频率变化的脉冲调制电路及其调制方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201656951U (zh) * | 2009-03-24 | 2010-11-24 | 深圳市科陆变频器有限公司 | 绝缘门极双极型晶体管驱动电路 |
| CN204376865U (zh) * | 2015-02-05 | 2015-06-03 | 昆明理工大学 | 一种超高速驱动模块电路 |
-
2015
- 2015-02-05 CN CN201510059326.6A patent/CN104660245B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201656951U (zh) * | 2009-03-24 | 2010-11-24 | 深圳市科陆变频器有限公司 | 绝缘门极双极型晶体管驱动电路 |
| CN204376865U (zh) * | 2015-02-05 | 2015-06-03 | 昆明理工大学 | 一种超高速驱动模块电路 |
Non-Patent Citations (1)
| Title |
|---|
| "IGBT驱动电路的研究";刘星平;《电气开关》;20021002(第5期);第20页第2栏第2段至5段，图5 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104660245A (zh) | 2015-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103208984B (zh) | 有源栅极驱动电路 | |
| CN104883038A (zh) | 一种应用负压关断半桥电路驱动器的半桥电路及其方法 | |
| CN204886405U (zh) | 一种双电源隔离电路 | |
| CN102780474B (zh) | 绝缘栅极双极型晶体管控制电路 | |
| CN105207450B (zh) | 一种大功率igbt柔性驱动和保护电路 | |
| CN104620504B (zh) | 用于操控半导体开关元件的电路装置 | |
| CN204131481U (zh) | 低成本低损耗的高速推挽驱动电路 | |
| CN105743329A (zh) | 一种igbt并联动态均流电路及控制方法 | |
| CN110212740A (zh) | 一种抑制SiC MOSFET门极串扰与振荡的驱动电路 | |
| CN104660245B (zh) | 一种超高速驱动模块电路及其构成方法 | |
| JP2021078349A (ja) | スイッチング回路 | |
| CN105099143B (zh) | 一种变频器中igbt驱动电路 | |
| CN115037129A (zh) | 一种基于SiC MOSFET并联均流的控制电路 | |
| CN104753477A (zh) | 功率放大器及其增益切换电路 | |
| CN101282095A (zh) | 惯性冲击电机驱动电源 | |
| CN104201562B (zh) | 一种带温度补偿的半导体激光驱动源 | |
| CN204376865U (zh) | 一种超高速驱动模块电路 | |
| CN205209562U (zh) | 一种用于电磁流量计的励磁加速电路 | |
| CN106100433A (zh) | 一种适用于多种调制模式的脉冲供电电路 | |
| CN103905018A (zh) | Igbt模块并联不对称回路的动态均流电路 | |
| CN215580886U (zh) | 驱动电路、电路板组件、电子设备 | |
| CN101877576B (zh) | 一种滤波电路以及具有该滤波电路的通信设备 | |
| CN209964030U (zh) | 基于场效应晶体管的驱动电路及系统 | |
| CN104753483A (zh) | 功率放大器及其增益衰减电路 | |
| CN207150543U (zh) | 一种快速导通mosfet放大电路及功率放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170922 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |