CN104639054B - 过电流保护电路 - Google Patents

Abstract

一种过电流保护电路，含第一晶体管、第一感测晶体管、第一限流电路、第一限流开关，以及第一电流比较器。第一晶体管的栅极电性连接一输出级电路的一输出端，输出端上流过一输出电流。第一晶体管的第一源漏极电性连接第一电流源，其第二源漏极电性连接第一参考电流源；第一感测晶体管的栅极电性连接运算放大器的第一输出端，其第一源漏极电性连接电压源；第一限流开关电性连接第一限流电路以及输出级电路；第一电流比较器依据输出电流、第一电流源，以及第一参考电流源，决定是否导通第一限流开关。

Description

过电流保护电路

技术领域

本发明涉及一种过电流保护电路，特别是涉及一种应用于运算放大器上的过电流保护电路。

背景技术

在集成电路当中，当输出负载电路短路时，例如将输出级电路的输出端，直接接地或直接接至一电压源，来做极限测试，此时会有巨大电流产生，超过最大容许量的电流流入晶体管，会对晶体管造成损害，影响其可靠度；即使电流量未超过最大容许电流，但为了保护连接于晶体管的负载电路，有时亦有必要对电流量加以限制。

在现有技术当中，为了保护晶体管不被过大的电流损伤，或是为了限制流入负载电路的电流量，通常会采用具有电流限制功能的过电流保护电路，对电路进行保护。当流经晶体管的电流超过一临界值时，此过电流保护电路会启动，将输出晶体管关闭，避免进一步的损害。

然而，采用过电流保护电路，将会使输出电压的摆幅缩小，使得轨对轨电压(Railto Rail voltage)幅度缩小，对电路性能造成影响。详细来说，当相同VGS情况下,输出级电路的晶体管处于三极管区(Triode Region)，而过电流保护电路的感测晶体管处于饱和区(Saturation region)，会使得保护电路误判电流大小而提早启动，使输出电压的摆幅缩小，进而影响输出电压的效能。

发明内容

有鉴于现有技术当中所存在的上述问题，需要一种过电流保护电路，在输出电压值增加或减少而靠近电源电压或是靠近接地电压时，延缓过电流保护电路的启动时间，避免输出电压的摆幅缩小。

依据本发明的一实施例，过电流保护电路应用于一运算放大器上，此过电流保护电路含有一第一晶体管、一第一感测晶体管、一第一限流电路、一第一限流开关，以及一第一电流比较器。第一晶体管具有一栅极、一第一源漏极，以及一第二源漏极，栅极电性连接一输出级电路的一输出端，输出端上流过一输出电流；第一源漏极电性连接一第一电流源，第二源漏极电性连接一第一参考电流源；第一感测晶体管具有一栅极、一第一源漏极，以及一第二源漏极，栅极电性连接一运算放大器的一第一输出端，第一源漏极电性连接一电压源；第一限流电路用以调控电流的大小；第一限流开关电性连接第一限流电路以及输出级电路；第一电流比较器依据输出电流、第一电流源，以及第一参考电流源，决定是否导通第一限流开关。

依据本发明的另一实施例，过电流保护电路含有一第八晶体管、一第二感测晶体管、一第二限流电路、一第二限流开关，以及一第二电流比较器。第八晶体管具有一栅极、一第一源漏极，以及一第二源漏极，其栅极电性连接一输出级电路的一输出端，输出端上流过一输出电流，第一源漏极电性连接一第三电流源，第二源漏极电性连接一第二参考电流源；第二感测晶体管具有一栅极、一第一源漏极，以及一第二源漏极，其栅极电性连接一运算放大器的一第二输出端，其第一源漏极电性连接一接地端；第二限流电路用以调控电流的大小；第二限流开关电性连接第二限流电路以及输出级电路；第二电流比较器依据输出电流、第三电流源，以及第二参考电流源，决定是否导通第二限流开关。

以上实施例的过电流保护电路，在输出电压值增加或减少而靠近电源电压或是靠近接地电压时，使电流临界值(Peak/Limit current)的大小增加或变大，延缓过电流保护电路的启动时间，因此可避免输出电压的摆幅缩小；在输出电压与电源电压或是与接地电压之间的差距拉大之后，则使电流临界值的大小回复原先的电平，保持正常运作。

附图说明

图1A至图1C示出了本发明实施例过电流保护电路的应用示意图。

图2示出了本发明第一实施例P型过电流保护电路的电路图。

图3示出了本发明第一实施例N型过电流保护电路的电路图。

附图符号说明

101：运算放大器

103：N型过电流保护电路

105：P型过电流保护电路

107：P型晶体管

109：N型晶体管

111：输出级电路

113、115：曲线

117：曲线

200：过电流保护电路

201：第一晶体管

203：第一感测晶体管

205：第一限流电路

207：第一限流开关

209：第一电流比较器

211：输出级电路

213：第四晶体管

215：第五晶体管

217：第六晶体管

219：第七晶体管

221：第二晶体管

223：第三晶体管

225：第一输出晶体管

227：第二输出晶体管

229：第二电流源

300：过电流保护电路

301：第八晶体管

303：第二感测晶体管

305：第二限流电路

307：第二限流开关

309：第二电流比较器

313：第九晶体管

315：第十晶体管

317：第十一晶体管

319：第十二晶体管

321：第十四晶体管

323：第十三晶体管

329：第四电流源

具体实施方式

以下实施例的过电流保护电路，利用额外的晶体管及电流源，在输出电压值增加或减少而靠近电源电压或是靠近接地电压时，使电流临界值(Peak/Limit current)增加或变大，延缓过电流保护电路的启动时间，因此可以避免输出电压的摆幅缩小。

图1A至图1C示出了本发明实施例过电流保护电路的应用示意图。由图1A可以看出，N型过电流保护电路103与P型过电流保护电路105的一侧会连接到运算放大器101的输出端，N型过电流保护电路103与P型过电流保护电路105的另一侧会连接到输出级电路111的P型晶体管107与N型晶体管109。由图1B与图1C可以看出，增加了本发明实施例的过电流保护电路之后，输出电流曲线会由曲线113调升至曲线115或曲线117，使得尖峰电流(PeakCurrent)与临限电流(Limit Current)往上增加，输出级电路111的P型晶体管107与N型晶体管109延迟关闭，使输出电压值往电压源VDDA与VSSA的电压值靠近，避免输出电压的摆幅缩小。

图2示出了本发明第一实施例P型过电流保护电路的电路图。过电流保护电路200应用于运算放大器上，此过电流保护电路200含有第一晶体管201、第一感测晶体管203、第一限流电路205、第一限流开关207，以及第一电流比较器209，其中，第一感测晶体管203、输出级电路211的第一输出晶体管225、以及第一限流开关207为P型晶体管。

第一晶体管201，例如一N型晶体管，其栅极电性连接输出级电路211的输出端OUT，第一源漏极电性连接第一电流源I_M1，第二源漏极电性连接第一参考电流源I_Ref。第一感测晶体管203具有栅极、第一源漏极，以及第二源漏极，其栅极电性连接运算放大器(显示于图1A)的第一输出端A以及输出级电路211的第一输出晶体管225的栅极，第一感测晶体管203的第一源漏极电性连接电压源VDDA。第一限流电路205用以调控电流的大小。第一限流开关207电性连接第一限流电路205以及输出级电路211的第一输出晶体管225的栅极。

第一电流比较器209具有第一端B、第二端C，以及第三端D，第一端B电性连接第一晶体管201与第一参考电流源I_REF的连接端，第二端C电性连接第一限流开关207的栅极，第三端D电性连接第一感测晶体管203的第二源漏极。第一电流比较器209内含第四晶体管213、第五晶体管215、第六晶体管217，以及第七晶体管219，其中，第四晶体管213与第五晶体管215为P型晶体管，第六晶体管217与第七晶体管219为N型晶体管。第四晶体管213的第一源漏极电性连接电压源VDDA，其第二源漏极电性连接其栅极，第四晶体管213的第二源漏极电性连接第一晶体管201的第二源漏极。第五晶体管215的栅极电性连接第四晶体管213的栅极，第五晶体管215的第一源漏极电性连接电压源VDDA。第六晶体管217的第一源漏极电性连接接地端GND，其第二源漏极电性连接第五晶体管215的第二源漏极。第七晶体管219的栅极电性连接第六晶体管217的栅极，第七晶体管219的第一源漏极电性连接接地端GND，其第二源漏极电性连接自身的栅极。

过电流保护电路200还含第二晶体管221以及第三晶体管223。第二晶体管221的栅极电性连接第五晶体管215的第二源漏极，第一源漏极电性连接第一晶体管201与第一参考电流源I_REF的连接端B。第三晶体管223的栅极电性连接第一晶体管201的栅极以及输出级电路211的输出端OUT，其第一源漏极电性连接第二晶体管221的第二源漏极，其第二源漏极电性连接第二电流源229。

当输出端OUT的电压值接近电压源VDDA的电压值，第一晶体管201会导通(ON)，第三晶体管223截止(OFF)，使端点B上的电流成为I_Ref+I_M1，经由电流镜(Current Mirror，晶体管213、215)的镜射作用，流经端点C的电流大小为K(I_Ref+I_M1)。流经端点D与端点C’的电流与输出电流I_output相等。经第一电流比较器209比较电流K(I_Ref+I_M1)与电流I_output，得出I_output大于K(I_Ref+I_M1)，将使第一限流开关207导通(ON)，使端点E上的电压上升，而关闭(Turn off)第一输出晶体管225。由于增加了第一电流源I_M1，使电流临界值(Peak/Limit current)的大小增加，延缓过电流保护电路的启动时间，使第一输出晶体管225关闭/截止(Off)的时间往后延迟，使输出端OUT上的电压往电压源VDDA的电压值靠近，因此可以避免输出电压的摆幅缩小。

图3示出了本发明第二实施例N型过电流保护电路的电路图。过电流保护电路300含有第八晶体管301、第二感测晶体管303、第二限流电路305、第二限流开关307，以及第二电流比较器309，其中，第八晶体管301为P型晶体管，第二感测晶体管303、输出级电路211的第二输出晶体管227，以及第二限流开关307为N型晶体管。第八晶体管301的栅极电性连接输出级电路211的输出端OUT，第一源漏极电性连接第三电流源I_M8，第二源漏极电性连接第二参考电流源I_REF；第二感测晶体管303的栅极电性连接运算放大器(图1A)的第二输出端(Y)与第二输出晶体管227的栅极，其第一源漏极电性连接接地端GND。第二限流电路305用以调控电流的大小；第二限流开关307电性连接第二限流电路305以及输出级电路211，详细来说，第二限流开关307的第一源漏极电性连接第二限流电路305，其第二源漏极电性连接第二输出晶体管227的栅极。

第二电流比较器309的第一端U电性连接第八晶体管301与第二参考电流源I_REF的连接端，其第二端V电性连接第二限流开关307，其第三端W电性连接第二感测晶体管303的第二源漏极，其中此第二电流比较器309内含第九晶体管313、第十晶体管315、第十一晶体管317，以及第十二晶体管319，其中，第九晶体管313与第十晶体管315为N型晶体管，第十一晶体管317与第十二晶体管319为P型晶体管。第九晶体管313的第一源漏极电性连接接地端GND，其第二源漏极电性连接栅极，第八晶体管301的第二源漏极电性连接第九晶体管313的第二源漏极；第十晶体管315的栅极电性连接第九晶体管313的栅极，其第一源漏极电性连接接地端GND。第十一晶体管317的第一源漏极电性连接电压源VDD，第二源漏极电性连接第十晶体管315的第二源漏极；第十二晶体管319的栅极电性连接第十一晶体管317的栅极，其第一源漏极电性连接电压源VDD，其第二源漏极电性连接自身的栅极。第二限流开关307的栅极电性连接第十晶体管315的第二源漏极。

过电流保护电路300更含第十三晶体管323以及第十四晶体管321，第十三晶体管323的栅极电性连接第八晶体管301的栅极以及输出级电路211的输出端OUT，其第一源漏极电性连接第八晶体管301与第二参考电流源I_Ref的连接端。第十四晶体管321的栅极电性连接第十晶体管315的第二源漏极，其第一源漏极电性连接第十三晶体管323的第二源漏极，其第二源漏极电性连接第四电流源329。

当输出端OUT的电压值接近接地端GND的电压值，第八晶体管301会导通(ON)，第十三晶体管323截止(OFF)，使端点U上的电流成为I_Ref+I_M8，经由电流镜(Current Mirror，晶体管313、315)的镜射作用，流经端点V的电流大小为K(I_Ref+I_M8)。流经端点W与端点V’的电流与输出电流I_output相等。经第二电流比较器309比较电流K(I_Ref+I_M8)与电流I_output，得出I_output大于K(I_Ref+I_M1)，将使第二限流开关307导通(ON)，使端点Y上的电压下降，而关闭(Turn off)第二输出晶体管227。由于增加了额外的第三电流源I_M8，电流临界值(Peak/Limit current)的大小增加，延缓过电流保护电路的启动时间，使第二输出晶体管227关闭(Off)的时间往后延迟，输出端OUT上的电压往接地电压GND靠近，因此可以避免输出电压的摆幅缩小。

以上实施例的过电流保护电路，在输出电压值增加或减少而靠近电源电压或是靠近接地电压时，使电流临界值增加或变大，延缓过电流保护电路的启动时间，因此可避免输出电压的摆幅缩小；在输出电压与电源电压或是与接地电压之间的差距拉大之后，则使电流临界值回复原先的电平，保持正常运作。

Claims (16)

1.一种过电流保护电路，应用于一运算放大器上，该过电流保护电路包含：

一第一晶体管，具有：

一栅极，电性连接一输出级电路的一输出端，该输出端上流过一输出电流；

一第一源漏极，电性连接一第一电流源；以及

一第二源漏极，电性连接一第一参考电流源；

一第一感测晶体管，具有：

一栅极，电性连接一运算放大器的一第一输出端；

一第一源漏极，电性连接一电压源；以及

一第二源漏极；

一第一限流电路，以调控电流的大小；

一第一限流开关，电性连接该第一限流电路以及该输出级电路；以及

一第一电流比较器，以依据该输出电流、该第一电流源，以及该第一参考电流源，决定是否导通该第一限流开关,

其中，该第一电流比较器具有：

一第一端，电性连接该第一晶体管与该第一参考电流源的连接端；

一第二端，电性连接该第一限流开关；以及

一第三端，电性连接该第一感测晶体管的该第二源漏极。

2.如权利要求1所述的过电流保护电路，其中该第一晶体管为N型晶体管。

3.如权利要求1所述的过电流保护电路，其中该第一感测晶体管与该输出级电路的一第一输出晶体管为P型晶体管，该第一感测晶体管的该栅极与该第一输出晶体管的一栅极电性连接在一起。

4.如权利要求1所述的过电流保护电路，其中该第一电流比较器包含：

一第四晶体管，具有：

一栅极；

一第一源漏极，电性连接该电压源；以及

一第二源漏极，电性连接该栅极；

一第五晶体管，具有：

一栅极，电性连接该第四晶体管的该栅极；

一第一源漏极，电性连接该电压源；以及

一第二源漏极；

一第六晶体管，具有：

一栅极；

一第一源漏极，电性连接一接地端；以及

一第二源漏极，电性连接该第五晶体管的该第二源漏极；

一第七晶体管，具有：

一栅极，电性连接该第六晶体管的该栅极；

一第一源漏极，电性连接该接地端；以及

一第二源漏极，电性连接自身的该栅极。

5.如权利要求4所述的过电流保护电路，其中该第四晶体管与该第五晶体管为P型晶体管，该第六晶体管与该第七晶体管为N型晶体管。

6.如权利要求5所述的过电流保护电路，其中该第一限流开关为一P型晶体管，该第一限流开关具有：

一栅极，电性连接该第五晶体管的该第二源漏极；

一第一源漏极，电性连接该第一限流电路；以及

一第二源漏极，电性连接该第一输出晶体管的该栅极。

7.如权利要求6所述的过电流保护电路，其中该第一晶体管的该第二源漏极电性连接该第四晶体管的该第二源漏极。

8.如权利要求4所述的过电流保护电路，还包含：

一第二晶体管，具有：

一栅极，电性连接该第五晶体管的该第二源漏极；

一第一源漏极，电性连接该第一晶体管与该第一参考电流源的连接端；以及

一第二源漏极；

一第三晶体管，具有：

一栅极，电性连接该第一晶体管的该栅极以及该输出级电路的该输出端；

一第一源漏极，电性连接该第二晶体管的该第二源漏极；以及

一第二源漏极，电性连接一第二电流源。

9.一种过电流保护电路，应用于一运算放大器上，该过电流保护电路包含：

一第八晶体管，具有：

一栅极，电性连接一输出级电路的一输出端，该输出端上流过一输出电流；

一第一源漏极，电性连接一第三电流源；以及

一第二源漏极，电性连接一第二参考电流源；

一第二感测晶体管，具有：

一栅极，电性连接一运算放大器的一第二输出端；以及

一第一源漏极，电性连接一接地端；以及

一第二源漏极；

一第二限流电路，以调控电流的大小；

一第二限流开关，电性连接该第二限流电路以及该输出级电路；以及

一第二电流比较器，以依据该输出电流、该第三电流源，以及该第二参考电流源，决定是否导通该第二限流开关，

其中，该第二电流比较器，具有：

一第一端，电性连接该第八晶体管与该第二参考电流源的连接端；

一第二端，电性连接该第二限流开关；以及

一第三端，电性连接该第二感测晶体管的该第二源漏极。

10.如权利要求9所述的过电流保护电路，其中该第八晶体管为P型晶体管。

11.如权利要求9所述的过电流保护电路，其中该第二感测晶体管与该输出级电路的一第二输出晶体管为N型晶体管，该第二感测晶体管的该栅极与该第二输出晶体管的一栅极电性连接在一起。

12.如权利要求9所述的过电流保护电路，其中该第二电流比较器包含：

一第九晶体管，具有：

一栅极；

一第一源漏极，电性连接该接地端；以及

一第二源漏极，电性连接该栅极；

一第十晶体管，具有：

一栅极，电性连接该第九晶体管的该栅极；

一第一源漏极，电性连接该接地端；以及

一第二源漏极；

一第十一晶体管，具有：

一栅极；

一第一源漏极，电性连接一电压源；以及

一第二源漏极，电性连接该第十晶体管的该第二源漏极；

一第十二晶体管，具有：

一栅极，电性连接该第十一晶体管的该栅极；

一第一源漏极，电性连接该电压源；以及

一第二源漏极，电性连接自身的该栅极。

13.如权利要求12所述的过电流保护电路，其中该第九晶体管与该第十晶体管为N型晶体管，该第十一晶体管与该第十二晶体管为P型晶体管。

14.如权利要求13所述的过电流保护电路，其中该第二限流开关为一N型晶体管，该第二限流开关具有：

一栅极，电性连接该第十晶体管的该第二源漏极；

一第一源漏极，电性连接该第二限流电路；以及

一第二源漏极，电性连接该第二输出晶体管的该栅极。

15.如权利要求12所述的过电流保护电路，其中该第八晶体管的该第二源漏极电性连接该第九晶体管的该第二源漏极。

16.如权利要求12所述的过电流保护电路，还包含：

一第十三晶体管，具有：

一栅极，电性连接该第八晶体管的该栅极以及该输出级电路的该输出端；

一第一源漏极，电性连接该第八晶体管与该第二参考电流源的连接端；以及

一第二源漏极；以及

一第十四晶体管，具有：

一栅极，电性连接该第十晶体管的该第二源漏极；

一第一源漏极，电性连接该第十三晶体管的该第二源漏极；以及

一第二源漏极，电性连接一第四电流源。