CN104615483A - 反射内存卡及反射内存网及反射内存卡的访问方法 - Google Patents
反射内存卡及反射内存网及反射内存卡的访问方法 Download PDFInfo
- Publication number
- CN104615483A CN104615483A CN201510076598.7A CN201510076598A CN104615483A CN 104615483 A CN104615483 A CN 104615483A CN 201510076598 A CN201510076598 A CN 201510076598A CN 104615483 A CN104615483 A CN 104615483A
- Authority
- CN
- China
- Prior art keywords
- module
- data
- packet
- sends
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
反射内存卡及反射内存网及反射内存卡的访问方法,涉及反射内存技术领域。解决了现有的反射内存卡在研究和应用方面受到严重限制的问题。反射内存卡包括网络控制模块、串行通讯接口模块、内存处理模块和PCI接口模块,网络控制模块包括光电转换模块、并串转换模块和网络数据处理模块;网络数据处理模块包括发送数据仲裁模块、接收数据分发模块、光电变换控制逻辑模块、串并转换控制逻辑模块和编解码控制器模块。通过前述所有模块之间的数据传输的搭建,实现了反射内存卡的搭建。通过对发送数据仲裁模块、接收数据分发模块的进一步构建,进一步完成了反射内存卡的内部结构的搭建。本发明适用于反射内存网的研究与应用。
Description
技术领域
本发明涉及反射内存技术领域。
背景技术
反射内存系类产品在国外的研究和应用十分广泛,在国内此类产品正在不断地应用在实时通讯系统的各个方面,例如半实物仿真系统、实时数据保存系统和实时测试系统等。在国内的研究中,主要采用国外现成的反射内存卡组成反射内存网,价格昂贵、成本高,而且在应用上受到权限的限制。目前国内对反射内存卡的研究和应用比较少,自主设计的反射内存卡则更少。因此,研发设计反射内存卡是非常必要的。
从功能上来讲,现有的反射内存卡存在缺乏串行通讯接口访问反射内存网的缺点;从性能上来讲现有的反射内存卡存在内存小、可移植性差的缺点;从成本上讲,现有的反射内存卡价格昂贵、技术权限受限。
发明内容
本发明为了解决现有的反射内存卡在研究和应用方面受到严重限制的问题,也是为了满足国内对反射内存相关产品的需求,也是为了解决现有的反射内存卡存在缺乏串行通讯接口、内存小、可移植性差及成本高的缺点。提出了反射内存卡及反射内存网及反射内存卡的访问方法。
反射内存卡,它包括网络控制模块、串行通讯接口模块、内存处理模块和PCI接口模块;
网络控制模块包括光电转换模块、并串转换模块和网络数据处理模块;
网络数据处理模块包括发送数据仲裁模块、接收数据分发模块、光电变换控制逻辑模块、串并转换控制逻辑模块和编解码控制器模块;
串行通讯接口模块,用于向发送数据仲裁模块发送通用数据包;
内存处理模块,用于接收接收数据分发模块发送的网络数据包;
PCI接口模块,用于接收接收数据分发模块发送的中断信号,还用于输出中断数据包/通用数据包值发送数据仲裁模块;
光电转换模块,用于接收网络数据处理模块内光电变换控制逻辑模块发送的控制命令信号,还用于与光纤网络之间实现光信号的数据交互,还用于对接收的控制命令信号和光信号进行光电转换后与并串转换模块之间进行串行数据的数据交互;
并串转换模块,用于接收串并转换控制逻辑模块发送的控制命令信号,还用于接收光电转换模块发送的串行数据,还用于对接收的控制命令信号和串行数据进行并串数据转换后与编解码控制器模块之间进行并行数据的数据交互;
发送数据仲裁模块,用于接收串行通讯接口模块发送的通用数据包、PCI接口模块发送的中断数据包/通用数据包和接收数据分发模块发送的节点数据包,并对接收的通用数据包、中断数据包/通用数据包和节点数据包进行仲裁处理后输出数据包至编解码控制器模块;
接收数据分发模块,用于接收编解码控制器模块发送的数据包,并对该数据包进行数据分发处理后输出节点数据包至发送数据仲裁模块、输出中断信号至PCI接口模块、输出网络数据包值内存处理模块;
光电变换控制逻辑模块,用于向光电转换模块发送控制命令;
串并转换控制逻辑模块,用于向串并转换模块发送控制命令;
编解码控制器模块,用于接收发送数据仲裁模块发送的数据包和并串转换模块发送的并行数据,并对接收到的数据包和并行数据进行编解码控制后输出数据包至接收数据分发模块。
一种反射内存网,它包括采用环形或着星形方式连接的多台计算机,每台被连接的计算机中都安装有本发明所述的反射内存卡,各个反射内存卡通过光纤连接,且各个反射内存卡在逻辑上共用一段地址。
反射内存卡的访问方法,该方法包括:
用于向发送数据仲裁模块发送通用数据包的步骤;
用于接收接收数据分发模块发送的网络数据包的步骤;
用于接收接收数据分发模块发送的中断信号的步骤,还用于输出中断数据包/通用数据包值发送数据仲裁模块的步骤;
用于接收网络数据处理模块内光电变换控制逻辑模块发送的控制命令信号的步骤,还用于与光纤网络之间实现光信号的数据交互的步骤,还用于对接收的控制命令信号和光信号进行光电转换后与并串转换模块之间进行串行数据的数据交互的步骤;
用于接收串并转换控制逻辑模块发送的控制命令信号的步骤,还用于接收光电转换模块发送的串行数据的步骤,还用于对接收的控制命令信号和串行数据进行并串数据转换后与编解码控制器模块之间进行并行数据的数据交互的步骤;
用于接收串行通讯接口模块发送的通用数据包、PCI接口模块发送的中断数据包/通用数据包和接收数据分发模块发送的节点数据包,并对接收的通用数据包、中断数据包/通用数据包和节点数据包进行仲裁处理后输出数据包至编解码控制器模块的步骤;
用于接收编解码控制器模块发送的数据包,并对该数据包进行数据分发处理后输出节点数据包至发送数据仲裁模块、输出中断信号至PCI接口模块、输出网络数据包值内存处理模块的步骤;
用于向光电转换模块发送控制命令的步骤;
用于向串并转换模块发送控制命令的步骤;
用于接收发送数据仲裁模块发送的数据包和并串转换模块发送的并行数据,并对接收到额数据包和并行数据进行编解码控制后输出数据包至接收数据分发模块的步骤。
有益效果:本发明所述的反射内存卡包括网络控制模块、串行通讯接口模块、内存处理模块和PCI接口模块,网络控制模块包括光电转换模块、并串转换模块和网络数据处理模块;网络数据处理模块包括发送数据仲裁模块、接收数据分发模块、光电变换控制逻辑模块、串并转换控制逻辑模块和编解码控制器模块。通过前述所有模块之间的数据传输的搭建,实现了反射内存卡的搭建。通过对发送数据仲裁模块、接收数据分发模块的进一步构建,进一步说明了本发明所述的反射内存卡的内部结构。解决了现有的反射内存卡在研究和应用方面受到严重限制的问题,也满足了国内对反射内存相关产品的需求。通过串行通讯接口与反射内存网直接连通;通过内存处理模块实现了大内存,本发明所述的反射内存卡,结构简单,价格低廉,而且使用不受限制。
通过根据本发明所述的反射内存卡及计算机和光纤构成的光纤反射网,具有高速传输、可靠、支持跨平台传输等优点,使得在应用和研究方面不受限制。本发明的反射内存卡在实时性和内存大小上做了很大的改善,并且集成了RS422等串行通讯接口,将单一的反射内存卡变成了多功能的通讯板卡。
本发明所述的反射内存卡的访问方法,对反射内存卡内部的数据传输过程进行了详细的解释,该方法数据传输速率快,满足了网络实时传输的需求。本发明适用于反射内存网的研究与应用。
附图说明
图1为反射内存卡与计算机、外部设备及光纤网络之间的连接关系示意图;
图2为反射内存卡内的网络控制模块与内存处理模块、PCI接口模块、串行通讯接口模块之间的连接关系示意图;
图3为发送数据仲裁模块的内部连接关系示意图;
图4为接收数据分发模块的内部连接关系示意图;
图5为具体实施方式八中的发送数据仲裁模块内仲裁模块的仲裁过程示意图。
具体实施方式
具体实施方式一、参照图1和图2具体说明本实施方式,本实施方式所述的反射内存卡,它包括网络控制模块1、串行通讯接口模块2、内存处理模块3和PCI接口模块4;
网络控制模块1包括光电转换模块1-1、并串转换模块1-2和网络数据处理模块1-3;串并转换控制逻辑模块1-1、反射内存卡,它包括网络控制模块1、串行通讯接口模块2、内存处理模块3和PCI接口模块4;
网络控制模块1包括光电转换模块1-1、并串转换模块1-2和网络数据处理模块1-3;
网络数据处理模块1-3包括发送数据仲裁模块1-31、接收数据分发模块1-32、光电变换控制逻辑模块1-33、串并转换控制逻辑模块1-34和编解码控制器模块1-35;
串行通讯接口模块2,用于向发送数据仲裁模块1-31发送通用数据包;
内存处理模块3,用于接收接收数据分发模块1-32发送的网络数据包;
PCI接口模块4,用于接收接收数据分发模块1-32发送的中断信号,还用于输出中断数据包/通用数据包值发送数据仲裁模块1-31;
光电转换模块1-1,用于接收网络数据处理模块1-3内光电变换控制逻辑模块1-33发送的控制命令信号,还用于与光纤网络之间实现光信号的数据交互,还用于对接收的控制命令信号和光信号进行光电转换后与并串转换模块1-2之间进行串行数据的数据交互;
并串转换模块1-2,用于接收串并转换控制逻辑模块1-34发送的控制命令信号,还用于接收光电转换模块1-1发送的串行数据,还用于对接收的控制命令信号和串行数据进行并串数据转换后与编解码控制器模块1-35之间进行并行数据的数据交互;
发送数据仲裁模块1-31,用于接收串行通讯接口模块2发送的通用数据包、PCI接口模块4发送的中断数据包/通用数据包和接收数据分发模块1-32发送的节点数据包,并对接收的通用数据包、中断数据包/通用数据包和节点数据包进行仲裁处理后输出数据包至编解码控制器模块1-35;
接收数据分发模块1-32,用于接收编解码控制器模块1-35发送的数据包,并对该数据包进行数据分发处理后输出节点数据包至发送数据仲裁模块1-31、输出中断信号至PCI接口模块4、输出网络数据包值内存处理模块3;
光电变换控制逻辑模块1-33,用于向光电转换模块1-1发送控制命令;
串并转换控制逻辑模块1-34,用于向串并转换模块1-2发送控制命令;
编解码控制器模块1-35,用于接收发送数据仲裁模块1-31发送的数据包和并串转换模块1-2发送的并行数据,并对接收到额数据包和并行数据进行编解码控制后输出数据包至接收数据分发模块1-32。
本发明所述的反射内存卡由网络控制模块1、串行通讯接口模块2、内存处理模块3、PCI接口模块4四部分组成。其中内存处理模块3的功能是为板卡提供高速大量内存及其接口;串行通讯接口模块的功能是实现串行通讯接口(如RS422等的通讯);PCI接口模块4的功能是通过该PCI接口完成与上位机通讯;网络控制模块1的功能是实现光电转换、高速收发、多路数据仲裁、数据包解析等。
反射内存卡的网络控制模块包括三部分:1、光电转换模块1-1:实现光纤上的电信号转换成电信号和把板卡内的电信号转换成光信号;2、并串转换模块1-2:实现光电转换后的串并处理,提高数据传输能力;3、网络数据处理模块1-3:实现网络上其他节点传输过来的数据的解析分发,同时实现本节点发往其他节点数据的打包和仲裁。
其中光电转换模块由HFBR-57L5AP实现。
其中并串转换模块由推出的千兆高速收发器件(型号为HDMP-1636A)实现,它支持1.0625Gbps的串行数据传输速率,可用在超高速、点对点的双向传输系统中。HDMP-1636A主要完成数据串并行的转换,它只能接收按照8B/10B进行编码的数据,所以我们需要设计HDMP-1636A控制器,匹配HDMP-1636A的数据格式,控制HDMP-1636A的读写时序,这一部分的是在网络数据处理模块中完成。网络数据处理模块由FPGA实现。
具体实施方式二、参照图3具体说明本实施方式,本具体实施方式是对具体实施方式一所述的反射内存卡的进一步说明,本实施方式中,发送数据仲裁模块1-31包括仲裁模块1-311和数据流多路开关模块1-312;
仲裁模块1-311,用于接收PCI接口模块4发送的SDR_FIFO状态信号、接收数据分发模块1-32发送的RF_FIFO状态信号和串行通讯接口模块2发送的IN_FIFO状态信号,并对接收的SDR_FIFO状态信号、RF_FIFO状态信号和IN_FIFO状态信号进行仲裁处理后输出控制信号至数据流多路开关模块1-312;
数据流多路开关模块1-312,用于接收仲裁模块1-311发送的控制信号、接收数据分发模块1-32发送的中断数据包/通用数据包、串行通讯接口模块2发送的通用数据包和PCI接口模块4发送的中断数据包/通用数据包,并对接收的数据进行数据流多路分配后输出数据包值比编解码控制器模块1-35。
具体实施方式三、参照图4具体说明本实施方式,本具体实施方式是对具体实施方式一所述的反射内存卡的进一步说明,本实施方式中,接收数据分发模块1-32包括数据包拆解模块1-321、数据包类型判断模块1-322和节点地址判断模块1-323;
数据包拆解模块1-321,用于接收编解码控制器模块1-35发送的通用数据包/中断数据包、数据包类型判断模块1-322发送的控制信号、节点地址判断模块1-323发送的清空信号,并对接收的通用数据包/中断数据包、控制信号和清空信号进行数据包拆解后输出节点数据包至发送数据仲裁模块1-31、输出中断向量至PCI接口模块4、输出网络数据包至内存处理模块3、输出帧头至节点地址判断模块1-323;
数据包类型判断模块1-322,用于接收节点地址判断模块1-323发送的帧头,并对该帧头进行类型判断后输出控制信号至数据包拆解模块1-321;
节点地址判断模块1-323,用于接收数据包拆解模块1-321发送的帧头,并对该帧头进行节点地址判断后输出帧头至数据包类型判断模块1-322、输出清空信号至数据包拆解模块1-321。
具体实施方式四、本实施方式所述的一种反射内存网,本实施方式中,它包括采用环形或着星形方式连接的多台计算机,每台被连接的计算机中都安装有如权1至权3中任意一项所述的反射内存卡,各个反射内存卡通过光纤连接,且各个反射内存卡在逻辑上共用一段地址。
反射内存网主要是由反射内存板通过光纤连接而成的。网上的每台计算机通过PCI(Peripheral Component Interconnect外设部件互连标准的缩写,是目前个人电脑中使用最广泛的插槽)、VME(VersaModule Eurocard总线是一种通用的计算机总线)、Compact PCI(CPCI是一种基于标准PCI总线的小巧而坚固的高性能总线技术)等插槽插入一块反射内存板形成网络上的一个节点。而网络上每个节点的反射内存板都有一块专门的存储器,并且它们都映射在同一个地址空间,构成了分布式共享存储器。
本发明所述的反射内存网,由多台安装有本发明所述的反射内存卡的计算机通过光纤连接在一起构成。
具体实施方式五、本实施方式所述的反射内存卡的访问方法,该方法包括:
用于向发送数据仲裁模块1-31发送通用数据包的步骤;
用于接收接收数据分发模块1-32发送的网络数据包的步骤;
用于接收接收数据分发模块1-32发送的中断信号的步骤,还用于输出中断数据包/通用数据包值发送数据仲裁模块1-31的步骤;
用于接收网络数据处理模块1-3内光电变换控制逻辑模块1-33发送的控制命令信号的步骤,还用于与光纤网络之间实现光信号的数据交互的步骤,还用于对接收的控制命令信号和光信号进行光电转换后与并串转换模块1-2之间进行串行数据的数据交互的步骤;
用于接收串并转换控制逻辑模块1-34发送的控制命令信号的步骤,还用于接收光电转换模块1-1发送的串行数据的步骤,还用于对接收的控制命令信号和串行数据进行并串数据转换后与编解码控制器模块1-35之间进行并行数据的数据交互的步骤;
用于接收串行通讯接口模块2发送的通用数据包、PCI接口模块4发送的中断数据包/通用数据包和接收数据分发模块1-32发送的节点数据包,并对接收的通用数据包、中断数据包/通用数据包和节点数据包进行仲裁处理后输出数据包至编解码控制器模块1-35的步骤;
用于接收编解码控制器模块1-35发送的数据包,并对该数据包进行数据分发处理后输出节点数据包至发送数据仲裁模块1-31、输出中断信号至PCI接口模块4、输出网络数据包值内存处理模块3的步骤;
用于向光电转换模块1-1发送控制命令的步骤;
用于向串并转换模块1-2发送控制命令的步骤;
用于接收发送数据仲裁模块1-31发送的数据包和并串转换模块1-2发送的并行数据,并对接收到额数据包和并行数据进行编解码控制后输出数据包至接收数据分发模块1-32的步骤。
具体实施方式六、本实施方式是对具体实施方式五所述的反射内存卡的访问方法的进一步说明,本实施方式中,该方法包括:
用于接收PCI接口模块4发送的SDR_FIFO状态信号、接收数据分发模块1-32发送的RF_FIFO状态信号和串行通讯接口模块2发送的IN_FIFO状态信号,并对接收的SDR_FIFO状态信号、RF_FIFO状态信号和IN_FIFO状态信号进行仲裁处理后输出控制信号至数据流多路开关模块1-312的步骤;
用于接收仲裁模块1-311发送的控制信号、接收数据分发模块1-32发送的中断数据包/通用数据包、串行通讯接口模块2发送的通用数据包和PCI接口模块4发送的中断数据包/通用数据包,并对接收的数据进行数据流多路分配后输出数据包值比编解码控制器模块1-35的步骤。
具体实施方式七、本实施方式是对具体实施方式五所述的反射内存卡的访问方法的进一步说明,本实施方式中,该方法包括:
用于接收编解码控制器模块1-35发送的通用数据包/中断数据包、数据包类型判断模块1-322发送的控制信号、节点地址判断模块1-323发送的清空信号,并对接收的通用数据包/中断数据包、控制信号和清空信号进行数据包拆解后输出节点数据包至发送数据仲裁模块1-31、输出中断向量至PCI接口模块4、输出网络数据包至内存处理模块3、输出帧头至节点地址判断模块1-323的步骤;
用于接收节点地址判断模块1-323发送的帧头,并对该帧头进行类型判断后输出控制信号至数据包拆解模块1-321的步骤;
用于接收数据包拆解模块1-321发送的帧头,并对该帧头进行节点地址判断后输出帧头至数据包类型判断模块1-322、输出清空信号至数据包拆解模块1-321的步骤。
具体实施方式八、本实施方式是对具体实施方式五或六所述的反射内存卡的访问方法的进一步说明,本实施方式中,所述仲裁处理过程如下:
所述仲裁模块1-311包括四个状态位:
第一优先级:SIN状态位:设备数据发送;
第二优先级:SDR状态位:节点数据发送;
第三优先级:SRF状态位:网络数据发送;
第四优先级:SIDLE状态位:空闲状态;
在考虑各个FIFO优先级的情况下,同时保证各个FIFO不会溢出,具体如下:
状态A:取IN_FIFO的数据,当NET_FIFO为空,且SDR_FIFO不为空,RF_FIFO不满时,转入状态B;
当IN_FIFO为空,且SDR_FIFO为空,RF_FIFO不为空时,转入状态C;
当SDR_FIFO、RF_FIFO、IN_FIFO均为空时,转入状态D;
状态B:取SDR_FIFO的数据,当IN_FIFO不为空,且SDR_FIFO和RF_FIFO不满时,转入状态A;
当SDR_FIFO为空,且IN_FIFO为空时,转入状态C;或者当SDR_FIFO为空,RF_FIFO为满时,转入状态C;
当SDR_FIFO、RF_FIFO、IN_FIFO均为空时,转入状态D;
状态C:取NET_FIFO的数据,当IN_FIFO不为空,且NET_FIFO不满时,转入状态A;
当IN_FIFO为空,SDR_FIFO不为空,且RF_FIFO不为满时,转入状态B;
状态D:空闲,当NET_FIFO不为空时,转入状态A;
当IN_FIFO不为空且NET_FIFO为空时,转入状态B;
当RF_FIFO不为空且NET_FIFO和IN_FIFO均为空时,转入状态C。SIN状态位:设备数据发送,是指读取IN_FIFO的数据;SDR状态位:节点数据发送,是只读取SDR_FIFO的数据;SRF状态位:网络数据发送,是指读取RF_FIFO的数据。
通用数据包宽度为33bit,由桢头、地址桢、数据桢、校验桢组成。用户通过PCI接口模块或是串行通讯模块将通用数据桢送到网络控制模块,再通过网络控制模块发送到反射内存网络。
表1 通用数据包格式
通用数据包内的SID表示发送节点号;中断标志位为0标识通用数据包,为1标识中断数据包;设备标志为000标识数据包是从PCI模块过来的数据包,为001标识是从串行通讯接口模块过来的数据包;length的值表示包中数据项(Data)的数目;Parity为包中数据的偶校验值。
中断数据包宽度为33bit,由桢头、中断向量、校验桢组成。用户通过PCI接口模块将中断数据桢送到网络控制模块,再通过网络控制模块发送到反射内存网络。
表2 中断数据包格式
中断数据包内Type用于编码中断类型。TID为目标节点地址。UserDefData为用户定义中断数据,常用作中断向量。
网络数据包是从反射内存网络传递到本节点的数据经过解包后得到的。与通用数据包相比没有了桢头和校验帧,只有地址和数据桢。网络数据包是从网络控制模块传递到内存处理模块,即将网络上的数据存到本节点的内存中去。
表3 网络数据包格式
编解码控制器模块中内部包括2个8B/10B编码器。编解码控制器模块负责在发送数据时,从T_FIFO中取出数据,经数据格式转换后,将数据输出到8B/10B编码器中;在接收数据时,将从8B/10B解码器出来的数据经格式转换后输出到R_FIFO;同时编解码控制器模块还负责对HDMP-1636A时序的控制。
Claims (8)
1.反射内存卡,其特征在于,它包括网络控制模块(1)、串行通讯接口模块(2)、内存处理模块(3)和PCI接口模块(4);
网络控制模块(1)包括光电转换模块(1-1)、并串转换模块(1-2)和网络数据处理模块(1-3);
网络数据处理模块(1-3)包括发送数据仲裁模块(1-31)、接收数据分发模块(1-32)、光电变换控制逻辑模块(1-33)、串并转换控制逻辑模块(1-34)和编解码控制器模块(1-35);
串行通讯接口模块(2),用于向发送数据仲裁模块(1-31)发送通用数据包;
内存处理模块(3),用于接收接收数据分发模块(1-32)发送的网络数据包;
PCI接口模块(4),用于接收接收数据分发模块(1-32)发送的中断信号,还用于输出中断数据包/通用数据包值发送数据仲裁模块(1-31);
光电转换模块(1-1),用于接收网络数据处理模块(1-3)内光电变换控制逻辑模块(1-33)发送的控制命令信号,还用于与光纤网络之间实现光信号的数据交互,还用于对接收的控制命令信号和光信号进行光电转换后与并串转换模块(1-2)之间进行串行数据的数据交互;
并串转换模块(1-2),用于接收串并转换控制逻辑模块(1-34)发送的控制命令信号,还用于接收光电转换模块(1-1)发送的串行数据,还用于对接收的控制命令信号和串行数据进行并串数据转换后与编解码控制器模块(1-35)之间进行并行数据的数据交互;
发送数据仲裁模块(1-31),用于接收串行通讯接口模块(2)发送的通用数据包、PCI接口模块(4)发送的中断数据包/通用数据包和接收数据分发模块(1-32)发送的节点数据包,并对接收的通用数据包、中断数据包/通用数据包和节点数据包进行仲裁处理后输出数据包至编解码控制器模块(1-35);
接收数据分发模块(1-32),用于接收编解码控制器模块(1-35)发送的数据包,并对该数据包进行数据分发处理后输出节点数据包至发送数据仲裁模块(1-31)、输出中断信号至PCI接口模块(4)、输出网络数据包值内存处理模块(3);
光电变换控制逻辑模块(1-33),用于向光电转换模块(1-1)发送控制命令;
串并转换控制逻辑模块(1-34),用于向串并转换模块(1-2)发送控制命令;
编解码控制器模块(1-35),用于接收发送数据仲裁模块(1-31)发送的数据包和并串转换模块(1-2)发送的并行数据,并对接收到的数据包和并行数据进行编解码控制后输出数据包至接收数据分发模块(1-32)。
2.根据权利要求1所述的反射内存卡,其特征在于,发送数据仲裁模块(1-31)包括仲裁模块(1-311)和数据流多路开关模块(1-312);
仲裁模块(1-311),用于接收PCI接口模块(4)发送的SDR_FIFO状态信号、接收数据分发模块(1-32)发送的RF_FIFO状态信号和串行通讯接口模块(2)发送的IN_FIFO状态信号,并对接收的SDR_FIFO状态信号、RF_FIFO状态信号和IN_FIFO状态信号进行仲裁处理后输出控制信号至数据流多路开关模块(1-312);
数据流多路开关模块(1-312),用于接收仲裁模块(1-311)发送的控制信号、接收数据分发模块(1-32)发送的中断数据包/通用数据包、串行通讯接口模块(2)发送的通用数据包和PCI接口模块(4)发送的中断数据包/通用数据包,并对接收的数据进行数据流多路分配后输出数据包值比编解码控制器模块(1-35)。
3.根据权利要求1所述的反射内存卡,其特征在于,接收数据分发模块(1-32)包括数据包拆解模块(1-321)、数据包类型判断模块(1-322)和节点地址判断模块(1-323);
数据包拆解模块(1-321),用于接收编解码控制器模块(1-35)发送的通用数据包/中断数据包、数据包类型判断模块(1-322)发送的控制信号、节点地址判断模块(1-323)发送的清空信号,并对接收的通用数据包/中断数据包、控制信号和清空信号进行数据包拆解后输出节点数据包至发送数据仲裁模块(1-31)、输出中断向量至PCI接口模块(4)、输出网络数据包至内存处理模块(3)、输出帧头至节点地址判断模块(1-323);
数据包类型判断模块(1-322),用于接收节点地址判断模块(1-323)发送的帧头,并对该帧头进行类型判断后输出控制信号至数据包拆解模块(1-321);
节点地址判断模块(1-323),用于接收数据包拆解模块(1-321)发送的帧头,并对该帧头进行节点地址判断后输出帧头至数据包类型判断模块(1-322)、输出清空信号至数据包拆解模块(1-321)。
4.一种反射内存网,它包括采用环形或着星形方式连接的多台计算机,其特征在于,每台被连接的计算机中都安装有如权1至权3中任意一项所述的反射内存卡,各个反射内存卡通过光纤连接,且各个反射内存卡在逻辑上共用一段地址。
5.反射内存卡的访问方法,其特征在于,该方法包括:
用于向发送数据仲裁模块(1-31)发送通用数据包的步骤;
用于接收接收数据分发模块(1-32)发送的网络数据包的步骤;
用于接收接收数据分发模块(1-32)发送的中断信号的步骤,还用于输出中断数据包/通用数据包值发送数据仲裁模块(1-31)的步骤;
用于接收网络数据处理模块(1-3)内光电变换控制逻辑模块(1-33)发送的控制命令信号的步骤,还用于与光纤网络之间实现光信号的数据交互的步骤,还用于对接收的控制命令信号和光信号进行光电转换后与并串转换模块(1-2)之间进行串行数据的数据交互的步骤;
用于接收串并转换控制逻辑模块(1-34)发送的控制命令信号的步骤,还用于接收光电转换模块(1-1)发送的串行数据的步骤,还用于对接收的控制命令信号和串行数据进行并串数据转换后与编解码控制器模块(1-35)之间进行并行数据的数据交互的步骤;
用于接收串行通讯接口模块(2)发送的通用数据包、PCI接口模块(4)发送的中断数据包/通用数据包和接收数据分发模块(1-32)发送的节点数据包,并对接收的通用数据包、中断数据包/通用数据包和节点数据包进行仲裁处理后输出数据包至编解码控制器模块(1-35)的步骤;
用于接收编解码控制器模块(1-35)发送的数据包,并对该数据包进行数据分发处理后输出节点数据包至发送数据仲裁模块(1-31)、输出中断信号至PCI接口模块(4)、输出网络数据包值内存处理模块(3)的步骤;
用于向光电转换模块(1-1)发送控制命令的步骤;
用于向串并转换模块(1-2)发送控制命令的步骤;
用于接收发送数据仲裁模块(1-31)发送的数据包和并串转换模块(1-2)发送的并行数据,并对接收到额数据包和并行数据进行编解码控制后输出数据包至接收数据分发模块(1-32)的步骤。
6.根据权利要求5所述的反射内存卡的访问方法,其特征在于,该方法包括:
用于接收PCI接口模块(4)发送的SDR_FIFO状态信号、接收数据分发模块(1-32)发送的RF_FIFO状态信号和串行通讯接口模块(2)发送的IN_FIFO状态信号,并对接收的SDR_FIFO状态信号、RF_FIFO状态信号和IN_FIFO状态信号进行仲裁处理后输出控制信号至数据流多路开关模块(1-312)的步骤;
用于接收仲裁模块(1-311)发送的控制信号、接收数据分发模块(1-32)发送的中断数据包/通用数据包、串行通讯接口模块(2)发送的通用数据包和PCI接口模块(4)发送的中断数据包/通用数据包,并对接收的数据进行数据流多路分配后输出数据包值比编解码控制器模块(1-35)的步骤。
7.根据权利要求5所述的反射内存卡的访问方法,其特征在于,该方法包括:
用于接收编解码控制器模块(1-35)发送的通用数据包/中断数据包、数据包类型判断模块(1-322)发送的控制信号、节点地址判断模块(1-323)发送的清空信号,并对接收的通用数据包/中断数据包、控制信号和清空信号进行数据包拆解后输出节点数据包至发送数据仲裁模块(1-31)、输出中断向量至PCI接口模块(4)、输出网络数据包至内存处理模块(3)、输出帧头至节点地址判断模块(1-323)的步骤;
用于接收节点地址判断模块(1-323)发送的帧头,并对该帧头进行类型判断后输出控制信号至数据包拆解模块(1-321)的步骤;
用于接收数据包拆解模块(1-321)发送的帧头,并对该帧头进行节点地址判断后输出帧头至数据包类型判断模块(1-322)、输出清空信号至数据包拆解模块(1-321)的步骤。
8.根据权利要求5或6所述的反射内存卡的访问方法,其特征在于,所述仲裁处理过程如下:
所述仲裁模块(1-311)包括四个状态位:
第一优先级:SIN状态位:设备数据发送;
第二优先级:SDR状态位:节点数据发送;
第三优先级:SRF状态位:网络数据发送;
第四优先级:SIDLE状态位:空闲状态;
在考虑各个FIFO优先级的情况下,同时保证各个FIFO不会溢出,具体如下:
状态A:取IN_FIFO的数据,当NET_FIFO为空,且SDR_FIFO不为空,RF_FIFO不满时,转入状态B;
当IN_FIFO为空,且SDR_FIFO为空,RF_FIFO不为空时,转入状态C;
当SDR_FIFO、RF_FIFO、IN_FIFO均为空时,转入状态D;
状态B:取SDR_FIFO的数据,当IN_FIFO不为空,且SDR_FIFO和RF_FIFO不满时,转入状态A;
当SDR_FIFO为空,且IN_FIFO为空时,转入状态C;或者当SDR_FIFO为空,RF_FIFO为满时,转入状态C;
当SDR_FIFO、RF_FIFO、IN_FIFO均为空时,转入状态D;
状态C:取NET_FIFO的数据,当IN_FIFO不为空,且NET_FIFO不满时,转入状态A;
当IN_FIFO为空,SDR_FIFO不为空,且RF_FIFO不为满时,转入状态B;
状态D:空闲,当NET_FIFO不为空时,转入状态A;
当IN_FIFO不为空且NET_FIFO为空时,转入状态B;
当RF_FIFO不为空且NET_FIFO和IN_FIFO均为空时,转入状态C。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510076598.7A CN104615483A (zh) | 2015-02-12 | 2015-02-12 | 反射内存卡及反射内存网及反射内存卡的访问方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510076598.7A CN104615483A (zh) | 2015-02-12 | 2015-02-12 | 反射内存卡及反射内存网及反射内存卡的访问方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104615483A true CN104615483A (zh) | 2015-05-13 |
Family
ID=53149939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510076598.7A Pending CN104615483A (zh) | 2015-02-12 | 2015-02-12 | 反射内存卡及反射内存网及反射内存卡的访问方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104615483A (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103685292A (zh) * | 2013-12-20 | 2014-03-26 | 哈尔滨工业大学 | 一种通用的协议转换装置及方法 |
CN203733105U (zh) * | 2014-01-07 | 2014-07-23 | 中国电子科技集团公司第八研究所 | 光纤反射内存卡及光纤反射内存网 |
-
2015
- 2015-02-12 CN CN201510076598.7A patent/CN104615483A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103685292A (zh) * | 2013-12-20 | 2014-03-26 | 哈尔滨工业大学 | 一种通用的协议转换装置及方法 |
CN203733105U (zh) * | 2014-01-07 | 2014-07-23 | 中国电子科技集团公司第八研究所 | 光纤反射内存卡及光纤反射内存网 |
Non-Patent Citations (2)
Title |
---|
李明星: "《基于内存反射技术的实时网络接口卡研制》", 《中国优秀硕士学位论文全文数据库》 * |
王丽莉: "《基于CPCI 光纤传输卡的设计与研究》", 《中国优秀硕士学位论文全文数据库》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103888293B (zh) | 多通道fc网络数据仿真系统的数据通道调度方法 | |
CN106612141A (zh) | 一种光纤通道协议通用仿真测试卡及其数据交互方法 | |
CN102681971B (zh) | 一种基于aurora协议进行FPGA板间高速互连的方法 | |
CN105959288A (zh) | 一种电力电网系统中的网络协议转换及其相互通讯方法 | |
CN103248537B (zh) | 基于fc‑ae‑1553的混合航电系统测试仪 | |
CN103440219A (zh) | 一种新型的通用总线转换桥ip核 | |
CN108768892A (zh) | 一种基于p4的可编程数据平面交换原型的设计与实现 | |
CN202084028U (zh) | 一种模块化多串口扩展装置 | |
CN104780333A (zh) | 基于fpga的高带宽视频源接口适配装置 | |
JP2014067433A (ja) | 統合マルチ転送媒体コネクタ・アーキテクチャ | |
CN106598889A (zh) | 一种基于fpga夹层板的sata主控器 | |
CN105786752B (zh) | 一种计算设备与fpga间的usb通信方法和通信系统 | |
CN104699654A (zh) | 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法 | |
KR101679333B1 (ko) | 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템 | |
CN101794152A (zh) | 具有lvds串行接口的嵌入式控制器及其控制方法 | |
CN107832248A (zh) | 一种带有加解密功能的数据摆渡模块及其数据处理方法 | |
Kadric et al. | An FPGA implementation for a high-speed optical link with a PCIe interface | |
Wu et al. | A flexible FPGA-to-FPGA communication system | |
CN205305048U (zh) | 一种千兆光网络交换机 | |
CN205304857U (zh) | 一种万兆光网络交换机 | |
CN101047447B (zh) | 基于光纤的点对点工业串行实时通信系统及其控制方法 | |
CN202694039U (zh) | 一种适配器电路 | |
CN206348789U (zh) | 一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统 | |
CN202406141U (zh) | 一种防火墙 | |
CN104615483A (zh) | 反射内存卡及反射内存网及反射内存卡的访问方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150513 |
|
RJ01 | Rejection of invention patent application after publication |