CN104598662A - 工艺设计类型之间的电路设计移植 - Google Patents
工艺设计类型之间的电路设计移植 Download PDFInfo
- Publication number
- CN104598662A CN104598662A CN201410012718.2A CN201410012718A CN104598662A CN 104598662 A CN104598662 A CN 104598662A CN 201410012718 A CN201410012718 A CN 201410012718A CN 104598662 A CN104598662 A CN 104598662A
- Authority
- CN
- China
- Prior art keywords
- parameter
- circuit design
- ordered set
- topological
- category
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 193
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000008569 process Effects 0.000 title abstract description 9
- 230000000712 assembly Effects 0.000 claims description 14
- 238000000429 assembly Methods 0.000 claims description 14
- 238000000638 solvent extraction Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 abstract description 9
- 230000006399 behavior Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 230000015654 memory Effects 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000012417 linear regression Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010606 normalization Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/12—Sizing, e.g. of transistors or gates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了工艺设计类型之间的电路设计移植,即用于将电路设计从第一工艺设计类型移植到第二工艺设计类型的一个或多个系统和技术。电路设计包括诸如晶体管的一个或多个组件,其根据诸如90nm处理环境的第一工艺设计类型进行布置和按大小排列。电路设计划分为一个或多个拓扑范畴,诸如电流镜拓扑范畴或差分对拓扑范畴。参数的有序集合被确定用于各自的拓扑范畴。基于一个或多个拓扑范畴缩放电路设计内的组件,以产生指定用于诸如50nm处理环境的第二工艺设计类型的移植电路设计。
Description
技术领域
本发明总的来说涉及电路设计,更具体地,涉及工艺设计类型之间的电路设计移植。
背景技术
电路设计通常模拟具有一个或多个器件的电路的布局,诸如,一个或多个晶体管、OPAMPS、电流型逻辑块、模拟器件、级联电流镜等。这样的器件根据多种电路拓扑性质或器件参数(诸如沟道宽度、沟道长度、多晶到多晶间隔(poly-to-poly spacing)、多晶密度、或多种其他参数或约束)被放在并且按大小排列在电路设计内。根据工艺设计类型(诸如,90nm处理环境)产生电路设计。
发明内容
根据本发明的一个方面,提供了一种方法,包括:将电路设计划分为第一拓扑范畴和第二拓扑范畴,电路设计根据第一工艺设计类型指定;确定用于第一拓扑范畴的参数的第一有序集合和用于第二拓扑范畴的参数的第二有序集合;以及基于参数的第一有序集合和参数的第二有序集合,缩放电路设计内的一个或多个组件,以产生根据用于电路设计的第二工艺设计类型指定的移植电路设计。
优选地,该方法包括:模拟第一拓扑范畴的电路拓扑行为,以识别用于参数的第一有序集合的第一性能特征。
优选地,该方法包括:基于第一性能特征,标准化参数的第一有序集合,对应于第二工艺设计类型的新参数值的标准化参数满足第一工艺设计类型的旧参数值。
优选地,确定参数的第一有序集合包括:识别用于第一拓扑范畴的参数的第一集合;以及基于尺寸分级标准,对参数的第一集合内的各个参数进行排序,以确定参数的第一有序集合。
优选地,第一拓扑范畴包括电流镜拓扑和差分对拓扑中的至少一个。
优选地,第一拓扑范畴包括电流镜拓扑,该方法包括:识别用于第一拓扑范畴内的包含物的Rout参数和电压阈值(Vth)参数中的至少一个。
优选地,确定参数的第一有序集合包括:基于具有比用于电流镜拓扑的Vth参数更高等级的Rout参数,在参数的第一有序集合内将Rout参数排列在Vth参数之前。
优选地,第一拓扑范畴包括差分对拓扑,该方法包括:识别用于第一拓扑范畴内的包含物的电压阈值(Vth)参数、跨导参数和电流开与电流关比率(Ion/Ioff)参数中的至少一个。
优选地,确定参数的第一有序集合包括:基于具有比用于差分对拓扑的跨导参数更高等级的Vth参数,在参数的第二有序集合内将Vth参数排列在跨导参数之前。
优选地,确定参数的第一有序集合包括:基于具有比用于差分拓扑的Ion/Ioff参数更高等级的跨导参数,在参数的第二有序集合内将跨导参数排列在Ion/Ioff参数之前。
优选地,确定参数的第一有序集合包括以下至少一个:基于净空标准,对电压阈值(Vth)参数分级;基于Id与Vd灵敏度标准,对Rout参数分级;基于电压增益与电流标准,对跨导参数分级;或基于输出摆幅衰减标准,对电流开与电流关比率(Ion/Ioff)参数分级。
优选地,缩放一个或多个组件包括:基于参数的第一有序集合内的第一参数,识别用于第一组件的初始沟道长度选择;以及基于参数的第一有序集合内的第二参数,优化用于第一组件的初始沟道长度选择,以确定用于移植电路设计的沟道长度。
优选地,在参数的第一有序集合内,第一参数排列在第二参数之前。
优选地,该方法包括:利用电流平方律技术,基于沟道长度确定用于第一组件的沟道宽度。
优选地,缩放一个或多个组件包括:基于参数的第一有序集合内的电压阈值(Vth)参数,识别用于第一组件的第一初始沟道尺寸参数选择;基于参数的第一有序集合内的跨导参数,优化第一初始沟道尺寸参数选择,以产生第二初始沟道尺寸参数选择;以及基于参数的第一有序集合内的电流开与电流关比率(Ion/Ioff)参数,优化第二初始沟道尺寸参数选择,以确定用于移植电路设计的沟道尺寸参数。
根据本发明的另一方面,提供了一种方法,包括:将模拟电路设计划分为电流镜拓扑范畴和差分对拓扑范畴,电路设计根据第一工艺设计类型指定;确定用于电流镜拓扑范畴的参数的第一有序集合和用于差分对拓扑范畴的参数的第二有序集合;以及基于参数的第一有序集合和参数的第二有序集合,缩放电路设计内的一个或多个组件,以产生根据用于模拟电路设计的第二工艺设计类型指定的移植电路设计。
优选地,模拟电路设计包括级联电流镜、OPAMP和电流型逻辑(CML)中的至少一个。
根据本发明的又一方面,提供了一种系统,包括:划分组件,配置为将电路设计划分为第一拓扑范畴和第二拓扑范畴,电路设计根据第一工艺设计类型指定;参数组件,配置为模拟第一拓扑范畴的电路拓扑行为以确定参数的第一有序集合,以及模拟第二拓扑范畴的电路拓扑行为以确定参数的第二有序集合;以及缩放组件,配置为基于参数的第一有序集合和参数的第二有序集合,缩放电路设计内的一个或多个组件,以产生根据用于电路设计的第二工艺设计类型指定的移植电路设计。
优选地,第一拓扑范畴包括电流镜拓扑,并且划分组件配置为:识别用于第一拓扑范畴内的包含物的Rout参数和电压阈值(Vth)参数中的至少一个。
优选地,第一拓扑范畴包括差分对拓扑,划分组件配置为:识别用于第一拓扑范畴内的包含物的电压阈值(Vth)参数、跨导参数和电流开与电流关比率(Ion/Ioff)参数中的至少一个。
附图说明
图1是示出根据一些实施例的将电路设计从第一工艺设计类型移植到第二工艺设计类型的方法的流程图。
图2是根据一些实施例的用于构造模拟电路结构的一个或多个拓扑范畴(topology category)的图解。
图3A是根据一些实施例的用于划分电路设计的系统的图解。
图3B是根据一些实施例的将电路设计划分为电流镜拓扑范畴和差分对拓扑范畴的图解。
图4是根据一些实施例的用于将电路设计从第一工艺设计类型移植到第二工艺设计类型作为移植电路设计的系统的图解。
图5是根据一些实施例的识别初始沟道长度选择的图解。
图6是根据一些实施例的优化初始沟道长度选择的图解。
图7是根据一些实施例的用于电路设计的移植电路设计的电路设计布局尺寸估计的图解。
图8是示例性计算机可读介质的图解,其中,可以包括配置为具体化本文阐述的一个或多个规定的处理器可执行指令。
图9示出了可以实现本文阐述的一个或多个规定的示例性计算环境。
具体实施方式
现在根据附图描述所要求保护的主题,其中,贯穿说明书,相同的参考数字通常用于指相同的元件。在以下说明书中,为了说明的目的,阐述大量具体细节,以提供所要求保护的主题的理解。然而,明显地,可以在没有这些具体细节的情况下,实践所要求保护的主题。在其他情况下,以框图形式示出结构和器件,以便于描述所要求保护的主题。
本文提供了用于将电路设计从第一工艺设计类型移植到第二工艺设计类型的一个或多个系统和技术。根据诸如90nm处理环境的第一工艺设计类型,设计诸如包括一个或多个组件(诸如晶体管、OPAMPS、电流型逻辑(CML)、级联电流镜等)的模拟电路的电路设计。根据设计约束、尺寸约束、间隔约束、或用于第一工艺设计类型的其他设计规则放置和按大小排列电路设计内的这些组件的结构。电路设计从第一设计工艺类型被移植到第二设计工艺类型,诸如50nm处理环境。然而,用于第一工艺设计类型的设计规则的满足不保证电路设计将满足用于第二工艺设计类型的设计规则。因此,如本文所提供的,电路设计有效地从第一工艺设计类型被移植到第二工艺设计类型,从而使得晶体管尺寸调整、性能分析、面积估计、以及新设计和布局的产生是直接和自动化的。
图1中示出了将电路设计从第一工艺设计类型移植到第二工艺设计类型的方法100。根据第一工艺设计类型指定电路设计。根据用于第一工艺设计类型的设计规则放置、按大小排列、或连接电路设计内的组件。在102中,电路设计被划分为一个或多个拓扑范畴,诸如第一拓扑范畴、第二拓扑范畴、或任何其他数量或类型的拓扑范畴。在一个实施例中,第一拓扑范畴包括电流镜拓扑,并且第二拓扑范畴包括差分对拓扑。图2示出了用于构造模拟电路结构的一个或多个拓扑范畴。级联电流镜结构200由根据电流镜拓扑形成的第一结构202和根据电流镜拓扑形成的第二结构204构成。OPAMP结构210由根据电流镜拓扑形成的第一结构212、根据差分对拓扑形成的第二结构214以及根据电流镜拓扑形成的第三结构216构成。电流型逻辑(CML)结构220由根据差分对拓扑形成的第一结构222和根据电流镜拓扑形成的第二结构224构成。
在104中,确定用于第一拓扑范畴的参数的第一有序集合和用于第二拓扑范畴的参数的第二有序集合。在一个实施例中,一个或多个参数被识别用于第一拓扑范畴,诸如用于电流镜拓扑范畴内的包含物的Rout参数或电压阈值(Vth)参数。在一个实施例中,一个或多个参数被识别用于第二拓扑范畴,诸如用于差分对拓扑范畴内的包含物的电压阈值(Vth)参数、跨导(gm)参数、或电流开与电流关比率(Ion/Ioff)参数。
模拟第一拓扑范畴的电路拓扑行为,以识别用于参数的第一有序集合的第一性能特征。在一个实施例中,利用线性回归模型和器件参数λ,模拟用于电流镜拓扑范畴的Rout参数,以确定用于电流镜拓扑范畴的沟道长度或用于沟道长度的第一性能特征。模拟第二拓扑范畴的电路拓扑行为,以识别用于参数的第二有序集合的第二性能特征。
基于第一性能特征标准化参数的第一有序集合,并且基于第二性能特征标准化参数的第二有序集合。标准化参数对应于新参数值,诸如具有新性能值的新沟道长度,新参数值与满足与第一工艺设计类型相关的较旧参数值(诸如,具有旧性能值的旧沟道长度)的第二工艺设计类型相关。在一个实施例中,如果第一工艺设计类型的旧沟道长度具有7.47的性能值,则新沟道长度被选择作为标准化参数,从而使得标准化参数具有7.47或更大的性能值。
根据诸如尺寸分级标准的不同标准,将参数的第一有序集合内的参数和参数的第二有序集合内的参数分级和排序。在一个实施例中,基于净空标准对电压阈值(Vth)参数分级,基于Id与Vds灵敏度标准对Rout参数分级,基于电压增益与电流标准对跨导参数分级,基于输出摆幅衰减标准对电流开与电流关比率(Ion/Ioff)参数分级等。在第一拓扑范畴包括电流镜拓扑范畴的实施例中,基于具有比用于电流镜拓扑范畴的电压阈值(Vth)参数更高等级的Rout参数,在参数的第一有序集合内将Rout参数排列在电压阈值(Vth)参数之前。在第二拓扑范畴包括差分对拓扑范畴的实施例中,基于具有比用于差分对拓扑范畴的跨导参数更高等级的电压阈值(Vth)参数,在参数的第二有序集合内将电压阈值(Vth)参数排列在跨导参数之前。基于具有比用于差分对拓扑范畴的Ion/Ioff参数更高等级的跨导参数,将跨导参数排列在电流开与电流关比率(Ion/Ioff)参数之前。
在106中,基于参数的第一有序集合和参数的第二有序集合,缩放(resize)电路设计内的诸如晶体管的一个或多个组件,以产生根据用于电路设计的第二工艺设计类型指定的移植电路设计。在第一拓扑范畴包括电流镜拓扑范畴的实施例中,基于参数的第一有序集合内的第一参数,初始沟道长度选择被识别用于诸如第一晶体管的第一组件。在一个实施例中,基于Rout参数选择3的沟道长度,这是因为3的沟道长度提供的性能值等于或大于用于第一工艺设计类型(例如,图5)的10的旧沟道长度的性能值。基于参数的第一有序集合内的第二参数,优化(refine)初始沟道长度选择。在一个实施例中,基于电压阈值(Vth)参数选择5的沟道长度,这是因为5的沟道长度低于由电压阈值(Vth)参数指定的饱和阈值。利用电流平方律(current square law)技术和沟道长度,沟道宽度被确定用于第一组件。用这样方式,沟道长度、沟道宽度、或其他器件参数被确定用于缩放用于第二工艺设计类型的移植电路设计内的晶体管。
在第二拓扑范畴包括差分对拓扑范畴的实施例中,基于参数的第二有序集合内的电压阈值(Vth)参数,第一初始沟道尺寸参数选择被识别用于第二组件,诸如用于第二晶体管的沟道长度或宽度。基于参数的第二有序集合内的跨导(gm)参数,优化第一初始沟道尺寸参数选择,以产生第二初始沟道尺寸参数选择。基于参数的第二有序集合内的电流开与电流关比率(Ion/Ioff)参数,优化第二初始沟道尺寸参数选择,以确定用于移植电路设计使用中的沟道尺寸参数。用这种方式,沟道尺寸参数被确定用于缩放用于第二工艺设计类型的移植电路设计内的晶体管。
图3A示出用于划分电路设计302的系统300。根据诸如90nm处理环境的第一工艺设计类型,指定电路设计302。系统300包括划分组件304。划分组件304配置为将电路设计302划分为一个或多个拓扑范畴。在一个实施例中,划分组件304将电路设计302划分为第一拓扑范畴306和第二拓扑范畴308。系统300包括参数组件310。参数组件310配置为模拟第一拓扑范畴306的电路拓扑行为,以确定有序参数的第一集合312。参数组件310配置为模拟第二拓扑范畴308的电路拓扑行为,以确定有序参数的第一集合314。应该想到,任何数量或类型的拓扑范畴都可以被识别用于电路设计302。
图3B示出了将电路设计302划分为电流镜拓扑范畴354和差分对拓扑范畴356的划分组件304的实施例。参数组件310配置为模拟用于电流镜拓扑354的电流拓扑行为,以确定参数的第一有序集合358,诸如具有比电压阈值(Vth)参数的等级更高的等级的Rout参数。参数组件310配置为模拟用于电流镜拓扑354的电流拓扑行为,以确定参数的第一有序集合358,诸如具有比用于电压阈值(Vth)参数的等级2更高的等级为1的Rout参数。参数组件310配置为模拟用于差分对拓扑356的电流拓扑行为,以确定参数的第二有序集合360,诸如等级为1的电压阈值(Vth)参数、等级为2的跨导(gm)参数以及等级为3的电流开与电流关比率(Ion/Ioff)参数。用这种方式,划分电流设计302,并且参数被指定并且分级用于各自的划分。
在用于差分对拓扑356的组件包括OPAMP的实施例中,参数组件310确定用于OPAMP的参数的有序集合,以包括电压阈值(Vth)参数和跨导(gm)参数。在用于差分对拓扑356的组件包括电流型逻辑(CML)的实施例中,参数组件310确定用于CML的参数的有序集合,以包括电压阈值(Vth)参数和电流开与电流关比率(Ion/Ioff)参数。
图4示出了将电路设计302从第一工艺设计类型移植到第二工艺设计类型作为移植电路设计404的系统400。系统400包括缩放组件402。缩放组件402配置为基于参数的第一有序集合(诸如,用于电流镜拓扑356的参数的第一有序集合358)和参数的第二有序集合(诸如,用于差分对拓扑358的参数的第二有序集合360)缩放电路设计302内的一个或多个组件。应该想到,缩放组件可以估计用于电路设计302的任何数量或类型的拓扑范畴。用这种方式,缩放组件402将诸如晶体管的组件缩放或放置在电路设计302内,以创建满足用于诸如50nm处理环境的第二工艺设计类型(例如,图7)的设计约束、性能目标或设计规则的移植电路设计404。
图5和图6示出了基于用于电流镜拓扑范畴的有序参数的第一集合,识别用于电路设计的沟道长度的缩放组件402的实施例。如图5所示,缩放组件402基于Rout参数识别用于电流镜拓扑范畴的诸如晶体管的组件的沟道长度的初始选择。在一个实施例中,缩放组件402确定电路设计302的第一工艺设计类型具有10的旧沟道长度504,这导致具有7.47的性能指标。缩放组件402基于导致诸如12.36的性能指标(其等于或大于旧沟道长度10的性能指标)的初始沟道长度选择506,识别包括3的沟道长度的初始沟道长度选择506。用这种方式,如图5所示,基于用于电流镜拓扑范畴的Rout参数,识别初始沟道长度选择506。
如图6所示,缩放组件402基于考虑饱和度(诸如,拐角到拐角变化饱和度)的电压阈值(Vth)参数,优化初始沟道长度选择506(602)。在一个实施例中,执行优化,以减少组件的拐角之间的电压阈值变化,同时保持相对小的沟道长度。在一个实施例中,缩放组件402优化初始沟道长度选择506(602),以确定用于移植电路设计404中使用的沟道长度604。用这种方式,如图6所示,执行组件缩放或放置,以产生指定用于第二工艺设计类型的移植电路设计404。
图7示出用于电路设计302的移植电路设计404的电路设计布局尺寸估计702。电路设计布局尺寸估计702包括关于用于第二工艺设计类型的设计尺寸和布局规则顺应性的移植电路设计404的多种信息。在一个实施例中,移植电路设计404具有为120的沟道长度、为586的沟道宽度、为118的多晶到多晶间隔、为470的OD到OD水平间隔、为758的OD到OD垂直间隔、20个单位/组件、为333.05的总面积、为0.2242的多晶密度、为0.355的OD密度、或者涉及用于第二工艺设计类型的移植电路设计404的设计尺寸和布局信息的多种其他信息。
还有另一个实施例涉及包括配置为实现本文介绍的一种或多种技术的处理器可执行指令的计算机可读介质。图8中示出了示例性计算机可读介质,其中,实现800包括计算机可读介质808(例如,CD-R、DVD-R、闪存驱动器、硬盘驱动器的圆形磁盘片等),计算机可读数据806被编码在其上。该计算机可读数据806又包括配置为根据本文阐述的一个或多个原理操作的一组计算机指令804。在一个这样的实施例800中,例如,处理器可执行计算机指令804可以配置为执行方法802,诸如图1的示例性方法100的至少一些步骤。在另一个这样的实施例中,例如,处理器可执行指令804可以配置为实现一个系统,诸如,图3A的示例性系统300的至少一些和/或图4的示例性系统400的至少一些。许多这样的计算机可读介质可以由本领域普通技术人员想到,这样的计算机可读介质配置为根据本文介绍的技术操作。
虽然以特定于结构特征和/或方法动作的语言描述了本主题,但是将理解,在所附权利要求中限定的主题不必须限于上面描述的特定特征或动作。更确切地说,上面描述的特定特征和动作被公开为实现至少一些权利要求的示例形式。
如在本申请中所使用的,术语“组件”、“模块”、“系统”、“接口”等通常旨在指计算机相关实体、硬件、硬件和软件的组合、软件、或执行中的软件。例如,组件可以是但不限于在处理器上运行的处理、处理器、对象、可执行、执行的线程、程序和/或计算机。经过说明,在控制器上运行的应用程序和控制器可以是组件。一个或多个组件可以位于处理和/或执行的线程内,并且组件可以位于一个计算机上和/或分布在两个或多个计算机之间。
而且,所要求保护的主题可以使用产生软件、固件、硬件或其任何组合的标准编程和/或工程技术实现为方法、装置或制造的物品,以控制计算机实现所公开的主题。在此使用的术语“制造的物品”旨在包括从任何计算机可读设备、载体或介质可访问的计算机程序。当然,在不背离所要求保护的主题的范围或精神的情况下,可以对该结构作出许多修改。
图9和以下论述提供了合适的计算环境的简要、一般说明以实现本文阐述的一个或多个规定的实施例。图9的操作环境仅是合适的操作环境的一个实例,并且不旨在提出关于操作环境的使用或功能的范围的任何限制。示例性计算设备包括但不限于个人计算机、服务器计算机、手持或笔记本电脑设备、移动设备(诸如,移动电话、个人数字助理(PDA)、媒体播放器等)、多处理器系统、消费电子产品、微型计算机、大型计算机、包括任何以上系统或设备的分布式计算环境等。
虽然未要求,但是在由一个或多个计算设备执行的“计算机可读指令”的一般上下文中描述了实施例。计算机可读指令可以经由计算机可读介质(下面论述)分布。计算机可读指令可以实现为程序模块,诸如功能、对象、应用编程接口(API)、数据结构等,其执行特定任务或实现特定抽象数据类型。通常,计算机可读指令的功能可以如期望那样组合或分布在多种环境中。
图9示出了包括配置为实现本文提供的一个或多个实施例的计算设备912的系统900的实例。在一种配置中,计算设备912包括至少一个处理单元916和存储器918。取决于计算设备的准确配置和类型,存储器918可以是易失性的(例如,诸如,RAM)、非易失性的(例如,诸如ROM、闪存存储器等)或两者的一些组合。这个配置由虚线914在图9中示出。
在其他实施例中,设备912可以包括附加特征和/或功能。例如,设备912也可以包括附加存储器(例如,可移动的和/或不可移动的),包括但不限于磁存储器、光存储器等。这样的附加存储器由图9中的存储器920示出。在一些实施例中,实现本文提供的一个或多个实施例的计算机可读指令可以在存储器920中。存储器920也可以存储实现操作系统、应用程序等的其他计算机可读指令。例如,计算机可读指令可以加载在存储器918中,用于由处理单元916执行。
本文使用的术语“计算机可读介质”包括计算机存储介质。计算机存储介质包括以任何方法或技术实现的易失性和非易失性、可移动和不可移动的介质,用于存储诸如计算机可读指令或其他数据的信息。存储器918和存储器920是计算机存储介质的实例。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存存储器或其他存储技术、CD-ROM、数字通用光盘(DVD)或其他光存储器、磁带盒、磁带、磁盘存储器或其他磁存储设备、或者可以用于存储期望信息和可以由设备912访问的任何其他介质。任何这样的计算机存储介质都可以是设备912的一部分。
设备912也可以包括允许设备912与其他设备通信的通信连接926。通信连接926可以包括但不限于调制解调器、网络接口卡(NIC)、集成网络接口、射频发射器/接收器、红外线端口、USB连接、或用于将计算设备912连接至其他计算设备的其他接口。通信连接926可以包括有线连接或无线连接。通信连接926可以发送和/或接收通信介质。
术语“计算机可读介质”可以包括通信介质。通信介质通常具体化诸如载波或其他传送机制的“调制数据信号”中的计算机可读指令或其他数据,并且包括任何信息传递介质。术语“调制数据信号”可以包括具有其特征集合的一个或多个特征的信号,或者以这样的方式改变以编码信号中的信息。
设备912可以包括输入设备924,诸如键盘、鼠标、笔、语音输入设备、触摸输入设备、红外摄像机、视频输入设备、和/或任何其他输入设备。诸如一个或多个显示器、扬声器、打印机和/或任何其他输出设备的输出设备922也可以包括在设备912中。输入设备924和输出设备922可以经由有线连接、无线连接或其任何组合连接至设备912。在一些实施例中,来自另一台计算设备的输入设备或输出设备可以用作用于计算设备912的输入设备924或输出设备922。
计算设备912的组件可以通过诸如总线的多种互连连接。这样的互连可以包括诸如PCI Express的外设部件互连(PCI)、通用串行总线(USB)、火线(IEEE1394)、光学总线结构等。在另一个实施例中,计算设备912的组件可以由网络互连。例如,存储器918可以由位于不同物理位置处的通过网络互连的多个物理内存单元构成。
本领域技术人员将认识到,用于存储计算机可读指令的存储设备可以通过网络分布。例如,经由网络928可访问的计算设备930可以存储计算机可读指令,以实现文本提供的一个或多个实施例。计算设备912可以访问计算设备930,并且下载用于执行的一部分或所有计算机可读指令。可选地,计算设备912可以根据需要下载多个计算机可读指令,或者一些指令可以在计算设备912处执行,并且一些指令在计算设备930处执行。
根据本发明的一方面,提供了一种用于将电路设计从第一工艺设计类型移植到第二工艺设计类型的方法。该方法包括:将电路设计划分为第一拓扑范畴和第二拓扑范畴。根据第一工艺设计类型指定电路设计。参数的第一有序集合被确定用于第一拓扑范畴,并且参数的第二有序集合被确定用于第二拓扑范畴。基于参数的第一有序集合和参数的第二有序集合缩放电路设计内的一个或多个组件,以产生根据用于电路设计的第二工艺设计类型指定的移植电路设计。
根据本发明的一方面,提供了一种用于将电路设计从第一工艺设计类型移植到第二工艺设计类型的方法。该方法包括:将模拟电路设计划分为电流镜拓扑范畴和差分对拓扑范畴。根据第一工艺设计类型指定电路设计。参数的第一有序集合被确定用于电流镜拓扑范畴,并且参数的第二有序集合被确定用于差分对拓扑范畴。基于参数的第一有序集合和参数的第二有序集合缩放电路设计内的一个或多个组件,以产生根据用于模拟电路设计的第二工艺设计类型指定的移植电路设计。
根据本发明的一方面,提供了一种用于将电路设计从第一工艺设计类型移植到第二工艺设计类型的系统。该系统包括:划分组件,配置为将电路设计划分为第一拓扑范畴和第二拓扑范畴。根据第一工艺设计类型指定电路设计。该系统包括:参数组件,配置为模拟第一拓扑范畴的电路拓扑行为,以确定参数的第一有序集合。参数组件配置为模拟第二拓扑范畴的电路拓扑行为,以确定参数的第二有序集合。该系统包括:缩放组件,配置为基于参数的第一有序集合和参数的第二有序集合缩放电路设计内的一个或多个组件,以产生根据用于电路设计的第二工艺设计类型指定的移植电路设计。
在此提供了实施例的多种操作。在一个实施例中,所描述的一个或多个操作可以构成存储在一个或多个计算机可读介质上的计算机可读指令,如果由计算设备执行,计算机可读指令将使得计算设备执行所描述的操作。所描述的一些或所有操作的顺序不应该被解释为暗示这些操作必须是顺序依赖的。可选排序将由得益于这个说明书的本领域技术人员想到。而且,将理解,不是所有操作都必须存在于在此提供的每个实施例中。同样,还将理解,在一些实施例中,不是所有操作都是必须的。
而且,除非另有说明,“第一”、“第二”等不旨在暗示时间方面、空间方面、排序等。更确切地说,这样的术语仅用作用于部件、元件、物品等的标识符、名称等。例如,第一物体和第二物体通常对应于物体A和物体B或者两个不同或两个相同的物体或同一物体。
此外,在此使用的“示例性”是指用作实例、例子、例证等,并且不必须有利。如在此使用的,“或者”旨在指包括性的“或者”而不是排他性的“或者”。另外,除非另有说明或者从上下文清楚地指向单数形式,在本申请中使用的“一个(a)”或“一个(an)”通常被解释为是指“一个或多个”。同样,A和B等的至少一个通常是指A或B或者A和B。而且,在这个意义上,在详细说明书或权利要求中使用“包括(include)”、“具有(having)”、“具有(has)”、“具有(with)”或其变体,这样的术语以类似于“包括(comprising)”的方式旨在为包括性的。
同样,虽然关于一个或多个实现示出和描述了本公开,但是基于这个说明书和附图的阅读和理解,本领域技术人员将想到等同更改和修改。本公开包括所有这样的修改和更改,并且仅由下面的权利要求的范围限定。特别是关于由上述组件(例如,元件、资源等)执行的多种功能,除非另有声明,即使在结构上不等同于所公开的结构,用于描述这样的组件的术语旨在对应于执行所描述的组件(例如,在功能上等同)的特定功能的任何组件。另外,虽然仅关于多个实现的一个公开了本公开的特定特征,但是根据所期望的并且有利于任何给定或特定应用的情况,这样的特征可以与其他实现的一个或多个其他特征结合。
Claims (10)
1.一种方法,包括:
将电路设计划分为第一拓扑范畴和第二拓扑范畴,所述电路设计根据第一工艺设计类型指定;
确定用于所述第一拓扑范畴的参数的第一有序集合和用于所述第二拓扑范畴的参数的第二有序集合;以及
基于所述参数的第一有序集合和所述参数的第二有序集合,缩放所述电路设计内的一个或多个组件,以产生根据用于所述电路设计的第二工艺设计类型指定的移植电路设计。
2.根据权利要求1所述的方法,包括:
模拟所述第一拓扑范畴的电路拓扑行为,以识别用于所述参数的第一有序集合的第一性能特征。
3.根据权利要求2所述的方法,包括:
基于所述第一性能特征,标准化所述参数的第一有序集合,对应于所述第二工艺设计类型的新参数值的标准化参数满足所述第一工艺设计类型的旧参数值。
4.根据权利要求1所述的方法,确定所述参数的第一有序集合包括:
识别用于所述第一拓扑范畴的参数的第一集合;以及
基于尺寸分级标准,对所述参数的第一集合内的各个参数进行排序,以确定所述参数的第一有序集合。
5.根据权利要求1所述的方法,所述第一拓扑范畴包括电流镜拓扑和差分对拓扑中的至少一个。
6.根据权利要求1所述的方法,所述第一拓扑范畴包括电流镜拓扑,所述方法包括:
识别用于所述第一拓扑范畴内的包含物的Rout参数和电压阈值(Vth)参数中的至少一个。
7.根据权利要求6所述的方法,确定所述参数的第一有序集合包括:
基于具有比用于所述电流镜拓扑的Vth参数更高等级的Rout参数,在所述参数的第一有序集合内将所述Rout参数排列在所述Vth参数之前。
8.根据权利要求1所述的方法,所述第一拓扑范畴包括差分对拓扑,所述方法包括:
识别用于所述第一拓扑范畴内的包含物的电压阈值(Vth)参数、跨导参数和电流开与电流关比率(Ion/Ioff)参数中的至少一个。
9.一种方法,包括:
将模拟电路设计划分为电流镜拓扑范畴和差分对拓扑范畴,所述电路设计根据第一工艺设计类型指定;
确定用于所述电流镜拓扑范畴的参数的第一有序集合和用于所述差分对拓扑范畴的参数的第二有序集合;以及
基于所述参数的第一有序集合和所述参数的第二有序集合,缩放所述电路设计内的一个或多个组件,以产生根据用于所述模拟电路设计的第二工艺设计类型指定的移植电路设计。
10.一种系统,包括:
划分组件,配置为:
将电路设计划分为第一拓扑范畴和第二拓扑范畴,所述电路设计根据第一工艺设计类型指定;
参数组件,配置为:
模拟所述第一拓扑范畴的电路拓扑行为,以确定参数的第一有序集合;和
模拟所述第二拓扑范畴的电路拓扑行为,以确定参数的第二有序集合;以及
缩放组件,配置为:
基于所述参数的第一有序集合和所述参数的第二有序集合,缩放所述电路设计内的一个或多个组件,以产生根据用于所述电路设计的第二工艺设计类型指定的移植电路设计。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/069,245 US9195792B2 (en) | 2013-10-31 | 2013-10-31 | Circuit design porting between process design types |
US14/069,245 | 2013-10-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104598662A true CN104598662A (zh) | 2015-05-06 |
CN104598662B CN104598662B (zh) | 2018-01-05 |
Family
ID=52996963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410012718.2A Active CN104598662B (zh) | 2013-10-31 | 2014-01-10 | 电路设计的移植方法和系统 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9195792B2 (zh) |
CN (1) | CN104598662B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113239651A (zh) * | 2021-07-12 | 2021-08-10 | 苏州贝克微电子有限公司 | 用于电路设计的人工智能实现方法及系统 |
WO2023159506A1 (zh) * | 2022-02-25 | 2023-08-31 | 华为技术有限公司 | 一种电路移植方法和装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10885256B1 (en) * | 2020-02-04 | 2021-01-05 | Hong Kong Applied Science and Technology Research Institute Company, Limited | Method and system for integrated circuit (IC) layout migration integrated with layout expertise |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080134109A1 (en) * | 2005-09-29 | 2008-06-05 | Hammouda Sherif Ahmed Abdel-Wa | Analog Design Retargeting |
CN102508977A (zh) * | 2011-11-15 | 2012-06-20 | 中国科学院微电子研究所 | 用于模拟电路移植的电路优化方法和装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7327507B2 (en) * | 2005-08-02 | 2008-02-05 | Kabushiki Kaisha Toshiba | Optical beam scanning device having two sets of fθ mirrors where the mirror base and mirror face have differing coefficients of linear expansion |
US7418683B1 (en) * | 2005-09-21 | 2008-08-26 | Cadence Design Systems, Inc | Constraint assistant for circuit design |
US7735036B2 (en) * | 2007-05-08 | 2010-06-08 | Cadence Design Systems, Inc. | System and method enabling circuit topology recognition with auto-interactive constraint application and smart checking |
-
2013
- 2013-10-31 US US14/069,245 patent/US9195792B2/en not_active Expired - Fee Related
-
2014
- 2014-01-10 CN CN201410012718.2A patent/CN104598662B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080134109A1 (en) * | 2005-09-29 | 2008-06-05 | Hammouda Sherif Ahmed Abdel-Wa | Analog Design Retargeting |
CN102508977A (zh) * | 2011-11-15 | 2012-06-20 | 中国科学院微电子研究所 | 用于模拟电路移植的电路优化方法和装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113239651A (zh) * | 2021-07-12 | 2021-08-10 | 苏州贝克微电子有限公司 | 用于电路设计的人工智能实现方法及系统 |
CN113239651B (zh) * | 2021-07-12 | 2021-09-17 | 苏州贝克微电子有限公司 | 用于电路设计的人工智能实现方法及系统 |
WO2023159506A1 (zh) * | 2022-02-25 | 2023-08-31 | 华为技术有限公司 | 一种电路移植方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104598662B (zh) | 2018-01-05 |
US20150121322A1 (en) | 2015-04-30 |
US9195792B2 (en) | 2015-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9734247B2 (en) | Topology service using closure tables and metagraphs | |
Huang et al. | RACIPE: a computational tool for modeling gene regulatory circuits using randomization | |
CN103164585B (zh) | 缓冲器的插入方法及装置 | |
US10860559B2 (en) | Computer device for providing tree index | |
US9817932B2 (en) | Recognizing and utilizing circuit topology in an electronic circuit design | |
US9842178B2 (en) | Systems and methods for binding mismatched schematic and layout design hierarchy | |
CN108491326B (zh) | 测试行为重组方法、装置及存储介质 | |
CN104750798A (zh) | 一种应用程序的推荐方法和装置 | |
US10977402B2 (en) | Circuit testing and manufacture using multiple timing libraries | |
CN104598662A (zh) | 工艺设计类型之间的电路设计移植 | |
JP4648386B2 (ja) | 設計支援装置、設計支援方法、設計支援プログラム | |
US8327196B2 (en) | Identifying an optimized test bit pattern for analyzing electrical communications channel topologies | |
CN105574031A (zh) | 用于数据库索引的方法和系统 | |
CN111784246B (zh) | 物流路径的估测方法 | |
CN117829093A (zh) | 加速芯片时序收敛的方法及装置 | |
US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
CN105447213A (zh) | 用于对电路设计进行仿真的方法和装置 | |
CN113110843A (zh) | 合约生成模型训练方法、合约生成方法及电子设备 | |
JP2005071370A (ja) | 回路設計のアクティビティファクタを決定するためのシステムおよび方法 | |
US20170308574A1 (en) | Method and apparatus for reducing query processing time by dynamically changing algorithms and computer readable medium therefor | |
CN113157582B (zh) | 测试脚本执行序列确定方法及装置 | |
US9235673B2 (en) | Apparatus for and a method of making a hierarchical integrated circuit design of an integrated circuit design, a computer program product and a non-transitory tangible computer readable storage medium | |
US20060111885A1 (en) | Method of circuit simulation for delay characteristic evaluation, circuit simulation program and circuit simulation device | |
WO2021013044A1 (zh) | 电路连线保存方法、fpga系统及存储介质 | |
CN102270126A (zh) | 一种快速确定接口代码和测试脚本参数值的方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |