CN104595169B - 一种自动排水系统 - Google Patents

Abstract

本发明公开了一种自动排水系统，其包括第一水泵和第二水泵；还包括主控制模块、第一从控制模块、第一驱动模块、第一放大模块、第二从控制模块、第二驱动模块以及第二放大模块；通过主控制模块获取第一传感器信号和第二传感器信号,当被测区域存在积水时，输出第一开关信号和第二开关信号，第一从控制模块输出第一马达开关信号，第一驱动模块输出第一马达开关驱动信号，第一放大模块对第一马达开关驱动信号放大以驱动第一水泵中的马达，第二从控制模块输出第二马达开关信号，第二驱动模块输出第二马达开关驱动信号，第二放大模块对第二马达开关驱动信号放大以驱动第二水泵中的马达。本发明通过所述自动排水系统，实现了及时地排出地下车库积水。

Description

一种自动排水系统

技术领域

本发明涉及自动排水领域，特别涉及一种自动排水系统。

背景技术

随着城市的发展和人民生活水平的提高，越来越多的住宅小区要求将环境、使用功能统一协调。建筑设计师往往在小区中心绿地下结合人防建造地下停车库，同时满足人防，绿化和停车位配置要求。

现有地下车库的排水通常采用明沟排水系统、地漏排水系统和篦子井排水系统，满足了一般情况下雨水排水的需要。但是在大暴雨时，现有的排水系统常常无法将积水及时排出，也无法发出报警信号，造成人员和财产损失。

发明内容

本发明实施例提供了一种自动排水系统，旨在解决现有的排水系统无法及时排出地下车库的积水的问题。

本发明实施例提供了一种自动排水系统，其包括第一水泵和第二水泵；所述自动排水系统还包括：

主控制模块、第一从控制模块、第一驱动模块、第一放大模块、第二从控制模块、第二驱动模块以及第二放大模块；

所述主控制模块与所述第一从控制模块和所述第二从控制模块连接，所述第一从控制模块与所述第一驱动模块连接，所述第一驱动模块与所述第一放大模块连接，所述第一放大模块与所述第一水泵中的马达连接，所述第二从控制模块与所述第二驱动模块连接，所述第二驱动模块与所述第二放大模块连接，所述第二放大模块与所述第二水泵中的马达连接；

所述主控制模块用于获取第一传感器信号和第二传感器信号,根据所述第一传感器信号和所述第二传感器信号判断被测区域是否存在积水，当所述被测区域存在积水时，输出第一开关信号和第二开关信号第一开关信号第二开关信号；

所述第一从控制模块用于根据所述第一开关信号输出第一马达开关信号；

所述第一驱动模块用于根据所述第一马达开关信号输出第一马达开关驱动信号；

所述第一放大模块用于对所述第一马达开关驱动信号进行放大以驱动所述第一水泵中的马达运转；

所述第二从控制模块用于根据所述第二开关信号输出第二马达开关信号；

所述第二驱动模块用于根据所述第二马达开关信号输出第二马达开关驱动信号；

所述第二放大模块用于对所述第二马达开关驱动信号进行放大以驱动所述第二水泵中的马达运转。

本发明提供的技术方案带来的有益效果是：

从上述本发明实施例可知，由于通过主控制模块获取第一传感器信号和第二传感器信号,根据第一传感器信号和第二传感器信号判断被测区域是否存在积水，当被测区域存在积水时，输出第一开关信号和第二开关信号，第一从控制模块根据第一开关信号输出第一马达开关信号，第一驱动模块根据第一马达开关信号输出第一马达开关驱动信号，第一放大模块对第一马达开关驱动信号进行放大以驱动第一水泵中的马达运转，第二从控制模块根据第二开关信号输出第二马达开关信号，第二驱动模块根据第二马达开关信号输出第二马达开关驱动信号，第二放大模块对第二马达开关驱动信号进行放大以驱动第二水泵中的马达运转，因此，实现了及时地排出地下车库的积水。由于根据第一传感器信号和第二传感器信号来判断被测区域是否积水，所以避免了对是否积水问题的误判；由于有双排水子系统，所以提高了排水的效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种自动排水系统的结构示意图；

图2为本发明一种自动排水系统主控制模块的电路原理图；

图3为本发明一种自动排水系统第一从控制模块的电路原理图；

图4为本发明一种自动排水系统第一驱动模块的电路原理图；

图5为本发明一种自动排水系统第一放大模块的电路原理图；

图6为本发明一种自动排水系统第二从控制模块的电路原理图；

图7为本发明一种自动排水系统第二驱动模块的电路原理图；

图8为本发明一种自动排水系统第二放大模块的电路原理图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明一种自动排水系统的结构示意图，参见图1，其包括第一水泵05和第二水泵09；还包括：主控制模块01、第一从控制模块02、第一驱动模块03、第一放大模块04、第二从控制模块06、第二驱动模块07以及第二放大模块08；所述主控制模块01与所述第一从控制模块02和所述第二从控制模块06连接，所述第一从控制模块02与所述第一驱动模块03连接，所述第一驱动模块03与所述第一放大模块04连接，所述第一放大模块04与所述第一水泵05中的马达连接，所述第二从控制模块06与所述第二驱动模块07连接，所述第二驱动模块07与所述第二放大模块08连接，所述第二放大模块08与所述第二水泵09中的马达连接；所述主控制模块01用于获取第一传感器信号和第二传感器信号,根据所述第一传感器信号和所述第二传感器信号判断被测区域是否存在积水，当所述被测区域存在积水时，输出第一开关信号和第二开关信号第一开关信号第二开关信号；所述第一从控制模块02用于根据所述第一开关信号输出第一马达开关信号；所述第一驱动模块03用于根据所述第一马达开关信号输出第一马达开关驱动信号；所述第一放大模块04用于对所述第一马达开关驱动信号进行放大以驱动所述第一水泵05中的马达运转；所述第二从控制模块06用于根据所述第二开关信号输出第二马达开关信号；所述第二驱动模块07用于根据所述第二马达开关信号输出第二马达开关驱动信号；所述第二放大模块08用于对所述第二马达开关驱动信号进行放大以驱动所述第二水泵09中的马达运转。

主控制模块01还用于根据第一传感器信号或第二传感器信号确定被测区域的积水深度，根据积水深度输出第一转速调整信号和第二转速调整信号；第一从控制模块02还用于根据第一转速调整信号输出第一马达转速调整信号；第一驱动模块03还用于根据第一马达转速调整信号输出第一马达转速调整驱动信号；第一放大模块04还用于对第一马达转速调整驱动信号进行放大以调整所述第一水泵中的马达的转速；第二从控制模块06还用于根据第二转速调整信号输出第二马达转速调整信号；第二驱动模块07还用于根据第二马达转速调整信号输出第二马达转速调整驱动信号；第二放大模块08还用于对第二马达转速调整驱动信号进行放大以调整所述第二水泵中的马达的转速。

由于可根据第一传感器信号或第二传感器信号探测积水的深度，根据积水的深度调节第一水泵中的马达和第二水泵中的马达的转速，所以智能地调节了排水的速度。

参见图2，主控制模块包括第一微处理器U0、第一晶振Y0、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一开关K1、第二开关K2、第一传感器SENSOR1以及第二传感器SENSOR2。

第一微处理器U0的晶振输入端OSCIN与第一电容C1的第一端和第一晶振Y0的第一端连接，第一微处理器U0的晶振输出端OSCOUT与第二电容C2的第一端和第一晶振Y0的第二端连接，第一微处理器U0的参考地端VSS、第一电容C1的第二端、第二电容C2的第二端、第三电容C3的第一端以及第四电容C4的第一端共接于电源地，第一微处理器U0的电容接入端VCAP与第三电容C3的第二端连接，第一微处理器U0的供电端与第一电源和第四电容C4连接，第一微处理器U0的第一输入输出端IO与第一开关K1连接，第一微处理器U0的第二输入输出端IO与第二开关K2连接，第一微处理器U0的I2C总线数据输入输出端SDA为主控制模块的第一输入输出端，第一微处理器U0的I2C总线时钟输出端SCL为主控制模块的第二输入输出端，第一微处理器U0的第一模拟数字信号转换端AD2与第一传感器SENSOR1连接，第一微处理器U0的第二模拟数字信号转换端AD1与第二传感器SENSOR2连接，第一微处理器U0的异步信号接收端UARTRX为主控制模块的第一输入端，第一微处理器U0的异步信号发送端UARTTX为主控制模块的第一输出端，第一微处理器U0的第一PWM(Pulse WidthModulation，脉冲宽度调制)端PWM1为主控制模块的第二输出端，第一微处理器U0的SWIM数据端SWIM为主控制模块的第三输出端，第一微处理器U0的SPI(Serial Peripheral Interface，串行外设接口)主入从出端SPIMOSO为主控制模块的第三输入输出端，第一微处理器U0的SPI主出从入端SPIMOSI为主控制模块的第四输入输出端，第一微处理器U0的SPI时钟信号端SPIXCK为主控制模块的第五输入输出端，第一微处理器U0的第三输入输出端IO为主控制模块的第四输出端，第一微处理器U0的第四输入输出端IO为主控制模块的第五输出端。

当第一微处理器U0接收到第一传感器SENSOR1和第二传感器SENSOR2的信号时，第一微处理器U0的第二输出端和第三输出端可输出报警信号。本发明通过异步信号接收端和异步信号发送端和上位机进行通讯。

具体实施中，第一微处理器U0的型号可以为STM32F103。

参见图3，第一从控制模块包括第二微处理器U1、第二晶振Y1、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第九电容C9以及第一可调电阻R0。

第二微处理器U1的晶振输入端OSCIN与第五电容C5的第一端和第二晶振Y1的第一端连接，第二微处理器U1的晶振输出端OSCOUT与第六电容C6的第一端和第二晶振Y1的第二端连接，第二微处理器U1的参考地端VSS、第五电容C5的第二端、第六电容C6的第二端、第七电容C7的第一端、第八电容C8的第一端、第一可调电阻R0的第一端以及第九电容C9的第一端共接于电源地，第二微处理器U1的电容接入端VCAP与第七电容C7的第二端连接，第二微处理器U1的供电端VDD与第二电源和第八电容C8的第二端连接，第二微处理器U1的第一输入输出端IO1为第一从控制模块的第一输出端，第二微处理器U1的第二输入输出端为IO2第一从控制模块的第二输出端，第二微处理器U1的第三输入输出端为IO3第一从控制模块的第一输入端，第二微处理器U1的第一模拟数字信号转换端AD1为第一从控制模块的第二输入端，第二微处理器U1的第二模拟数字信号转换端AD0与第九电容C9的第二端和第一可调电阻R0的抽头连接，第一可调电阻R0的第二端与第三电源连接，第二微处理器U1的第一PWM端PWM1为第一从控制模块的第三输出端，第二微处理器U1的SPI主入从出端SPIMOSO为第一从控制模块的第一输入输出端，第二微处理器U1的SPI主出从入端SPIMOSI为第一从控制模块的第二输入输出端，第二微处理器U1的SPI时钟信号端SPISCK为第一从控制模块的第三输入输出端，第二微处理器U1的第四输入输出端IO4为第一从控制模块的第四输出端，第二微处理器U1的第五输入输出端IO为第一从控制模块的第三输入端。

具体实施中，第二微处理器U1的型号可以为STM8S103F。

参见图4，第一驱动模块包括第三微处理器U2、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13、第十四电容C14、第十五电容C15、第十六电容C16以及第一电阻R1。

第三微处理器U2的电流采样端LSS为第一驱动模块的第一输入端，第三微处理器U2的第一低端驱动端GLC为第一驱动模块的第一输出端，第三微处理器U2的第一高端驱动端GHC为第一驱动模块的第二输出端，第三微处理器U2的第一相位采样端SC和第十电容C10的第一端为第一驱动模块的第二输入端，第十电容C10的第二端与第三微处理器U2的第一电容端CC连接，第三微处理器U2的第二低端驱动端GLB为第一驱动模块的第三输出端，第三微处理器U2的第二高端驱动端GHB为第一驱动模块的第四输出端，第二微处理器U2的第二相位采样端SB和第十一电容C11的第一端为第一驱动模块的第三输入端，第十一电容C11的第二端与第三微处理器U2的第二电容端CB连接，第三微处理器U2的第三低端驱动端GLA为第一驱动模块的第五输出端，第三微处理器U2的第三高端驱动端GHA为第一驱动模块的第六输出端，第三微处理器U2的第三相位采样端SA和第十二电容C12的第一端为第一驱动模块的第四输入端，第十二电容C12的第二端与第三微处理器U2的第三电容端CA连接，第二微处理器U2的参考电压端VREG与第十三电容C13的第一端连接，第三微处理器U2的第一霍尔信号端HC为第一驱动模块的第五输入端，第三微处理器U2的第二霍尔信号端HB为第一驱动模块的第六输入端，第三微处理器U2的第三霍尔信号端HA为第一驱动模块的第七输入端，第三微处理器U2的刹车端BRAKEN为第一驱动模块的第八输入端，第三微处理器U2的正反转端DIR为第一驱动模块的第九输入端，第三微处理器U2的使能端ENABLE为第一驱动模块的第十输入端，第三微处理器U2的故障反馈端FAULT为第一驱动模块的第七输出端，第三微处理器U2的第一电源端VDD与第四电源和第十六电容C16的第一端连接，第三微处理器U2的时区时间端TDEAD与第一电阻R1的第一端连接，第三微处理器U2的速度端SPEED为第一驱动模块的第十一输入端，第三微处理器U2的第二电源端VBB与第五电源和第十五电容C15的第一端连接，第三微处理器U2的接地端GND、第十五电容C15的第二端、第十六电容C16的第二端、第十三电容C13的第二端和第一电阻R1的第二端共接于电源地，第三微处理器U2的第一外接电容端CP1与第十四电容C14的第一端连接，第三微处理器U2的第二外接电容端CP2与第十四电容C14的第二端连接。

参见图5，第一放大模块包括第一场效应管Q1、第二场效应管Q2、第三场效应管Q3、第四场效应管Q4、第五场效应管Q5、第六场效应管Q6、第一运算放大器U3B、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十七电容C17以及第十八电容C18。

第二电阻R2的第一端为第一放大模块的第一输入端，第四电阻R4的第一端为第一放大模块的第二输入端，第六电阻R6的第一端为第一放大模块的第三输入端，第八电阻R8的第一端为第一放大模块的第四输入端，第十电阻R10的第一端为第一放大模块的第五输入端，第十二电阻R12的第一端为第一放大模块的第六输入端，第一场效应管Q1的漏极与第六电源、第三场效应管Q3的漏极、第五场效应管Q5的漏极、第十七电容C17的第一端以及第十八电容C18的第一端连接，第一场效应管Q1的栅极与第二电阻R2的第二端和第三电阻R3的第一端连接，第三场效应管Q3的栅极与第六电阻R6的第二端和第七电阻R7的第一端连接，第五场效应管Q5的栅极与第十电阻R10的第二端和第十一电阻R11的第一端连接，第二场效应管Q2的栅极与第四电阻R4的第二端和第五电阻R5的第一端连接，第四场效应管Q4的栅极与第八电阻R8的第二端和第九电阻R9的第一端连接，第六场效应管Q6的栅极与第十二电阻R12的第二端和第十三电阻R13的第一端连接，第一场效应管Q1的源极、第三电阻R3的第二端以及第二场效应管Q2的漏极为第一放大模块的第一输出端，第三场效应管Q3的源极、第七电阻R7的第二端以及第四场效应管Q4的漏极为第一放大模块的第二输出端，第五场效应管Q5的源极、第十一电阻R11的第二端以及第六场效应管Q6的漏极为第一放大模块的第三输出端，第五电阻R5的第二端、第二场效应管Q2的源极、第九电阻R9的第二端、第四场效应管Q4的源极、第十三电阻R13的第二端、第六场效应管Q4的源极、第一运算放大器U3B的反相输入端、第十六电阻R16的第一端、第十四电阻R14的第一端以及第十五电阻R15的第一端为第一放大模块的第四输出端，第一运算放大器U3B的输出端和第十六电阻R16的第二端为第一放大模块的第五输出端，第一运算放大器U3B的正相输入端与第十七电阻R17的第一端和第十八电阻R18的第一端连接，第十七电容C17的第二端、第十八电容C18的第二端、第十四电阻R14的第二端、第十五电阻R15的第二端以及第十七电阻R17的第二端共接于电源地，第十八电阻R18的第二端与第七电源连接。

参见图6，第二从控制模块包括第四微处理器U3、第三晶振Y2、第十九电容C19、第二十电容C20、第二十一电容C21、第二十二电容C22、第二十三电容C23和第二可调电阻R00。

第四微处理器U3的晶振输入端OSCIN与第十九电容C19的第一端和第三晶振Y2的第一端连接，第四微处理器U3的晶振输出端OSCOUT与第二十电容C20的第一端和第三晶振Y2的第二端连接，第四微处理器U3的参考地端VSS、第十九电容C19的第二端、第二十电容C20的第二端、第二十一电容C21的第一端、第二十二电容C22的第一端、第二可调电阻R00的第一端以及第二十三电容C23的第一端共接于电源地，第四微处理器U3的电容接入端VCAP与第二十一电容C21的第二端连接，第四微处理器U3的供电端VDD与第八电源和第二十二电容C22的第二端连接，第四微处理器U3的第一输入输出端IO1为第二从控制模块的第一输出端，第四微处理器U3的第二输入输出端IO2为第二从控制模块的第二输出端，第四微处理器U3的第三输入输出端IO3为第二从控制模块的第一输入端，第四微处理器U3的第一模拟数字信号转换端AD1为第二从控制模块的第二输入端，第四微处理器U3的第二模拟数字信号转换端AD2与第二十三电容C23的第二端和第二可调电阻R00的抽头连接，第二可调电阻R00的第二端与第九电源连接，第四微处理器U3的第一PWM端PWM1为第二从控制模块的第三输出端，第四微处理器U3的第四输入输出端IO4为第二从控制模块的第四输出端，第四微处理器U3的第五输入输出端IO为第二从控制模块的第三输入端，第四微处理器U3的I2C总线数据输入输出端SDA为第二从控制模块的第一输入输出端，第四微处理器U3的I2C总线时钟输出端SCL为第二从控制模块的第二输入输出端。

具体实施中，第四微处理器U3的型号可以为STM8S103F。

参见图7，第二驱动模块包括第五微处理器U4、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30以及第十九电阻R19；

第五微处理器U4的电流采样端LSS为第二驱动模块的第一输入端，第五微处理器U4的第一低端驱动端GLC为第二驱动模块的第一输出端，第五微处理器U4的第一高端驱动端GHC为第二驱动模块的第二输出端，第五微处理器U4的第一相位采样端SC和第二十四电容C24的第一端为第二驱动模块的第二输入端，第二十四电容C24的第二端与第五微处理器U4的第一电容端CC连接，第五微处理器U4的第二低端驱动端GLB为第二驱动模块的第三输出端，第五微处理器U4的第二高端驱动端GHB为第二驱动模块的第四输出端，第五微处理器U4的第二相位采样端SB和第二十五电容C25的第一端为第二驱动模块的第三输入端，第二十五电容C25的第二端与第五微处理器U4的第二电容端CB连接，第五微处理器U4的第三低端驱动端为GLA第二驱动模块的第五输出端，第五微处理器U4的第三高端驱动端GHA为第二驱动模块的第六输出端，第五微处理器U4的第三相位采样端SA和第二十六电容C26的第一端为第二驱动模块的第四输入端，第二十六电容C26的第二端与第五微处理器U4的第三电容端CA连接，第五微处理器U4的参考电压端VREG与第二十七电容C27的第一端连接，第五微处理器U4的第一霍尔信号端HC为第二驱动模块的第五输入端，第五微处理器U4的第二霍尔信号端HB为第二驱动模块的第六输入端，第五微处理器U4的第三霍尔信号端HA为第二驱动模块的第七输入端，第五微处理器U4的刹车端BRAKEN为第二驱动模块的第八输入端，第五微处理器U4的正反转端DIR为第二驱动模块的第九输入端，第五微处理器U4的使能端ENABLE为第二驱动模块的第十输入端，第五微处理器U4的故障反馈端FAULT为第二驱动模块的第七输出端，第五微处理器U4的第一电源端VDD与第十电源和第三十电容C30的第一端连接，第五微处理器U4的时区时间端TDEAD与第十九电阻R19的第一端连接，第五微处理器U4的速度端SPEED为第二驱动模块的第十一输入端，第五微处理器U4的第二电源端VBB与第十一电源和第二十九电容C29的第一端连接，第五微处理器U4的接地端GND、第二十九电容C29的第二端、第三十电容C30的第二端、第二十七电容C27的第二端以及第十九电阻R19的第二端共接于电源地，第五微处理器U4的第一外接电容端CP1与第二十八电容C28的第一端连接，第五微处理器U4的第二外接电容端CP2与第二十八电容C28的第二端连接。

参见图8，第二放大模块包括第七场效应管Q7、第八场效应管Q8、第九场效应管Q9、第十场效应管Q10、第十一场效应管Q11、第十二场效应管Q12、第二运算放大器U2B、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三十一电阻R31、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三十五电阻R35、第三十六电阻R36、第三十一电容C31以及第三十二电容C32；

第二十电阻R20的第一端为第二放大模块的第一输入端，第二十二电阻R22的第一端为第二放大模块的第二输入端，第二十四电阻R24的第一端为第二放大模块的第三输入端，第二十六电阻R26的第一端为第二放大模块的第四输入端，第二十八电阻R28的第一端为第二放大模块的第五输入端，第三十电阻R30的第一端为第二放大模块的第六输入端，第七场效应管Q7的漏极与第十二电源、第九场效应管Q9的漏极、第十一场效应管Q11的漏极、第三十一电容C31的第一端以及第三十二电容C32的第一端连接，第七场效应管Q7的栅极与第二十电阻R20的第二端和第二十一电阻R21的第一端连接，第九场效应管Q9的栅极与第二十四电阻R24的第二端和第二十五电阻R25的第一端连接，第十一场效应管Q11的栅极与第二十八电阻R28的第二端和第二十九电阻R29的第一端连接，第八场效应管Q8的栅极与第二十二电阻R22的第二端和第二十三电阻R23的第一端连接，第十场效应管Q10的栅极与第二十六电阻R26的第二端和第二十七电阻R27的第一端连接，第十二场效应管Q12的栅极与第三十电阻R30的第二端和第三十一电阻R31的第一端连接，第七场效应管Q7的源极、第二十一电阻R21的第二端以及第八场效应管Q8的漏极为第二放大模块的第一输出端，第九场效应管Q9的源极、第二十五电阻R25的第二端以及第十场效应管Q10的漏极为第二放大模块的第二输出端，第十一场效应管Q11的源极、第二十九电阻R29的第二端以及第十二场效应管Q12的漏极为第二放大模块的第三输出端，第二十三电阻R23的第二端、第八场效应管Q8的源极、第二十七电阻R27的第二端、第十场效应管Q10的源极、第三十一电阻R31的第二端、第十二场效应管Q12的源极、第二运算放大器U2B的反相输入端、第三十四电阻R34的第一端、第三十二电阻R32的第一端以及第三十三电阻R33的第一端为第二放大模块的第四输出端，第二运算放大器U2B的输出端和第三十四电阻R34的第二端为第二放大模块的第五输出端，第二运算放大器U2B的正相输入端与第三十五电阻R35的第一端和第三十六电阻R36的第一端连接，第三十一电容C31的第二端、第三十二电容C32的第二端、第三十二电阻R32的第二端、第三十三电阻R33的第二端以及第三十五电阻R35的第二端共接于电源地，第三十六电阻R36的第二端与第十三电源连接。

主控制模块中的第一传感器获取第一传感器信号，第二传感器获取第二传感器信号,第一微处理器U0根据第一传感器信号和第二传感器信号判断被测区域是否存在积水，当判定被测区域有积水时，第一微处理器U0的第三输入输出端输出第一开关信号，第一微处理器U0的第四输入输出端输出第二开关信号。

第二微处理器U1接收第一开关信号，通过第二微处理器U1的第一输入输出端输出第一刹车信号，通过第二微处理器U1的第二输入输出端输出第一使能信号，上述信号均属于第一马达开关信号。

主控制模块还根据第一传感器信号或第二传感器信号确定被测区域的积水深度，根据积水深度第一微处理器U0的I2C总线数据输入输出端输出第一转速调整信号，第一微处理器U0的SPI主出从入端输出第二转速调整信号。

第二微处理器U1接收第一转速调整信号，通过第二微处理器U1的第一PWM端输出第一转速信号，通过第二微处理器U1的第二输入输出端输出第一正反转信号，上述信号均属于第一马达转速调整信号。

第三微处理器U2接收第一马达开关信号和第一马达转速调整信号，并输出第一马达开关驱动信号和第一马达转速调整驱动信号，第一马达开关驱动信号和第一马达转速调整驱动信号为3组高、低端驱动信号，第一放大模块中的第一场效应管Q1和第二场效应管Q2对第一组高、低端驱动信号进行放大以获取第一驱动信号，第一放大模块中的第三场效应管Q3和第四场效应管Q4对第二组高、低端驱动信号进行放大以获取第二驱动信号，第一放大模块中的第五场效应管Q5和第六场效应管Q6对第三组高、低端驱动信号进行放大以获取第三驱动信号，该3个驱动信号驱动第一水泵中的马达。其中第一运算放大器U3B对第一放大电路的输出电压进行放大，并将放大后的电压反馈给第三微处理器U2以实现负反馈。

第四微处理器U3接收第二开关信号，通过第三微处理器U2的第一输入输出端输出第二刹车信号，通过第二微处理器U1的第二输入输出端输出第二使能信号，通过第二微处理器U1的第一PWM端输出第二转速信号，通过第二微处理器U1的第四输入输出端输出第二正反转信号，上述信号均属于第一马达开关信号。

第五微处理器U4接收第二马达开关信号和第二马达转速调整信号，并输出第二马达开关驱动信号和第二马达转速调整驱动信号，第二马达开关驱动信号和第二马达转速调整驱动信号为3组高、低端驱动信号，第二放大模块中的第七场效应管Q7和第八场效应管Q8对第一组高、低端驱动信号进行放大以获取第四驱动信号，第二放大模块中的第九场效应管Q9和第十场效应管Q10对第二组高、低端驱动信号进行放大以获取第五驱动信号，第二放大模块中的第十一场效应管Q11和第十二场效应管Q12对第三组高、低端驱动信号进行放大以获取第六驱动信号，该3个驱动信号驱动第二水泵中的马达。其中第二运算放大器U2B对第二放大电路的输出电压进行放大，并将放大后的电压反馈给第五微处理器U4以实现负反馈。

本发明通过主控制模块获取第一传感器信号和第二传感器信号,根据第一传感器信号和第二传感器信号判断被测区域是否存在积水，当被测区域存在积水时，输出第一开关信号和第二开关信号，第一从控制模块根据第一开关信号输出第一马达开关信号，第一驱动模块根据第一马达开关信号输出第一马达开关驱动信号，第一放大模块对第一马达开关驱动信号进行放大以驱动第一水泵中的马达运转，第二从控制模块根据第二开关信号输出第二马达开关信号，第二驱动模块根据第二马达开关信号输出第二马达开关驱动信号，第二放大模块对第二马达开关驱动信号进行放大以驱动第二水泵中的马达运转，主控制模块与第一从控制模块和第二从控制模块连接，第一从控制模块与第一驱动模块连接，第一驱动模块与第一放大模块连接，第一放大模块与第一水泵中的马达连接，第二从控制模块与第二驱动模块连接，第二驱动模块与第二放大模块连接，第二放大模块与第二水泵中的马达连接，因此，实现了及时地排出地下车库的积水。由于根据第一传感器信号和第二传感器信号来判断被测区域是否积水，所以避免了对是否积水问题的误判；由于有双排水子系统，所以提高了排水的效率。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种自动排水系统，其包括第一水泵和第二水泵；其特征在于，所述自动排水系统还包括：

主控制模块、第一从控制模块、第一驱动模块、第一放大模块、第二从控制模块、第二驱动模块以及第二放大模块；

所述主控制模块与所述第一从控制模块和所述第二从控制模块连接，所述第一从控制模块与所述第一驱动模块连接，所述第一驱动模块与所述第一放大模块连接，所述第一放大模块与所述第一水泵中的马达连接，所述第二从控制模块与所述第二驱动模块连接，所述第二驱动模块与所述第二放大模块连接，所述第二放大模块与所述第二水泵中的马达连接；

所述主控制模块用于获取第一传感器信号和第二传感器信号,根据所述第一传感器信号和所述第二传感器信号判断被测区域是否存在积水，当所述被测区域存在积水时，输出第一开关信号和第二开关信号；

所述第一从控制模块用于根据所述第一开关信号输出第一马达开关信号；

所述第一驱动模块用于根据所述第一马达开关信号输出第一马达开关驱动信号；

所述第一放大模块用于对所述第一马达开关驱动信号进行放大以驱动所述第一水泵中的马达运转；

所述第二从控制模块用于根据所述第二开关信号输出第二马达开关信号；

所述第二驱动模块用于根据所述第二马达开关信号输出第二马达开关驱动信号；

所述第二放大模块用于对所述第二马达开关驱动信号进行放大以驱动所述第二水泵中的马达运转；

所述主控制模块还用于根据所述第一传感器信号或所述第二传感器信号确定所述被测区域的积水深度，根据所述积水深度输出第一转速调整信号和第二转速调整信号；

所述第一从控制模块还用于根据所述第一转速调整信号输出第一马达转速调整信号；

所述第一驱动模块还用于根据所述第一马达转速调整信号输出第一马达转速调整驱动信号；

所述第一放大模块还用于对所述第一马达转速调整驱动信号进行放大以调整所述第一水泵中的马达的转速；

所述第二从控制模块还用于根据所述第二转速调整信号输出第二马达转速调整信号；

所述第二驱动模块还用于根据所述第二马达转速调整信号输出第二马达转速调整驱动信号；

所述第二放大模块还用于对所述第二马达转速调整驱动信号进行放大以调整所述第二水泵中的马达的转速。

2.根据权利要求1所述的自动排水系统，其特征在于，所述主控制模块包括第一微处理器、第一晶振、第一电容、第二电容、第三电容、第四电容、第一开关、第二开关、第一传感器以及第二传感器；

所述第一微处理器的晶振输入端与所述第一电容的第一端和所述第一晶振的第一端连接，所述第一微处理器的晶振输出端与所述第二电容的第一端和所述第一晶振的第二端连接，所述第一微处理器的参考地端、所述第一电容的第二端、所述第二电容的第二端、所述第三电容的第一端以及所述第四电容的第一端共接于电源地，所述第一微处理器的电容接入端与所述第三电容的第二端连接，所述第一微处理器的供电端与第一电源和所述第四电容连接，所述第一微处理器的第一输入输出端与所述第一开关连接，所述第一微处理器的第二输入输出端与所述第二开关连接，所述第一微处理器的I2C总线数据输入输出端为所述主控制模块的第一输入输出端，所述第一微处理器的I2C总线时钟输出端为所述主控制模块的第二输入输出端，所述第一微处理器的第一模拟数字信号转换端与所述第一传感器连接，所述第一微处理器的第二模拟数字信号转换端与所述第二传感器连接，所述第一微处理器的异步信号接收端为所述主控制模块的第一输入端，所述第一微处理器的异步信号发送端为所述主控制模块的第一输出端，所述第一微处理器的第一PWM端为所述主控制模块的第二输出端，所述第一微处理器的SWIM数据端为所述主控制模块的第三输出端，所述第一微处理器的SPI主入从出端为所述主控制模块的第三输入输出端，所述第一微处理器的SPI主出从入端为所述主控制模块的第四输入输出端，所述第一微处理器的SPI时钟信号端为所述主控制模块的第五输入输出端，所述第一微处理器的第三输入输出端为所述主控制模块的第四输出端，所述第一微处理器的第四输入输出端为所述主控制模块的第五输出端。

3.根据权利要求1所述的自动排水系统，其特征在于，所述第一从控制模块包括第二微处理器、第二晶振、第五电容、第六电容、第七电容、第八电容、第九电容以及第一可调电阻；

所述第二微处理器的晶振输入端与所述第五电容的第一端和所述第二晶振的第一端连接，所述第二微处理器的晶振输出端与所述第六电容的第一端和所述第二晶振的第二端连接，所述第二微处理器的参考地端、所述第五电容的第二端、所述第六电容的第二端、所述第七电容的第一端、所述第八电容的第一端、所述第一可调电阻的第一端以及所述第九电容的第一端共接于电源地，所述第二微处理器的电容接入端与所述第七电容的第二端连接，所述第二微处理器的供电端与第二电源和所述第八电容的第二端连接，所述第二微处理器的第一输入输出端为所述第一从控制模块的第一输出端，所述第二微处理器的第二输入输出端为所述第一从控制模块的第二输出端，所述第二微处理器的第三输入输出端为所述第一从控制模块的第一输入端，所述第二微处理器的第一模拟数字信号转换端为所述第一从控制模块的第二输入端，所述第二微处理器的第二模拟数字信号转换端与所述第九电容的第二端和所述第一可调电阻的抽头连接，所述第一可调电阻的第二端与第三电源连接，所述第二微处理器的第一PWM端为所述第一从控制模块的第三输出端，所述第二微处理器的SPI主入从出端为所述第一从控制模块的第一输入输出端，所述第二微处理器的SPI主出从入端为所述第一从控制模块的第二输入输出端，所述第二微处理器的SPI时钟信号端为所述第一从控制模块的第三输入输出端，所述第二微处理器的第四输入输出端为所述第一从控制模块的第四输出端，所述第二微处理器的第五输入输出端为第一从控制模块的第三输入端。

4.根据权利要求1所述的自动排水系统，其特征在于，所述第一驱动模块包括第三微处理器、第十电容、第十一电容、第十二电容、第十三电容、第十四电容、第十五电容、第十六电容以及第一电阻；

所述第三微处理器的电流采样端为所述第一驱动模块的第一输入端，所述第三微处理器的第一低端驱动端为所述第一驱动模块的第一输出端，所述第三微处理器的第一高端驱动端为所述第一驱动模块的第二输出端，所述第三微处理器的第一相位采样端和所述第十电容的第一端为所述第一驱动模块的第二输入端，所述第十电容的第二端与所述第三微处理器的第一电容端连接，所述第三微处理器的第二低端驱动端为所述第一驱动模块的第三输出端，所述第三微处理器的第二高端驱动端为所述第一驱动模块的第四输出端，第二微处理器的第二相位采样端和所述第十一电容的第一端为所述第一驱动模块的第三输入端，所述第十一电容的第二端与所述第三微处理器的第二电容端连接，所述第三微处理器的第三低端驱动端为所述第一驱动模块的第五输出端，所述第三微处理器的第三高端驱动端为所述第一驱动模块的第六输出端，所述第三微处理器的第三相位采样端和所述第十二电容的第一端为所述第一驱动模块的第四输入端，所述第十二电容的第二端与所述第三微处理器的第三电容端连接，所述第二微处理器的参考电压端与所述第十三电容的第一端连接，所述第三微处理器的第一霍尔信号端为所述第一驱动模块的第五输入端，所述第三微处理器的第二霍尔信号端为所述第一驱动模块的第六输入端，所述第三微处理器的第三霍尔信号端为所述第一驱动模块的第七输入端，所述第三微处理器的刹车端为所述第一驱动模块的第八输入端，所述第三微处理器的正反转端为所述第一驱动模块的第九输入端，所述第三微处理器的使能端为所述第一驱动模块的第十输入端，所述第三微处理器的故障反馈端为所述第一驱动模块的第七输出端，所述第三微处理器的第一电源端与第四电源和所述第十六电容的第一端连接，所述第三微处理器的时区时间端与所述第一电阻的第一端连接，所述第三微处理器的速度端为所述第一驱动模块的第十一输入端，所述第三微处理器的第二电源端与第五电源和所述第十五电容的第一端连接，所述第三微处理器的接地端、所述第十五电容的第二端、所述第十六电容的第二端、所述第十三电容的第二端和所述第一电阻的第二端共接于电源地，所述第三微处理器的第一外接电容端与所述第十四电容的第一端连接，所述第三微处理器的第二外接电容端与所述第十四电容的第二端连接。

5.根据权利要求1所述的自动排水系统，其特征在于，所述第一放大模块包括第一场效应管、第二场效应管、第三场效应管、第四场效应管、第五场效应管、第六场效应管、第一运算放大器、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第十七电容以及第十八电容；

所述第二电阻的第一端为所述第一放大模块的第一输入端，所述第四电阻的第一端为所述第一放大模块的第二输入端，所述第六电阻的第一端为所述第一放大模块的第三输入端，所述第八电阻的第一端为所述第一放大模块的第四输入端，所述第十电阻的第一端为所述第一放大模块的第五输入端，所述第十二电阻的第一端为所述第一放大模块的第六输入端，所述第一场效应管的漏极与第六电源、所述第三场效应管的漏极、所述第五场效应管的漏极、所述第十七电容的第一端以及所述第十八电容的第一端连接，所述第一场效应管的栅极与所述第二电阻的第二端和所述第三电阻的第一端连接，所述第三场效应管的栅极与所述第六电阻的第二端和所述第七电阻的第一端连接，所述第五场效应管的栅极与所述第十电阻的第二端和所述第十一电阻的第一端连接，所述第二场效应管的栅极与所述第四电阻的第二端和所述第五电阻的第一端连接，所述第四场效应管的栅极与所述第八电阻的第二端和所述第九电阻的第一端连接，所述第六场效应管的栅极与所述第十二电阻的第二端和所述第十三电阻的第一端连接，所述第一场效应管的源极、所述第三电阻的第二端以及所述第二场效应管的漏极为所述第一放大模块的第一输出端，所述第三场效应管的源极、所述第七电阻的第二端以及所述第四场效应管的漏极为所述第一放大模块的第二输出端，所述第五场效应管的源极、所述第十一电阻的第二端以及所述第六场效应管的漏极为所述第一放大模块的第三输出端，所述第五电阻的第二端、所述第二场效应管的源极、所述第九电阻的第二端、所述第四场效应管的源极、所述第十三电阻的第二端、所述第六场效应管的源极、所述第一运算放大器的反相输入端、所述第十六电阻的第一端、所述第十四电阻的第一端以及所述第十五电阻的第一端为所述第一放大模块的第四输出端，所述第一运算放大器的输出端和所述第十六电阻的第二端为所述第一放大模块的第五输出端，所述第一运算放大器的正相输入端与所述第十七电阻的第一端和所述第十八电阻的第一端连接，所述第十七电容的第二端、所述第十八电容的第二端、所述第十四电阻的第二端、所述第十五电阻的第二端以及所述第十七电阻的第二端共接于电源地，所述第十八电阻的第二端与第七电源连接。

6.根据权利要求1所述的自动排水系统，其特征在于，所述第二从控制模块包括第四微处理器、第三晶振、第十九电容、第二十电容、第二十一电容、第二十二电容、第二十三电容以及第二可调电阻；

所述第四微处理器的晶振输入端与所述第十九电容的第一端和所述第三晶振的第一端连接，所述第四微处理器的晶振输出端与所述第二十电容的第一端和所述第三晶振的第二端连接，所述第四微处理器的参考地端、所述第十九电容的第二端、所述第二十电容的第二端、所述第二十一电容的第一端、所述第二十二电容的第一端、所述第二可调电阻的第一端以及所述第二十三电容的第一端共接于电源地，所述第四微处理器的电容接入端与所述第二十一电容的第二端连接，所述第四微处理器的供电端与第八电源和所述第二十二电容C22的第二端连接，所述第四微处理器的第一输入输出端为所述第二从控制模块的第一输出端，所述第四微处理器的第二输入输出端为所述第二从控制模块的第二输出端，所述第四微处理器的第三输入输出端为所述第二从控制模块的第一输入端，所述第四微处理器的第一模拟数字信号转换端为所述第二从控制模块的第二输入端，所述第四微处理器的第二模拟数字信号转换端与所述第二十三电容的第二端和所述第二可调电阻的抽头连接，所述第二可调电阻的第二端与第九电源连接，所述第四微处理器的第一PWM端为所述第二从控制模块的第三输出端，所述第四微处理器的第四输入输出端为所述第二从控制模块的第四输出端，所述第四微处理器的第五输入输出端为第二从控制模块的第三输入端，所述第四微处理器的I2C总线数据输入输出端为所述第二从控制模块的第一输入输出端，所述第四微处理器的I2C总线时钟输出端为所述第二从控制模块的第二输入输出端。

7.根据权利要求1所述的自动排水系统，其特征在于，所述第二驱动模块包括第五微处理器、第二十四电容、第二十五电容、第二十六电容、第二十七电容、第二十八电容、第二十九电容、第三十电容以及第十九电阻；

所述第五微处理器的电流采样端为所述第二驱动模块的第一输入端，所述第五微处理器的第一低端驱动端为所述第二驱动模块的第一输出端，所述第五微处理器的第一高端驱动端为所述第二驱动模块的第二输出端，所述第五微处理器的第一相位采样端和所述第二十四电容的第一端为所述第二驱动模块的第二输入端，所述第二十四电容的第二端与所述第五微处理器的第一电容端连接，所述第五微处理器的第二低端驱动端为所述第二驱动模块的第三输出端，所述第五微处理器的第二高端驱动端为所述第二驱动模块的第四输出端，所述第五微处理器的第二相位采样端和所述第二十五电容的第一端为所述第二驱动模块的第三输入端，所述第二十五电容的第二端与所述第五微处理器的第二电容端连接，所述第五微处理器的第三低端驱动端为所述第二驱动模块的第五输出端，所述第五微处理器的第三高端驱动端为所述第二驱动模块的第六输出端，所述第五微处理器的第三相位采样端和所述第二十六电容的第一端为所述第二驱动模块的第四输入端，所述第二十六电容的第二端与所述第五微处理器的第三电容端连接，所述第五微处理器的参考电压端与所述第二十七电容的第一端连接，所述第五微处理器的第一霍尔信号端为所述第二驱动模块的第五输入端，所述第五微处理器的第二霍尔信号端为所述第二驱动模块的第六输入端，所述第五微处理器的第三霍尔信号端为所述第二驱动模块的第七输入端，所述第五微处理器的刹车端为所述第二驱动模块的第八输入端，所述第五微处理器的正反转端为所述第二驱动模块的第九输入端，所述第五微处理器的使能端为所述第二驱动模块的第十输入端，所述第五微处理器的故障反馈端为所述第二驱动模块的第七输出端，所述第五微处理器的第一电源端与第十电源和所述第三十电容的第一端连接，所述第五微处理器的时区时间端与所述第十九电阻的第一端连接，所述第五微处理器的速度端为所述第二驱动模块的第十一输入端，所述第五微处理器的第二电源端与第十一电源和所述第二十九电容的第一端连接，所述第五微处理器的接地端、所述第二十九电容的第二端、所述第三十电容的第二端、所述第二十七电容的第二端以及所述第十九电阻的第二端共接于电源地，所述第五微处理器的第一外接电容端与所述第二十八电容的第一端连接，所述第五微处理器的第二外接电容端与所述第二十八电容的第二端连接。

8.根据权利要求1所述的自动排水系统，其特征在于，所述第二放大模块包括第七场效应管、第八场效应管、第九场效应管、第十场效应管、第十一场效应管、第十二场效应管、第二运算放大器、第二十电阻、第二十一电阻、第二十二电阻、第二十三电阻、第二十四电阻、第二十五电阻、第二十六电阻、第二十七电阻、第二十八电阻、第二十九电阻、第三十电阻、第三十一电阻、第三十二电阻、第三十三电阻、第三十四电阻、第三十五电阻、第三十六电阻、第三十一电容以及第三十二电容；

所述第二十电阻的第一端为所述第二放大模块的第一输入端，所述第二十二电阻的第一端为所述第二放大模块的第二输入端，所述第二十四电阻的第一端为所述第二放大模块的第三输入端，所述第二十六电阻的第一端为所述第二放大模块的第四输入端，所述第二十八电阻的第一端为所述第二放大模块的第五输入端，所述第三十电阻的第一端为所述第二放大模块的第六输入端，所述第七场效应管的漏极与第十二电源、所述第九场效应管的漏极、所述第十一场效应管的漏极、所述第三十一电容的第一端以及所述第三十二电容的第一端连接，所述第七场效应管的栅极与所述第二十电阻的第二端和所述第二十一电阻的第一端连接，所述第九场效应管的栅极与所述第二十四电阻的第二端和所述第二十五电阻的第一端连接，所述第十一场效应管的栅极与所述第二十八电阻的第二端和所述第二十九电阻的第一端连接，所述第八场效应管的栅极与所述第二十二电阻的第二端和所述第二十三电阻的第一端连接，所述第十场效应管的栅极与所述第二十六电阻的第二端和所述第二十七电阻的第一端连接，所述第十二场效应管的栅极与所述第三十电阻的第二端和所述第三十一电阻的第一端连接，所述第七场效应管的源极、所述第二十一电阻的第二端以及所述第八场效应管的漏极为所述第二放大模块的第一输出端，所述第九场效应管的源极、所述第二十五电阻的第二端以及所述第十场效应管的漏极为所述第二放大模块的第二输出端，所述第十一场效应管的源极、所述第二十九电阻的第二端以及所述第十二场效应管的漏极为所述第二放大模块的第三输出端，所述第二十三电阻的第二端、所述第八场效应管的源极、所述第二十七电阻的第二端、所述第十场效应管的源极、所述第三十一电阻的第二端、所述第十二场效应管的源极、所述第二运算放大器的反相输入端、所述第三十四电阻的第一端、所述第三十二电阻的第一端以及所述第三十三电阻的第一端为所述第二放大模块的第四输出端，所述第二运算放大器的输出端和所述第三十四电阻的第二端为所述第二放大模块的第五输出端，所述第二运算放大器的正相输入端与所述第三十五电阻的第一端和所述第三十六电阻的第一端连接，所述第三十一电容的第二端、所述第三十二电容的第二端、所述第三十二电阻的第二端、所述第三十三电阻的第二端以及所述第三十五电阻的第二端共接于电源地，所述第三十六电阻的第二端与第十三电源连接。