CN104571216B - 半导体存储装置及其温度控制方法 - Google Patents

半导体存储装置及其温度控制方法 Download PDF

Info

Publication number
CN104571216B
CN104571216B CN201410270677.7A CN201410270677A CN104571216B CN 104571216 B CN104571216 B CN 104571216B CN 201410270677 A CN201410270677 A CN 201410270677A CN 104571216 B CN104571216 B CN 104571216B
Authority
CN
China
Prior art keywords
temperature
unit
semiconductor storage
cellular zone
thermostat unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410270677.7A
Other languages
English (en)
Other versions
CN104571216A (zh
Inventor
李承润
朴海赞
金明燮
李世昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104571216A publication Critical patent/CN104571216A/zh
Application granted granted Critical
Publication of CN104571216B publication Critical patent/CN104571216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种半导体存储装置及其温度控制方法。所述半导体存储装置包括温度调节单元和温度控制单元，温度调节单元适于调节存储器单元的温度，温度控制单元适于感测温度调节单元的温度，将感测的温度与参考温度范围比较，以及基于比较结果来控制温度调节单元以将其温度调节在参考温度范围内。

Description

半导体存储装置及其温度控制方法
相关申请的交叉引用
本申请要求2013年10月22日向韩国知识产权局提交的申请号为10-2013-0126026韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思的各种实施例涉及一种半导体集成电路，并且更具体地，涉及一种半导体存储装置及其温度控制方法。
背景技术
随着低功率半导体存储器件的需求，已经研究了具有非易失性和非存储刷新的下一代半导体存储器件。作为下一代半导体存储器件之一的相变随机存取存储器件(PCRAM)使用相变材料的非晶状态和结晶状态之间的电阻差来储存数据。相变材料通过施加至其的电脉冲在非晶状态和结晶状态之间变化。
作为硫族化物的基于锗(Ga)-锑(Sb)-碲(Te)的材料(在下文中，被称作为GST)已被最广泛地用作一般PCRAM的相变材料。这是因为GST材料具有快速相变速率和良好的抗氧化性，并且稳定。
GST材料具有其电阻值在外部温度的影响下变化的特点。换言之，GST材料的电阻在高温时减小而在低温时增大，而与相位变化无关。
因而，当通过施加某个电压(而与GST的温度无关)来测量GST材料的电阻时，GST材料的测量电阻值根据温度变化而不同。具体地，在多级单元中，多个级的电阻值不能被准确地区分，且因而出现数据错误。
发明内容
本发明构思的各种示例性实施例提供了一种半导体存储装置及其温度控制方法，所述半导体存储装置能够改善可靠性，从而控制相变材料的温度，而与外部温度的变化无关。
根据本发明构思的示例性实施例，提供了一种半导体存储装置，所述半导体存储装置包括温度调节单元和温度控制单元，温度调节单元适于调节存储器单元的温度，温度控制单元适于感测温度调节单元的温度、将感测的温度与参考温度范围比较，以及基于比较结果控制温度调节单元在参考温度范围内调节其温度。
根据本发明构思的另一个示例性实施例，提供了一种控制半导体存储装置的温度的方法，所述方法包括以下步骤：测量半导体存储装置的单元区的温度，将单元区的测量温度与参考温度范围比较，基于比较结果来判定单元区的测量温度是否在参考温度范围内，以及基于对单元区的测量温度的判定结果对单元区加热设定时间。
在以下标题为“具体实施方式”的部分中描述了这些和其他的特征、方面和实施例。
附图说明
从以下结合附图的详细描述中将更加清楚地理解本公开的主题的以上和其他的特征、方面和其他优点。
图1是说明根据本发明构思的一个实施例的半导体存储装置的配置的框图；
图2是说明根据本发明构思的一个实施例的半导体存储装置的单元区的截面图；
图3是说明根据本发明构思的一个实施例的半导体存储装置的单元区的截面图；
图4是顺序说明根据本发明构思的一个实施例的制造半导体存储装置的单元区的方法的流程图；
图5是顺序说明根据本发明构思的一个实施例的制造半导体存储装置的单元区的方法的流程图；
图6是说明根据本发明构思的一个实施例的半导体存储装置的温度感测单元的电路图；
图7是说明根据本发明构思的一个实施例的半导体存储装置的温度控制方法的流程图。
具体实施方式
在下文中，将参照附图更详细地描述示例性实施例。在本文中参照截面图来描述示例性实施例，截面图是示例性实施例(和中间结构)的示意性说明。照此，可以预料到图示的形状变化由于例如制造技术和/或公差。因而，示例性实施例不应被解释为限于本文中所示的区域的特定形状，而可以包括例如来自制造的形状差异。在附图中，为了清楚器件，可能对层和区域的长度和尺寸进行夸大。附图中的相同附图标记表示相同的元件。还将理解当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上、或者还可以存在中间层。还应注意的是，在本说明书中，“连接/耦接”不仅指一个部件直接与另一个部件耦接，还指一个部件通过中间部件与另一个部件间接耦接。另外，只要未在句子中特意提到，单数形式可以包括复数形式。
尽管示出并且描述了本发明构思的一些实施例，但是本领域的普通技术人员将理解的是，在不脱离本发明构思的原理和精神的情况下，可以对这些示例性实施例进行变化。
图1是说明根据本发明构思的一个实施例的半导体存储装置的配置的框图。
参见图1，根据本发明构思的一个实施例的半导体存储装置可以被分成单元区100和外围电路区200。
单元区100可以包括多个单元(未示出)和温度调节单元110，以及温度调节单元110可以从外围电路区200的电流供应单元230接收电流并且将单元的温度调节/保持恒定。将参照图2或图3来详细地描述单元区100的详细配置。
外围电路区200可以包括温度控制单元，温度控制单元包括温度感测单元210、控制单元220和电流供应单元230。
温度感测单元210感测单元区100中的温度调节单元110的温度并且将温度感测结果传送至控制单元220。温度感测单元210可以由与单元区100中的温度调节单元110相同的材料形成。因此，温度感测单元210感测并且传送温度调节单元110的实际温度。
控制单元220将从温度感测单元210传送的温度感测结果与预设的参考温度范围比较。当温度感测结果小于参考温度范围时，控制单元220控制电流供应单元230将电流供应至温度调节单元110并且将单元区100中的温度控制在参考温度范围内。
电流供应单元230响应于从控制单元220传送的控制命令而将电流提供至温度调节单元110。
图2是说明根据本发明构思的一个实施例的半导体存储装置的单元区的截面图。
参见图2，根据本发明构思的一个实施例的半导体存储装置的单元区100可以包括形成在半导体120上的字线区130、形成在字线区130上且包括N型区141和P型区142的开关器件140、形成在开关器件140上的底电极150、形成在底电极150上的数据储存单元160、形成在数据储存单元160上的顶电极170、形成在顶电极170上的第一金属线区181、形成在第一金属线区181上的缓冲层190、形成在缓冲层190上的温度调节单元110以及形成在温度调节单元110上的第二金属线区182。数据储存单元160可以包括由例如GST的相变材料形成的相变层。附图标记135、145和155表示第一绝缘层、第二绝缘层和第三绝缘层。此外，温度调节单元110可以由当其温度增大时其电阻减小或增大的材料形成。当其温度升高时电阻减小的材料可以是包括镍(Ni)和锰(Mn)的氧化物，而当其温度升高时电阻增大的材料可以是BiTiO3化合物或PbTiO3化合物。缓冲层190可以是氧化物。由于单元区100的温度调节单元110和外围电路区200的温度感测单元210由相同的材料形成，所以温度感测单元210还可以由当其温度升高时其电阻减小或增大的材料形成。由于单元区100的温度调节单元110和外围电路区200的温度感测单元210由相同材料形成，所以温度调节单元110和温度感测单元210可以同时在同一工艺中形成。因此，可以减少半导体存储装置的处理成本和处理时间。
图3是说明根据本发明构思的一个实施例的半导体存储装置的单元区的截面图。
参见图3，根据本发明构思的另一个实施例的半导体存储装置可以包括：形成在半导体基板120的后表面上的第一缓冲层115、形成在第一缓冲层115上的温度调节单元110、以及形成在温度调节单元110上以保护温度调节单元110的第二缓冲层105。半导体存储装置可以包括：通孔125，形成在温度调节单元110和金属线区180之间以使得单元区100将温度调节/保持成恒定；字线区130，形成在半导体120上；开关器件140，形成在字线区130上形成且包括N型区141和P型区142；底电极150，形成在开关器件140上；数据储存单元160，形成在底电极150上；顶电极170，形成在数据储存单元160上；以及金属线区180，形成在顶电极170上。数据储存单元160可以包括由例如GST的相变材料形成的相变层。附图标记135、145、155表示第一绝缘层、第二绝缘层和第三绝缘层。此外，第一缓冲层115和第二缓冲层105可以由例如氧化物的相同材料形成。如图2中所述，温度调节单元110可以由当其温度升高时其电阻减小或增大的材料形成。由于单元区100的温度调节单元110和外围电路区200的温度感测单元210由相同材料形成，所以温度感测单元210还可以由当其温度升高时其电阻减小或增大的材料形成。此外，由于单元区100的温度调节单元110和外围电路区200的温度感测单元210由相同材料形成，所以温度调节单元110和温度感测单元210可以同时在同一工艺中形成。因此，可以减少半导体存储装置的处理成本和处理时间。
图2和图3说明开关器件140是包括N型区141和P型区142的PN二极管，但开关器件不限于此。开关器件140可以是肖特基二极管。可替选地，开关器件可以是除了二极管之外的MOS晶体管。
图4是顺序说明根据本发明构思的一个实施例的制造半导体存储装置的方法的流程图。
参见图4，根据本发明构思的一个实施例的制造半导体存储装置的方法可以包括以下步骤：提供半导体基板120(S410)，以及通过将N型杂质注入半导体基板120的上部来形成字线区130(S415)。
在字线区130上形成包括孔的第一绝缘层135(S420)，并且在孔中形成包括N型区141和P型区142的开关器件140(S425)。
在形成有开关器件140的第一绝缘层135上，形成包括暴露出开关器件140的上表面的孔的第二绝缘层145(S430)，以及在孔中形成底电极150(S435)。
在形成有底电极150的第二绝缘层145上，形成包括孔的第三绝缘层155(S440)，并且在孔中形成数据储存单元160，以及在数据储存单元160上形成顶电极170(S445)。数据储存单元160可以是由例如GST的相变材料形成的相变层。通过在第三绝缘层155中形成孔以及在孔中形成数据储存单元160来形成数据储存单元160，但形成数据储存单元160的方法不限于此。可替选地，可以通过沉积用于数据储存单元160的相变材料以及刻蚀相变材料来形成数据储存单元160。
在形成有数据储存单元160和顶电极170的第三绝缘层155上形成第一金属线区181(S450)，以及在第一金属线区181上形成缓冲层190(S455)。在缓冲层190上形成温度调节单元110，以及在温度调节单元110上形成第二金属线区182(S460)。因此，完成根据本发明构思的一个实施例的半导体存储装置。尽管在图4中未示出，但是当在缓冲层190上形成温度调节单元110时，外围电路区200的温度感测单元210可以由与温度调节单元110相同的材料同时形成。
图5是顺序说明根据本发明构思的另一个实施例的制造半导体存储装置的方法的流程图。
参见图5，根据本发明构思的一个实施例的制造半导体存储装置的方法可以包括以下步骤：提供半导体基板120(S510)，以及在半导体基板120的后表面上形成第一缓冲层115(S515)。
在第一缓冲层115上形成温度调节单元110(S520)。当在第一缓冲层115上形成温度调节单元110时，外围电路区200的温度感测单元210可以由与温度调节单元110相同的材料同时形成。
可以在温度调节单元110上形成保护温度调节单元110的第二缓冲层105(S525)。
通过将N型杂质注入半导体基板120的上部中，即半导体基板120的前表面来形成字线区130(S530)。
在字线区130上形成包括孔的第一绝缘层135(S535)，以及在孔中形成包括N型区141和P型区142的开关器件140(S540)。
在形成有开关器件140的第一绝缘层135上，形成包括暴露出开关器件140的上表面的孔的第二绝缘层145(S545)，以及在孔中形成底电极150(S550)。
在形成有底电极150的第二绝缘层145上，形成包括孔的第三绝缘层155(S555)，并且在孔中形成数据储存单元160，以及在数据储存单元160上形成顶电极170(S560)。数据储存单元160可以是由例如GST的相变材料形成的相变层。可以通过将用于数据储存单元的相变材料沉积在第二绝缘层145上，并且刻蚀相变材料来形成数据储存单元160。
刻蚀半导体基板120、第一缓冲层115、第一绝缘层135、第二绝缘层145和第三绝缘层155以在温度调节单元110的部分上表面上形成通孔125(S565)。通孔125可以包括电热丝，其可以将单元区100的温度调节/保持成恒定。
在形成有数据储存单元160和顶电极170的第三绝缘层155上形成金属线区180，(S570)。因此，完成根据本发明构思的另一个实施例的半导体存储装置。
图6是说明根据本发明构思的一个实施例的半导体存储装置的温度感测单元的电路单元。
参见图6，根据本发明构思的一个实施例的半导体存储装置的温度感测单元210可以包括热敏电阻Rth，其可以感测设置在单元区100中的温度调节单元110的温度。热敏电阻Rth具有当温度升高时电阻值减小或增大的属性。当温度升高时电阻值减小的材料可以包括例如包含Ni和Mn的氧化物，而当温度升高时电阻值增大的材料可以包括例如BiTiO3化合物或PbTiO3化合物。
温度感测单元210可以包括比较器OP，其可以将热敏电阻Rth的电压值作为输入信号接收，将输入信号与预设的参考电压范围比较，以及输出温度感测信号OUT。
从比较器OP输出的温度感测信号OUT被传送至控制单元220以控制随后要描述的根据本发明构思的一个实施例的半导体存储装置的温度。
图7是说明根据本发明构思的一个实施例的半导体存储装置的温度控制方法的流程图。
参见图7，测量单元区100的温度调节单元110的温度(S710)，以及判定测量的温度是否在预设的参考温度范围内(S720)。
当测量的温度在预设的参考温度范围内时，终止温度控制操作，而当测量的温度不在预设的参考温度范围内时，再次判定测量的温度是否小于预设的参考温度范围(S730)。
作为判定结果，当测量的温度小于预设的参考温度范围时，控制信号被输入至电流供应单元230，并且加热温度调节单元110(S740)。当测量的温度大于预设的参考温度范围时，不需要加热温度调节单元110，且因而终止温度控制方法。
判定加热时间是否达到参考设定时间(S750)，并且当加热时间达到参考设定时间时，再次测量温度调节单元110的温度(S710)。当判定出加热时间未达到参考设定时间时，将温度调节单元110再次加热预设的时间(S740)。
再次判定温度调节单元110的测量温度是否在预设的参考温度范围内(S720)，并且当测量的温度在预设的参考温度范围内时，终止温度控制方法。
根据本发明构思的一个实施例的半导体存储装置及其温度控制方法将相变材料的温度保持成恒定，且因而防止由于外部温度的变化而导致的数据错误，并且改善半导体存储装置的可靠性。
本发明构思的实施例已经示例性地描述了半导体存储装置之中的PCRAM，但是本发明构思不限于此。可以应用通过感测温度调节单元的温度来调节/保持温度调节单元的某个温度的技术，以改善动态随机存取存储器(DRAM)的刷新属性。
本发明的以上实施例是说明性的，并非限制性的。各种替换和等同形式是可以的。本发明不限于本文中所述的实施例。本发明也不限于任何特定类型的半导体器件。考虑到本公开的内容，其他增加、删减或修改是明显的，并且旨在落入所附权利要求的范围内。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体存储装置，包括：
温度调节单元，适于调节存储单元的温度；以及
温度控制单元，适于感测所述温度调节单元的温度，将感测的温度与参考温度范围比较，以及基于比较结果来控制所述温度调节单元将其所述温度调节在所述参考温度范围内。
技术方案2.如技术方案1所述的半导体存储装置，其中，所述温度调节单元包括在具有所述存储单元的所述半导体存储装置的单元区中，并且所述温度控制单元包括在其外围电路区中。
技术方案3.如技术方案2所述的半导体存储装置，在所述单元区中还包括：
半导体基板；
字线区，形成在所述半导体基板上；
开关器件，形成在所述字线区上；
数据储存区，形成在所述开关器件上；以及
金属线区，形成在所述数据储存区上，
其中，所述温度调节单元形成在所述金属线区上。
技术方案4.如技术方案3所述的半导体存储装置，还包括：
缓冲层，形成在所述金属线区和所述温度调节单元之间，且适于将所述金属线区与所述温度调节单元绝缘。
技术方案5.如技术方案1所述的半导体存储装置，其中，所述温度调节单元包括当温度升高时电阻值减小的材料、或当温度升高时电阻值增大的材料。
技术方案6.如技术方案3所述的半导体存储装置，其中，所述数据储存区包括：
底电极，形成在所述开关器件上；
数据储存单元，形成在所述底电极上；以及
顶电极，形成在所述数据储存单元上。
技术方案7.如技术方案6所述的半导体存储装置，其中，所述数据储存单元由相变材料形成。
技术方案8.如技术方案2所述的半导体存储装置，在所述单元区中还包括：
半导体基板，包括其后表面上的所述温度调节单元；
字线区，形成在所述半导体基板上；
开关器件，形成在所述字线区上；
数据储存区，形成在所述开关器件上；以及
金属线区，形成在所述数据储存区上。
技术方案9.如技术方案8所述的半导体存储装置，还包括：
第一缓冲层，形成在所述半导体基板的所述后表面和所述温度调节单元之间；以及
第二缓冲层，形成在所述温度调节单元上。
技术方案10.如技术方案8所述的半导体存储装置，其中，所述温度调节单元包括当温度升高时电阻值减小的材料、或当温度升高时电阻值增大的材料。
技术方案11.如技术方案8所述的半导体存储装置，其中，所述数据存储区包括：
底电极，形成在所述开关器件上；
数据储存单元，形成在所述底电极上；以及
顶电极，形成在所述数据储存单元上。
技术方案12.如技术方案11所述的半导体存储装置，其中，所述数据储存单元由相变材料形成。
技术方案13.如技术方案1所述的半导体存储装置，其中，所述温度控制单元包括：
温度感测单元，适于感测所述温度调节单元的温度；
控制单元，适于接收所述温度感测单元的感测温度并且产生控制信号以控制所述温度调节单元的温度；以及
电流供应单元，适于响应于所述控制信号而将电流供应至所述温度调节单元。
技术方案14.如技术方案13所述的半导体存储装置，其中，所述温度调节单元和所述温度感测单元包括当温度升高时电阻值减小或增大的相同材料。
技术方案15.如技术方案14所述的半导体存储装置，其中，所述温度调节单元和所述温度感测单元在所述半导体存储装置的相同制造工艺期间同时形成。
技术方案16.如技术方案13所述的半导体存储装置，其中，所述温度感测单元包括热敏电阻。
技术方案17.一种控制半导体存储装置的温度的方法，所述方法包括以下步骤：
测量所述半导体存储装置的单元区的温度；
将所述单元区的测量温度与参考温度范围比较；
基于比较的结果来判定所述单元区的测量温度是否在所述参考温度范围内；以及
基于所述单元区的测量温度的判定结果将所述单元区加热设定时间。
技术方案18.如技术方案17所述的方法，其中，重复控制所述半导体存储装置的所述温度的步骤，直到所述单元区的测量温度在所述参考温度范围内。
技术方案19.如技术方案17所述的方法，其中，将所述单元区加热设定时间的步骤包括以下步骤：
当所述单元区的测量温度低于所述参考温度范围时，将电流供应至所述单元区；以及
判定单元区的加热时间是否达到所述设定时间。
技术方案20.如技术方案17所述的方法，其中，判定所述单元区的测量温度的步骤包括以下步骤：
当所述单元区的测量温度在所述参考温度范围内时终止对所述半导体存储装置的温度的控制。

Claims (17)

1.一种半导体存储装置，包括：
温度调节单元，适于调节存储单元的温度；以及
温度控制单元，适于感测所述温度调节单元的温度，将感测的温度与参考温度范围比较，以及基于比较结果来控制所述温度调节单元将其所述温度调节在所述参考温度范围内，
其中，所述温度调节单元与所述存储单元一起包括在单元区中，以及所述温度控制单元包括在外围电路区中，
在所述单元区中还包括：
半导体基板；
字线区，形成在所述半导体基板上；
开关器件，形成在所述字线区上；
数据储存区，形成在所述开关器件上；以及
金属线区，形成在所述数据储存区上，
其中，所述温度调节单元形成在所述金属线区上。
2.如权利要求1所述的半导体存储装置，还包括：
缓冲层，形成在所述金属线区和所述温度调节单元之间，且适于将所述金属线区与所述温度调节单元绝缘。
3.如权利要求1所述的半导体存储装置，其中，所述温度调节单元包括当温度升高时电阻值减小的材料、或当温度升高时电阻值增大的材料。
4.如权利要求1所述的半导体存储装置，其中，所述数据储存区包括：
底电极，形成在所述开关器件上；
数据储存单元，形成在所述底电极上；以及
顶电极，形成在所述数据储存单元上。
5.如权利要求4所述的半导体存储装置，其中，所述数据储存单元由相变材料形成。
6.如权利要求1所述的半导体存储装置，其中，所述温度控制单元包括：
温度感测单元，适于感测所述温度调节单元的温度；
控制单元，适于接收所述温度感测单元的感测温度并且产生控制信号以控制所述温度调节单元的温度；以及
电流供应单元，适于响应于所述控制信号而将电流供应至所述温度调节单元。
7.如权利要求6所述的半导体存储装置，其中，所述温度调节单元和所述温度感测单元包括当温度升高时电阻值减小或增大的相同材料。
8.如权利要求7所述的半导体存储装置，其中，所述温度调节单元和所述温度感测单元在所述半导体存储装置的相同制造工艺期间同时形成。
9.如权利要求6所述的半导体存储装置，其中，所述温度感测单元包括热敏电阻。
10.一种包括单元区和外围电路区的半导体存储装置，包括：
温度调节单元，适于调节存储单元的温度；
温度控制单元，适于感测所述温度调节单元的温度，将感测的温度与参考温度范围比较，以及基于比较结果来控制所述温度调节单元将其所述温度调节在所述参考温度范围内；
其中，所述温度调节单元与所述存储单元一起包括在所述半导体存储装置的单元区中，并且所述温度控制单元包括在其外围电路区中；
在所述单元区中还包括：
半导体基板，包括形成在半导体基板的后表面上的所述温度调节单元；
字线区，形成在所述半导体基板上；
开关器件，形成在所述字线区上；
数据储存区，形成在所述开关器件上；以及
金属线区，形成在所述数据储存区上。
11.如权利要求10所述的半导体存储装置，还包括：
第一缓冲层，形成在所述半导体基板的所述后表面和所述温度调节单元之间；以及第二缓冲层，形成在所述温度调节单元上。
12.如权利要求10所述的半导体存储装置，其中，所述温度调节单元包括当温度升高时电阻值减小的材料、或当温度升高时电阻值增大的材料。
13.如权利要求10所述的半导体存储装置，其中，所述数据储存区包括：
底电极，形成在所述开关器件上；
数据储存单元，形成在所述底电极上；以及
顶电极，形成在所述数据储存单元上。
14.如权利要求13所述的半导体存储装置，其中，所述数据储存单元由相变材料形成。
15.一种控制半导体存储装置的温度的方法，所述方法包括以下步骤：
测量所述半导体存储装置的单元区的温度；
将所述单元区的测量温度与参考温度范围比较；
基于比较的结果来判定所述单元区的测量温度是否在所述参考温度范围内；以及
基于所述单元区的测量温度的判定结果将所述单元区加热设定时间，
其中，将所述单元区加热设定时间的步骤包括以下步骤：
当所述单元区的测量温度低于所述参考温度范围时，将电流供应至所述单元区；以及
判定单元区的加热时间是否达到所述设定时间，其中，当加热时间达到所述设定时间时，再次测量所述单元区的温度；当加热时间未达到所述设定时间时，将所述单元区再次加热。
16.如权利要求15所述的方法，其中，重复控制所述半导体存储装置的所述温度的步骤，直到所述单元区的测量温度在所述参考温度范围内。
17.如权利要求15所述的方法，其中，判定所述单元区的测量温度的步骤包括以下步骤：
当所述单元区的测量温度在所述参考温度范围内时终止对所述半导体存储装置的温度的控制。
CN201410270677.7A 2013-10-22 2014-06-17 半导体存储装置及其温度控制方法 Active CN104571216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0126026 2013-10-22
KR1020130126026A KR20150046812A (ko) 2013-10-22 2013-10-22 반도체 메모리 장치 및 그의 온도 제어방법

Publications (2)

Publication Number Publication Date
CN104571216A CN104571216A (zh) 2015-04-29
CN104571216B true CN104571216B (zh) 2019-04-12

Family

ID=52826033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410270677.7A Active CN104571216B (zh) 2013-10-22 2014-06-17 半导体存储装置及其温度控制方法

Country Status (3)

Country Link
US (1) US9236121B2 (zh)
KR (1) KR20150046812A (zh)
CN (1) CN104571216B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437295B2 (en) * 2013-10-22 2016-09-06 SK Hynix Inc. Semiconductor system including semiconductor memory apparatus and temperature control method thereof
US9412445B1 (en) * 2015-08-12 2016-08-09 Winbond Electronics Corp. Resistive memory apparatus and reading method thereof
KR20180042014A (ko) 2016-10-17 2018-04-25 삼성전자주식회사 배관 구조체 및 배관 구조체를 포함하는 반도체 모듈 테스트 장치
KR20180130872A (ko) 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN107708228A (zh) * 2017-10-16 2018-02-16 江苏唯侓机器人科技有限公司 一种生产用自动恒温系统
CN108053850B (zh) * 2017-12-15 2020-12-01 上海新储集成电路有限公司 一种开关系统及动态随机存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102393768A (zh) * 2011-10-13 2012-03-28 清华大学 温度闭环控制装置及测试方法
CN103076826A (zh) * 2012-12-11 2013-05-01 光垒光电科技（上海）有限公司 多温区温度控制系统及其控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954619A (ja) * 1995-08-12 1997-02-25 Horiba Ltd 温度調整方法
KR20000036573A (ko) * 2000-03-22 2000-07-05 송호봉 멤브레인 프레스의 열전사/접착성형온도 제어장치와 그 방법
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
TWI330846B (en) 2007-03-08 2010-09-21 Ind Tech Res Inst A writing method and system for a phase change memory
KR20100030979A (ko) 2008-09-11 2010-03-19 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102393768A (zh) * 2011-10-13 2012-03-28 清华大学 温度闭环控制装置及测试方法
CN103076826A (zh) * 2012-12-11 2013-05-01 光垒光电科技（上海）有限公司 多温区温度控制系统及其控制方法

Also Published As

Publication number Publication date
CN104571216A (zh) 2015-04-29
KR20150046812A (ko) 2015-05-04
US9236121B2 (en) 2016-01-12
US20150109856A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
CN104571216B (zh) 半导体存储装置及其温度控制方法
US7824951B2 (en) Method of fabricating an integrated circuit having a memory including a low-k dielectric material
US9269896B2 (en) Confined defect profiling within resistive random memory access cells
TWI283407B (en) Accessing phase change memories
US8558348B2 (en) Variable resistance memory device and methods of forming the same
US8208294B2 (en) Resistive memory cell accessed using two bit lines
US20100034016A1 (en) Phase change memory structures and methods
US7811885B2 (en) Method for forming a phase change device
US20090196094A1 (en) Integrated circuit including electrode having recessed portion
US20100182827A1 (en) High Margin Multilevel Phase-Change Memory via Pulse Width Programming
CN101267017A (zh) 一种管状相变存储器单元结构及制作方法
US10714685B2 (en) Methods of forming semiconductor devices having threshold switching devices
Yin et al. Simulation of proposed confined-chalcogenide phase-change random access memory for low reset current by finite element modelling
WO2005017907A2 (en) Read bias scheme for phase change memories
US7812333B2 (en) Integrated circuit including resistivity changing material having a planarized surface
US8189374B2 (en) Memory device including an electrode having an outer portion with greater resistivity
CN101640251A (zh) 相变存储器存储单元底电极结构的改进及制作实施方法
US8076664B2 (en) Phase change memory with layered insulator
US9437295B2 (en) Semiconductor system including semiconductor memory apparatus and temperature control method thereof
US20080296553A1 (en) Integrated circuit having contact including material between sidewalls
US20050032269A1 (en) Forming planarized semiconductor structures
CN101420013A (zh) 一种电阻转换存储器单元
US7994536B2 (en) Integrated circuit including U-shaped access device
Park et al. A novel write method for improving RESET distribution of PRAM
KR101159170B1 (ko) 버퍼층을 구비한 상변화 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant