CN104517956B - 静电放电保护电路及其静电保护方法 - Google Patents

静电放电保护电路及其静电保护方法 Download PDF

Info

Publication number
CN104517956B
CN104517956B CN201310516182.3A CN201310516182A CN104517956B CN 104517956 B CN104517956 B CN 104517956B CN 201310516182 A CN201310516182 A CN 201310516182A CN 104517956 B CN104517956 B CN 104517956B
Authority
CN
China
Prior art keywords
mentioned
voltage
end points
voltage end
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310516182.3A
Other languages
English (en)
Other versions
CN104517956A (zh
Inventor
陈德威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN201710622872.5A priority Critical patent/CN107204612A/zh
Publication of CN104517956A publication Critical patent/CN104517956A/zh
Application granted granted Critical
Publication of CN104517956B publication Critical patent/CN104517956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种静电放电保护电路及其静电保护方法，该静电放电保护电路包括一放电晶体管、一第一开关、一第二开关、一第三开关以及一第四开关。第一开关耦接于一第一电压端点以及第一节点之间。第二开关耦接于第一节点以及一第二电压端点之间。第一开关以及第二开关用以选择性地将第一电压端点或者第二电压端点的电压提供至放电晶体管的控制端。第三开关耦接于第一电压端点以及第二节点之间。第四开关耦接于第二节点以及第二电压端点之间。第三开关以及第四开关用以选择性地将第一电压端点或者第二电压端点的电压提供至放电晶体管的基板端。

Description

静电放电保护电路及其静电保护方法
技术领域
本发明关于一种静电放电保护电路及其静电保护方法；特别是关于一种借由多个开关切换放电路径的静电放电保护电路及静电保护方法。
背景技术
静电放电对于电路设计者而言一直是一个严重的问题，各种环境源都可产生静电电压，其电压可高达几千甚至几万伏特。在放电期间高暂态电流(high transientcurrents)会借由所产生的高温溶解电路元件进而破坏装备。
一般集成电路(ICs)的接脚都会连接静电放电保护电路，集成电路中与外部连接的接脚通常负责供应电源、传输信号及耦接至接地。一般静电放电保护电路有正常运作及静电保护两种模式。当集成电路在正常运作模式下，静电放电保护电路会将通过其本身的电流截止，对于集成电路而言此时静电放电保护电路形同不存在。在静电保护模式下，静电放电保护电路提供保护集成电路的作用，借由快速的将静电引导致电源或引导至地来保护电路及元件免受伤害。
发明内容
本发明所提供的静电放电保护电路以及静电保护方法，可仅借由一个晶体管，进行双向放电。另外，静电放电保护电路仅由四个开关以及一个大晶体管构成，并无其他电容以及电阻。因此，具有较小的体积，并且方便设计。
本发明提供一种静电放电保护电路。静电放电保护电路包括一第一电压端点、一第二电压端点、一放电晶体管、一第一开关、一第二开关、一第三开关以及一第四开关。放电晶体管，具有一第一端耦接至第一电压端点，一第二端耦接至第二电压端点，一控制端耦接至一第一节点，以及一基板端耦接至一第二节点，其中放电晶体管在第一电压端点以及第二电压端点之间形成一放电路径。第一开关耦接于第一电压端点以及第一节点之间，用以选择性地将第一电压端点的电压提供至放电晶体管的控制端。第二开关耦接于第一节点以及第二电压端点之间，用以选择性地将第二电压端点的电压提供至放电晶体管的控制端。第三开关耦接于第一电压端点以及第二节点之间，用以选择性地将第一电压端点的电压提供至放电晶体管的基板端。第四开关耦接于第二节点以及第二电压端点之间，用以选择性地将第二电压端点的电压提供至放电晶体管的基板端。当第一电压端点的电压大于第二电压端点的电压一第一既定值时，放电晶体管导通，以将第一电压端点的电流放电至第二电压端点，当第二电压端点的电压大于第一电压端点的电压一第二既定值时，放电晶体管导通，以将第二电压端点的电流放电至第一电压端点。
在一实施例中，放电晶体管为N型场效应晶体管。当第一电压端点的电压大于第二电压端点的电压第一既定值时，第一开关导通以将第一电压端点的电压提供至放电晶体管的控制端，并且第四开关导通以将第二电压端点的电压提供至放电晶体管的基板端。当第二电压端点的电压大于第一电压端点的电压第二既定值时，第二开关导通以将第二电压端点的电压提供至放电晶体管的控制端，并且第三开关导通以将第一电压端点的电压提供至放电晶体管的基板端。
在放电晶体管为N型场效应晶体管的一实施例中，第一开关为一第一P型场效应晶体管，具有一第一端耦接至第一电压端点，一第二端耦接至第一节点，一控制端耦接至第二电压端点以及一基板端耦接至第一电压端点。在另一实施例中，第一开关为一第一N型场效应晶体管，具有一第一端耦接至第一电压端点，一第二端耦接至第一节点，一控制端耦接至第一电压端点以及一基板端偶接至第二电压端点。又另一实施例中，第一开关为一第一二极管，具有一阳极端耦接至第一电压端点，一阴极端耦接至第一节点。
在放电晶体管为N型场效应晶体管的一实施例中，第二开关为一第二P型场效应晶体管，具有一第一端耦接至第二电压端点，一第二端耦接至第一节点，一控制端耦接至第一电压端点以及一基板端耦接至第二电压端点。在另一实施例中，第二开关为一第二N型场效应晶体管，具有一第一端耦接至第二电压端点，一第二端耦接至第一节点，一控制端耦接至第二电压端点以及一基板端耦接至第一电压端点。又另一实施例中，第二开关为一第二二极管，具有一阳极端耦接至第二电压端点，一阴极端耦接至第一节点。
在放电晶体管为N型场效应晶体管的一实施例中，第三开关为一第三N型场效应晶体管，具有一第一端耦接至第一电压端点，一第二端耦接至第二节点，一控制端耦接至第二电压端点以及一基板端耦接至第一电压端点。
在放电晶体管为N型场效应晶体管的一实施例中，第四开关为一第四N型场效应晶体管，具有一第一端耦接至第二电压端点，一第二端耦接至第二节点，一控制端耦接至第一电压端点以及一基板端耦接至第二电压端点。
在另一实施例中放电晶体管为P型场效应晶体管。当第一电压端点的电压大于第二电压端点的电压第一既定值时，第二开关导通以将第二电压端点的电压提供至放电晶体管的控制端，并且第三开关导通以将第一电压端点的电压提供至放电晶体管的基板端。当第二电压端点的电压大于第一电压端点的电压第二既定值时，第一开关导通以将第一电压端点的电压提供至放电晶体管的控制端，并且第四开关导通以将第二电压端点的电压提供至放电晶体管的基板端。
在放电晶体管为P型场效应晶体管的一实施例中，第一开关为一第一N型场效应晶体管，具有一第一端耦接至第一电压端点，一第二端耦接至第一节点，一控制端耦接至第二电压端点以及一基板端偶接至第一电压端点。
在放电晶体管为P型场效应晶体管的一实施例中，第二开关为一第二N型场效应晶体管，具有一第一端耦接至第二电压端点，一第二端耦接至第一节点，一控制端耦接至第一电压端点以及一基板端耦接至第二电压端点。又另一实施例中。
在放电晶体管为P型场效应晶体管的一实施例中，第三开关为一第三P型场效应晶体管，具有一第一端耦接至第一电压端点，一第二端耦接至第二节点，一控制端耦接至第二电压端点以及一基板端耦接至第一电压端点。在另一实施例中，第三开关为一第三N型场效应晶体管，具有一第一端耦接至第一电压端点，一第二端耦接至第二节点，一控制端耦接至第一电压端点以及一基板端耦接至第二电压端点。又另一实施例中，第三开关为一第三二极管，具有一阳极端耦接至第一电压端点，一阴极端耦接至第二节点。
在放电晶体管为P型场效应晶体管的一实施例中，第四开关为一第四P型场效应晶体管，具有一第一端耦接至第二电压端点，一第二端耦接至第二节点，一控制端耦接至第一电压端点以及一基板端耦接至第二电压端点。在另一实施例中，第四开关为一第四N型场效应晶体管，具有一第一端耦接至第二电压端点，一第二端耦接至第二节点，一控制端耦接至第二电压端点以及一基板端耦接至第一电压端点。又另一实施例中，第四开关为一第四二极管，具有一阳极端耦接至第二电压端点，一阴极端耦接至第二节点。
本发明亦提供一种静电保护方法，适用于一静电放电保护，其中静电放电保护包括一放电晶体管、一第一开关、一第二开关、一第三开关以及一第四开关。静电保护方法包括根据一第一电压端点以及一第二电压端点的电压，选择性地借由第一开关或者第二开关，将第一电压端点的电压或者第二电压端点的电压，提供至放电晶体管的一控制端，以导通放电晶体管；根据第一电压端点以及第二电压端点的电压，选择性地借由第三开关或者第四开关，将第一电压端点的电压或者第二电压端点的电压，提供至放电晶体管的一基板端，以导通放电晶体管；以及借由放电晶体管将第一电压端点的电流放电至第二电压端点，或者将第二电压端点的电流放电至第一电压端点。
借由放电晶体管将第一电压端点的电流放电至第二电压端点，或者将第二电压端点的电流放电至第一电压端点的步骤更包括：当第一电压端点的电压大于第二电压端点的电压一第一既定值时，导通放电晶体管，以将第一电压端点的电流放电至第二电压端点；以及当第二电压端点的电压大于第一电压端点的电压一第二既定值时，导通放电晶体管导通，以将第二电压端点的电流放电至第一电压端点。
在一实施例中，放电晶体管为N型场效应晶体管，并且根据第一电压端点以及第二电压端点的电压，选择性地借由第一开关、第二开关、第三开关及/或第四开关，提供第一电压端点以及第二电压端点的电压的步骤更包括：当第一电压端点的电压大于第二电压端点的电压第一既定值时，导通第一开关，以将第一电压端点的电压提供至放电晶体管的控制端，并且导通第四开关，以将第二电压端点的电压提供至放电晶体管的基板端；以及当第二电压端点的电压大于第一电压端点的电压第二既定值时，导通第二开关，以将第二电压端点的电压提供至放电晶体管的控制端，并且导通第三开关，以将第一电压端点的电压提供至放电晶体管的基板端。
在另一实施例中，放电晶体管为P型场效应晶体管，并且根据第一电压端点以及第二电压端点的电压，选择性地借由第一开关、第二开关、第三开关及/或第四开关，提供第一电压端点以及第二电压端点的电压的步骤更包括：当第一电压端点的电压大于第二电压端点的电压第一既定值时，导通第二开关，以将第二电压端点的电压提供至放电晶体管的控制端，并且导通第三开关，以将第一电压端点的电压提供至放电晶体管的基板端；以及当第二电压端点的电压大于第一电压端点的电压第二既定值时，导通第一开关，以将第一电压端点的电压提供至放电晶体管的控制端，并且导通第四开关，以将第二电压端点的电压提供至放电晶体管的基板端。
附图说明
图1是本发明的电子系统的一种实施例的方块图。
图2是本发明图1所示的静电放电保护电路的一种实施例的方块图。
图3是本发明图2所示的静电放电保护电路的一种实施例的方块图。
图4是本发明图2所示的静电放电保护电路的另一种实施例的方块图。
图5是本发明图2所示的静电放电保护电路的另一种实施例的方块图。
图6是本发明图1所示的静电放电保护电路的另一种实施例的方块图。
图7是本发明图6所示的静电放电保护电路的一种实施例的方块图。
图8是本发明图6所示的静电放电保护电路的另一种实施例的方块图。
图9是本发明图6所示的静电放电保护电路的另一种实施例的方块图。
图10是本发明的一种实施例的静电保护方法的流程图。
【附图标记说明】
100 电子系统；
200 第一电路；
300 第二电路；
400、400A、400B 静电放电保护电路；
401A、401B 第一开关；
402A、402B 第二开关；
403A、403B 第三开关；
404A、404B 第四开关；
MN1、MN2、MN3、MN4 N型场效应晶体管；
MP1、MP2、MP3、MP4 P型场效应晶体管；
D1、D2、D3、D4 二极管；
MPpath、MNpath 放电晶体管；
N1 第一节点；
N2 第二节点；
VSSA 第一电压端点；
VSSD 第二电压端点；
VCCA 第三电压端点；
VCCD 第四电压端点；
S1000～S1004 步骤。
具体实施方式
以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。
图1是本发明的电子系统的一种实施例的方块图。电子系统100包括一第一电压端点VSSA、一第二电压端点VSSD、一第三电压端点VCCA、一第四电压端点VCCD、一第一电路200、一第二电路300以及一静电放电保护电路400。第一电路200耦接于第一电压端点VSSA以及第三电压端点VCCA之间。第二电路300耦接于第二电压端点VSSD以及第四电压端点VCCD之间。举例而言，第一电压端点VSSA以及第二电压端点VSSD是耦接至接地，并且第三电压端点VCCA以及第四电压端点VCCD是耦接至不同或者相同的电压源。静电放电保护电路400用以耦接于第一电压端点VSSA以及第二电压端点VSSD之间，用以当第一电压端点VSSA上的电压大于第二电压端点VSSD上的电压超过一既定值时，将第一电压端点VSSA上的电流放电至第二电压端点VSSD，或者当第二电压端点VSSD上的电压大于第一电压端点VSSA上的电压超过一既定值时，将第二电压端点VSSD上的电流放电至第一电压端点VSSA。值得注意的是，在一实施例中，第一电路200以及第二电路300是设置于同一芯片(Chip)中具有不同电源域(Power Domain)的电路。
图2是本发明图1所示的静电放电保护电路的一种实施例的方块图。静电放电保护电路400A包括一第一电压端点VSSA、一第二电压端点VSSD、一放电晶体管MNpath、一第一开关401A、一第二开关402A、一第三开关403A以及一第四开关404A。放电晶体管MNpath具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第二电压端点VSSD，一控制端耦接至一第一节点N1，以及一基板端(substrate)耦接至一第二节点N2，其中放电晶体管MNpath在第一电压端点VSSA以及第二电压端点VSSD之间形成一放电路径。值得注意的是，在本实施例中，放电晶体管MNpath为一N型场效应晶体管。第一开关401A耦接于第一电压端点VSSA以及第一节点N1之间，用以选择性地将第一电压端点VSSA的电压提供至放电晶体管MNpath的控制端。第二开关402A耦接于第一节点N1以及第二电压端点VSSD之间，用以选择性地将第二电压端点VSSD的电压提供至放电晶体管MNpath的控制端。第三开关403A耦接于第一电压端点VSSA以及第二节点N2之间，用以选择性地将第一电压端点VSSA的电压提供至放电晶体管MNpath的基板端。第四开关404A耦接于第二节点N2以及第二电压端点VSSD之间，用以选择性地将第二电压端点VSSD的电压提供至放电晶体管MNpath的基板端。
在本实施例中，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压一第一既定值时，放电晶体管MNpath导通，以将第一电压端点VSSA的电流放电至第二电压端点VSSD。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压一第二既定值时，放电晶体管MNpath导通，以将第二电压端点VSSD的电流放电至第一电压端点VSSA。
详细而言，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第一开关401A导通以将第一电压端点VSSA的电压提供至放电晶体管MNpath的控制端，并且第四开关404A导通以将第二电压端点VSSD的电压提供至放电晶体管MNpath的基板端。换言之，第一开关401A导通以将第一电压端点VSSA上的高电压提供至放电晶体管MNpath的控制端，并且第四开关404A导通以将第二电压端点VSSD上的低电压提供至放电晶体管MNpath的基板端，使得放电晶体管MNpath导通。当放电晶体管MNpath导通时，放电晶体管MNpath形成放电路径。第一电压端点VSSA上的电流，通过放电路径放电至第二电压端点VSSD。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第二开关402A导通以将第二电压端点VSSD的电压提供至放电晶体管MNpath的控制端，并且第三开关403A导通以将第一电压端点VSSA的电压提供至放电晶体管MNpath的基板端。换言之，第二开关402A导通以将第二电压端点VSSD上的高电压提供至放电晶体管MNpath的控制端，并且第三开关403A导通以将第一电压端点VSSA上的低电压提供至放电晶体管MNpath的基板端，使得放电晶体管MNpath导通。当放电晶体管MNpath导通时，放电晶体管MNpath形成放电路径。第二电压端点VSSD上的电流，通过放电路径放电至第一电压端点VSSA。
值得注意的是，第一既定值是由导通第一开关401A以及导通放电晶体管MNpath的临界电压所决定的，并且第二既定值是由导通第二开关402A以及导通放电晶体管MNpath的临界电压所决定的。电路设计者可经由第一开关401A、第二开关402A以及放电晶体管MNpath的设计，决定第一既定值以及第二既定值。在本发明的一实施例中，第一既定值与第二既定值相同，但本发明不限于此。值得注意的是，电路设计者可经由第一既定值与第二既定值的设计，将第一电压端点VSSA以及第二电压端点VSSD之间的电压差，箝制在第一既定值与第二既定值之间。
图3是本发明图2所示的静电放电保护电路的一种实施例的方块图。在本实施例中，第一开关401A为一第一P型场效应晶体管MP1具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第一节点N1，一控制端耦接至第二电压端点VSSD以及一基板端耦接至第一电压端点VSSA。第二开关402A为一第二P型场效应晶体管MP2具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第一节点N1，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD。第三开关403A为一第三N型场效应晶体管MN3具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第二节点N2，一控制端耦接至第二电压端点VSSD以及一基板端耦接至第一电压端点VSSA。第四开关404A为一第四N型场效应晶体管MN4具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第二节点N2，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD，但本发明不限于此。
在本实施例中，第一既定值为第一P型场效应晶体管MP1的导通电压与放电晶体管MNpath的导通电压中的较高者，导通第四N型场效应晶体管MN4的临界电压小于等于第一既定值。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第一P型场效应晶体管MP1的控制端接收到第二电压端点VSSD上的低电压，第一P型场效应晶体管MP1的第一端以及基板端接收到第一电压端点VSSA上的高电压。因此，第一P型场效应晶体管MP1导通。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第四N型场效应晶体管MN4的控制端接收到第一电压端点VSSA上的高电压，第四N型场效应晶体管MN4的基板端以及第一端接收到第二电压端点VSSD上的低电压。因此，第四N型场效应晶体管MN4导通。
接着，放电晶体管MNpath的控制端，借由导通的第一P型场效应晶体管MP1，接收到第一电压端点VSSA上的高电压。放电晶体管MNpath的基板端，借由导通的第四N型场效应晶体管MN4，接收到第二电压端点VSSD上的低电压。因此，放电晶体管MNpath导通，形成放电路径，使得第一电压端点VSSA上的电流通过放电路径放电至第二电压端点VSSD。
值得注意的是，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第二P型场效应晶体管MP2的控制端接收到第一电压端点VSSA上的高电压，第二P型场效应晶体管MP2的第一端以及基板端接收到第二电压端点VSSD上的低电压。因此，第二P型场效应晶体管MP2不导通。当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第三N型场效应晶体管MN3的控制端接收到第二电压端点VSSD上的低电压，第三N型场效应晶体管MN3的基板端以及第一端接收到第一电压端点VSSA上的高电压。因此，第三N型场效应晶体管MN3不导通。
在本实施例中，第二既定值为第二P型场效应晶体管MP2的导通电压与放电晶体管MNpath的导通电压中的较高者，导通第三N型场效应晶体管MN3的临界电压小于等于第二既定值。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第二P型场效应晶体管MP2的控制端接收到第一电压端点VSSA上的低电压，第二P型场效应晶体管MP2的第一端以及基板端接收到第二电压端点VSSD上的高电压。因此，第二P型场效应晶体管MP2导通。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第三N型场效应晶体管MN3的控制端接收到第二电压端点VSSD上的高电压，第三N型场效应晶体管MN3的基板端以及第一端接收到第一电压端点VSSA上的低电压。因此，第三N型场效应晶体管MN3导通。
接着，放电晶体管MNpath的控制端，借由导通的第二P型场效应晶体管MP2，接收到第二电压端点VSSD上的高电压。放电晶体管MNpath的基板端，借由导通的第三N型场效应晶体管MN3，接收到第一电压端点VSSA上的低电压。因此，放电晶体管MNpath导通，形成放电路径，使得第二电压端点VSSD上的电流通过放电路径放电至第一电压端点VSSA。
值得注意的是，当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第一P型场效应晶体管MP1的控制端接收到第二电压端点VSSD上的高电压，第一P型场效应晶体管MP1的第一端以及基板端接收到第一电压端点VSSA上的低电压。因此，第一P型场效应晶体管MP1不导通。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第四N型场效应晶体管MN4的控制端接收到第一电压端点VSSA上的低电压，第四N型场效应晶体管MN4的基板端以及第一端接收到第二电压端点VSSD上的高电压。因此，第四P型场效应晶体管MP4不导通。
图4是本发明图2所示的静电放电保护电路的另一种实施例的方块图。在本实施例中，第一开关401A为一第一N型场效应晶体管MN1具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第一节点N1，一控制端耦接至第一电压端点VSSA以及一基板端偶接至第二电压端点VSSD。第二开关402A为一第二N型场效应晶体管MN2具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第一节点N1，一控制端耦接至第二电压端点VSSD以及一基板端耦接至第一电压端点VSSA。第三开关403A为一第三N型场效应晶体管MN3具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第二节点N2，一控制端耦接至第二电压端点VSSD以及一基板端耦接至第一电压端点VSSA。第四开关404A为一第四N型场效应晶体管MN4具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第二节点N2，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD，但本发明不限于此。
在本实施例中，第一既定值为第一N型场效应晶体管MN1的导通电压与放电晶体管MNpath的导通电压相加，导通第四N型场效应晶体管MN4的临界电压小于等于第一既定值。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第一N型场效应晶体管MN1的控制端以及第一端接收到第一电压端点VSSA上的高电压，第一N型场效应晶体管MN1的基板端接收到第二电压端点VSSD上的低电压。因此，第一N型场效应晶体管MN1导通。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第四N型场效应晶体管MN4导通。值得注意的是，第四N型场效应晶体管MN4的说明请参考图3，在此不再赘述。
接着，放电晶体管MNpath的控制端，借由导通的第一N型场效应晶体管MN1，接收到第一电压端点VSSA上的高电压。放电晶体管MNpath的基板端，借由导通的第四N型场效应晶体管MN4，接收到第二电压端点VSSD上的低电压。因此，放电晶体管MNpath导通，形成放电路径，使得第一电压端点VSSA上的电流通过放电路径放电至第二电压端点VSSD。
值得注意的是，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第二N型场效应晶体管MN2的控制端以及第一端接收到第二电压端点VSSD上的低电压，第二N型场效应晶体管MN2的基板端接收到第一电压端点VSSA上的高电压。因此，第二N型场效应晶体管MN2不导通。当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第三N型场效应晶体管MN3不导通。值得注意的是，第三N型场效应晶体管MN3的说明请参考图3，在此不再赘述。
在本实施例中，第二既定值为第二N型场效应晶体管MN2的导通电压与放电晶体管MNpath的导通电压相加，导通第三N型场效应晶体管MN3的临界电压小于等于第二既定值。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第二N型场效应晶体管MN2的控制端以及第一端接收到第二电压端点VSSD上的高电压，第二N型场效应晶体管MN2的基板端接收到第一电压端点VSSA上的低电压。因此，第二N型场效应晶体管MN2导通。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第三N型场效应晶体管MN3导通。值得注意的是，第三N型场效应晶体管MN3的说明请参考图3，在此不再赘述。
接着，放电晶体管MNpath的控制端，借由导通的第二N型场效应晶体管MN2，接收到第二电压端点VSSD上的高电压。放电晶体管MNpath的基板端，借由导通的第三N型场效应晶体管MN3，接收到第一电压端点VSSA上的低电压。因此，放电晶体管MNpath导通，形成放电路径，使得第二电压端点VSSD上的电流通过放电路径放电至第一电压端点VSSA。
值得注意的是，当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第一N型场效应晶体管MN1的控制端以及第一端接收到第一电压端点VSSA上的低电压，第一N型场效应晶体管MN1的第一端以及基板端接收到第二电压端点VSSD上的高电压。因此，第一N型场效应晶体管MN1不导通。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第四N型场效应晶体管MN4不导通。值得注意的是，第四N型场效应晶体管MN4的说明请参考图3，在此不再赘述。
图5是本发明图2所示的静电放电保护电路的另一种实施例的方块图。在本实施例中，第一开关401A为一第一二极管D1具有一阳极端耦接至第一电压端点VSSA，一阴极端耦接至第一节点N1。第二开关402A为一第二二极管D2具有一阳极端耦接至第二电压端点VSSD，一阴极端耦接至第一节点N1。第三开关403A为一第三N型场效应晶体管MN3具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第二节点N2，一控制端耦接至第二电压端点VSSD以及一基板端耦接至第一电压端点VSSA。第四开关404A为一第四N型场效应晶体管MN4具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第二节点N2，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD，但本发明不限于此。
在本实施例中，第一既定值为第一二极管D1的导通电压与放电晶体管MNpath的导通相加，导通第四N型场效应晶体管MN4的临界电压小于等于第一既定值。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第一二极管D1的阳极端接收到第一电压端点VSSA上的高电压。因此，第一二极管D1导通。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第四N型场效应晶体管MN4导通。值得注意的是，第四N型场效应晶体管MN4的说明请参考图3，在此不再赘述。
接着，放电晶体管MNpath的控制端，借由导通的第一二极管D1，接收到第一电压端点VSSA上的高电压。放电晶体管MNpath的基板端，借由导通的第四N型场效应晶体管MN4，接收到第二电压端点VSSD上的低电压。因此，放电晶体管MNpath导通，形成放电路径，使得第一电压端点VSSA上的电流通过放电路径放电至第二电压端点VSSD。
值得注意的是，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第二二极管D2的阳极端接收到第二电压端点VSSD上的低电压。因此，第二二极管D2不导通。当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第三N型场效应晶体管MN3不导通。值得注意的是，第三N型场效应晶体管MN3的说明请参考图3，在此不再赘述。
在本实施例中，第二既定值为第二二极管D2的导通电压与放电晶体管MNpath的导通电压相加，导通第三N型场效应晶体管MN3的临界电压小于等于第二既定值。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第二二极管D2的阳极端接收到第二电压端点VSSD上的高电压。因此，第二N型场效应晶体管MN2导通。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第三N型场效应晶体管MN3导通。值得注意的是，第三N型场效应晶体管MN3的说明请参考图3，在此不再赘述。
接着，放电晶体管MNpath的控制端，借由导通的第二二极管D2，接收到第二电压端点VSSD上的高电压。放电晶体管MNpath的基板端，借由导通的第三N型场效应晶体管MN3，接收到第一电压端点VSSA上的低电压。因此，放电晶体管MNpath导通，形成放电路径，使得第二电压端点VSSD上的电流通过放电路径放电至第一电压端点VSSA。
值得注意的是，当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第一二极管D1的阳极端接收到第一电压端点VSSA上的低电压。因此，第一二极管D1不导通。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第四N型场效应晶体管MN4不导通。值得注意的是，第四N型场效应晶体管MN4的说明请参考图3，在此不再赘述。
图6是本发明的静电放电保护电路的另一种实施例的方块图。静电放电保护电路400B包括一第一电压端点VSSA、一第二电压端点VSSD、一放电晶体管MPpath、一第一开关401B、一第二开关402B、一第三开关403B以及一第四开关404B。放电晶体管MPpath具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第二电压端点VSSD，一控制端耦接至一第一节点N1，以及一基板端(substrate)耦接至一第二节点N2，其中放电晶体管MPpath在第一电压端点VSSA以及第二电压端点VSSD之间形成一放电路径。值得注意的是，在本实施例中，放电晶体管MPpath为一P型场效应晶体管。第一开关401B耦接于第一电压端点VSSA以及第一节点N1之间，用以选择性地将第一电压端点VSSA的电压提供至放电晶体管MPpath的控制端。第二开关402B耦接于第一节点N1以及第二电压端点VSSD之间，用以选择性地将第二电压端点VSSD的电压提供至放电晶体管MPpath的控制端。第三开关403B耦接于第一电压端点VSSA以及第二节点N2之间，用以选择性地将第一电压端点VSSA的电压提供至放电晶体管MPpath的基板端。第四开关404B耦接于第二节点N2以及第二电压端点VSSD之间，用以选择性地将第二电压端点VSSD的电压提供至放电晶体管MPpath的基板端。
在本实施例中，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压一第一既定值时，放电晶体管MPpath导通，以将第一电压端点VSSA的电流放电至第二电压端点VSSD。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压一第二既定值时，放电晶体管MPpath导通，以将第二电压端点VSSD的电流放电至第一电压端点VSSA。
详细而言，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第二开关402B导通以将第二电压端点VSSD的电压提供至放电晶体管MPpath的控制端，并且第三开关403B导通以将第一电压端点VSSA的电压提供至放电晶体管MPpath的基板端。换言之，第二开关402B导通以将第二电压端点VSSD上的低电压提供至放电晶体管MPpath的控制端，并且第三开关403B导通以将第一电压端点VSSA的高电压提供至放电晶体管MPpath的基板端，使得放电晶体管MPpath导通。当放电晶体管MPpath导通时，放电晶体管MPpath形成放电路径。第一电压端点VSSA上的电流，通过放电路径放电至第二电压端点VSSD。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第一开关401B导通以将第一电压端点VSSA的电压提供至放电晶体管MPpath的控制端，并且第四开关404B导通以将第二电压端点VSSD的电压提供至放电晶体管MPpath的基板端。换言之，第一开关401B导通以将第一电压端点VSSA的低电压提供至放电晶体管MPpath的控制端，并且第四开关404B导通以将第二电压端点VSSD的高电压提供至放电晶体管MPpath的基板端，使得放电晶体管MPpath导通。当放电晶体管MPpath导通时，放电晶体管MPpath形成放电路径。第二电压端点VSSD上的电流，通过放电路径放电至第一电压端点VSSA。
值得注意的是，第一既定值是由导通第二开关402B以及导通放电晶体管MPpath的临界电压所决定的，并且第二既定值是由导通第一开关401B以及导通放电晶体管MPpath的临界电压所决定的。电路设计者可经由第一开关401B、第二开关402B以及放电晶体管MPpath的设计，决定第一既定值以及第二既定值。在本发明的一实施例中，第一既定值与第二既定值相同，但本发明不限于此。值得注意的是，电路设计者可经由第一既定值与第二既定值的设计，将第一电压端点VSSA以及第二电压端点VSSD之间的电压差，箝制在第一既定值与第二既定值之间。
图7是本发明图6所示的静电放电保护电路的另一种实施例的方块图。在本实施例中，第一开关401B为一第一N型场效应晶体管MN1具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第一节点N1，一控制端耦接至第二电压端点VSSD以及一基板端偶接至第一电压端点VSSA。第二开关402B为一第二N型场效应晶体管MN2具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第一节点N1，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD。第三开关403B为一第三P型场效应晶体管MP3具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第二节点N2，一控制端耦接至第二电压端点VSSD以及一基板端耦接至第一电压端点VSSA。第四开关为一第四P型场效应晶体管MP4具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第二节点N2，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD，但本发明不限于此。
在本实施例中，第一既定值为第二N型场效应晶体管MN2的导通电压与放电晶体管MPpath的导通电压中的较高者，导通第三P型场效应晶体管MP3的临界电压小于等于第一既定值。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第二N型场效应晶体管MN2的控制端接收到第一电压端点VSSA上的高电压，第二N型场效应晶体管MN2的第一端以及基板端接收到第二电压端点VSSD上的低电压。因此，第二N型场效应晶体管MN2导通。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第三P型场效应晶体管MP3的控制端接收到第二电压端点VSSD上的低电压，第三P型场效应晶体管MP3的基板端以及第一端接收到第一电压端点VSSA上的高电压。因此，第三P型场效应晶体管MP3导通。
接着，放电晶体管MPpath的控制端，借由导通的第二N型场效应晶体管MN2，接收到第二电压端点VSSD上的低电压。放电晶体管MPpath的基板端，借由导通的第三P型场效应晶体管MP3，接收到第一电压端点VSSA上的高电压。因此，放电晶体管MPpath导通，形成放电路径，使得第一电压端点VSSA上的电流通过放电路径放电至第二电压端点VSSD。
值得注意的是，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第一N型场效应晶体管MN1的控制端接收到第二电压端点VSSD上的低电压，第一N型场效应晶体管MN1的第一端以及基板端接收到第一电压端点VSSA上的高电压。因此，第一N型场效应晶体管MN1不导通。当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第四P型场效应晶体管MP4的控制端接收到第一电压端点VSSA上的高电压，第四P型场效应晶体管MP4的基板端以及第一端接收到第二电压端点VSSD上的低电压。因此，第四P型场效应晶体管MP4不导通。
在本实施例中，第二既定值为第一N型场效应晶体管MN1的导通电压与放电晶体管MPpath的导通电压中的较高者，导通第四P型场效应晶体管MP4的临界电压小于等于第二既定值。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第一N型场效应晶体管MN1的控制端接收到第二电压端点VSSD上的高电压，第一N型场效应晶体管MN1的第一端以及基板端接收到第一电压端点VSSA上的低电压。因此，第一N型场效应晶体管MN1导通。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第四P型场效应晶体管MP4的控制端接收到第一电压端点VSSA上的低电压，第四P型场效应晶体管MP4的基板端以及第一端接收到第二电压端点VSSD上的高电压。因此，第四P型场效应晶体管MP4导通。
接着，放电晶体管MPpath的控制端，借由导通的第一N型场效应晶体管MN1，接收到第一电压端点VSSA上的低电压。放电晶体管MPpath的基板端，借由导通的第四P型场效应晶体管MP4，接收到第二电压端点VSSD上的高电压。因此，放电晶体管MPpath导通，形成放电路径，使得第二电压端点VSSD上的电流通过放电路径放电至第一电压端点VSSA。
值得注意的是，当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第二N型场效应晶体管MN2的控制端接收到第一电压端点VSSA上的低电压，第二N型场效应晶体管MN2的第一端以及基板端接收到第二电压端点VSSD上的高电压。因此，第二N型场效应晶体管MN2不导通。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第三P型场效应晶体管MP3的控制端接收到第二电压端点VSSD上的高电压，第三P型场效应晶体管MP3的基板端以及第一端接收到第一电压端点VSSA上的低电压。因此，第三P型场效应晶体管MP3不导通。
图8是本发明图6所示的静电放电保护电路的另一种实施例的方块图。在本实施例中，第一开关401B为一第一N型场效应晶体管MN1具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第一节点N1，一控制端耦接至第二电压端点VSSD以及一基板端偶接至第一电压端点VSSA。第二开关402B为一第二N型场效应晶体管MN2具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第一节点N1，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD。第三开关403B为一第三N型场效应晶体管MN3具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第二节点N2，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD。第四开关404B为一第四N型场效应晶体管MN4具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第二节点N2，一控制端耦接至第二电压端点VSSD以及一基板端耦接至第一电压端点VSSA，但本发明不限于此。
在本实施例中，第一既定值为第二N型场效应晶体管MN2的导通电压与放电晶体管MPpath的导通电压中的较高者，导通第三N型场效应晶体管MN3的临界电压小于等于第一既定值。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第二N型场效应晶体管MN2导通。值得注意的是，第二N型场效应晶体管MN2的说明请参考图7，在此不再赘述。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第三N型场效应晶体管MN3的控制端以及第一端接收到第一电压端点VSSA上的高电压，第三N型场效应晶体管MN3的基板端接收到第二电压端点VSSD上的低电压。因此，第三N型场效应晶体管MN3导通。
接着，放电晶体管MPpath的控制端，借由导通的第二N型场效应晶体管MN2，接收到第二电压端点VSSD上的低电压。放电晶体管MPpath的基板端，借由导通的第三N型场效应晶体管MN3，接收到第一电压端点VSSA上的高电压。因此，放电晶体管MPpath导通，形成放电路径，使得第一电压端点VSSA上的电流通过放电路径放电至第二电压端点VSSD。
值得注意的是，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第一N型场效应晶体管MN1不导通。值得注意的是，第一N型场效应晶体管MN1的说明请参考图7，在此不再赘述。当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第四N型场效应晶体管MN4的控制端以及第一端接收到第二电压端点VSSD上的低电压，第四N型场效应晶体管MN4的基板端接收到第一电压端点VSSA上的高电压。因此，第四N型场效应晶体管MN4不导通。
在本实施例中，第二既定值为第一N型场效应晶体管MN1的导通电压与放电晶体管MPpath的导通电压中的较高者，导通第四N型场效应晶体管MN4的临界电压小于等于第二既定值。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第一N型场效应晶体管MN1导通。值得注意的是，第一N型场效应晶体管MN1的说明请参考图7，在此不再赘述。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第四N型场效应晶体管MN4的控制端以及第一端接收到第二电压端点VSSD上的高电压，第四N型场效应晶体管MN4的基板端接收到第一电压端点VSSA上的高电压。因此，第四N型场效应晶体管MN4导通。
接着，放电晶体管MPpath的控制端，借由导通的第一N型场效应晶体管MN1，接收到第一电压端点VSSA上的低电压。放电晶体管MPpath的基板端，借由导通的第四N型场效应晶体管MN4，接收到第二电压端点VSSD上的高电压。因此，放电晶体管MPpath导通，形成放电路径，使得第二电压端点VSSD上的电流通过放电路径放电至第一电压端点VSSA。
值得注意的是，当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第二N型场效应晶体管MN2不导通。值得注意的是，第二N型场效应晶体管MN2的说明请参考图7，在此不再赘述。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第三N型场效应晶体管MN3的控制端以及第一端接收到第一电压端点VSSA上的低电压，第三N型场效应晶体管MN3的基板端接收到第二电压端点VSSD上的高电压。因此，第三N型场效应晶体管MN3不导通。
图9是本发明图6所示的静电放电保护电路的另一种实施例的方块图。在本实施例中，第一开关401B为一第一N型场效应晶体管MN1具有一第一端耦接至第一电压端点VSSA，一第二端耦接至第一节点N1，一控制端耦接至第二电压端点VSSD以及一基板端偶接至第一电压端点VSSA。第二开关402B为一第二N型场效应晶体管MN2具有一第一端耦接至第二电压端点VSSD，一第二端耦接至第一节点N1，一控制端耦接至第一电压端点VSSA以及一基板端耦接至第二电压端点VSSD。第三开关403B为一第三二极管D3具有一阳极端耦接至第一电压端点VSSA，一阴极端耦接至第二节点N2。第四开关404B为一第四二极管D4具有一阳极端耦接至第二电压端点VSSD，一阴极端耦接至第二节点N2。
在本实施例中，第一既定值为第二N型场效应晶体管MN2的导通电压与放电晶体管MPpath的导通电压中的较高者，导通第三二极管D3的临界电压小于等于第一既定值。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第二N型场效应晶体管MN2导通。值得注意的是，第二N型场效应晶体管MN2的说明请参考图7，在此不再赘述。
当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第三二极管D3的阳极端接收到第一电压端点VSSA上的高电压。因此，第三二极管D3导通。
接着，放电晶体管MPpath的控制端，借由导通的第二N型场效应晶体管MN2，接收到第二电压端点VSSD上的低电压。放电晶体管MPpath的基板端，借由导通的第三二极管D3，接收到第一电压端点VSSA上的高电压。因此，放电晶体管MPpath导通，形成放电路径，使得第一电压端点VSSA上的电流通过放电路径放电至第二电压端点VSSD。
值得注意的是，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第一N型场效应晶体管MN1不导通。值得注意的是，第一N型场效应晶体管MN1的说明请参考图7，在此不再赘述。当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第四二极管D4的阳极端接收到第二电压端点VSSD上的低电压。因此，第四二极管D4不导通。
在本实施例中，第二既定值为第一N型场效应晶体管MN1的导通电压与放电晶体管MPpath的导通电压中的较高者，导通第四二极管D4的临界电压小于等于第二既定值。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第一N型场效应晶体管MN1导通。值得注意的是，第一N型场效应晶体管MN1的说明请参考图7，在此不再赘述。
当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第四二极管D4的阳极端接收到第二电压端点VSSD上的高电压。因此，第四二极管D4导通。
接着，放电晶体管MPpath的控制端，借由导通的第一N型场效应晶体管MN1，接收到第一电压端点VSSA上的低电压。放电晶体管MPpath的基板端，借由导通的第四二极管D4，接收到第二电压端点VSSD上的高电压。因此，放电晶体管MPpath导通，形成放电路径，使得第二电压端点VSSD上的电流通过放电路径放电至第一电压端点VSSA。
值得注意的是，当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第二N型场效应晶体管MN2不导通。值得注意的是，第二N型场效应晶体管MN2的说明请参考图7，在此不再赘述。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第三二极管D3的阳极端接收到第一电压端点VSSA上的低电压。因此，第三二极管D3不导通。
图10是本发明的一种实施例的静电保护方法的流程图，适用于图2所示的静电放电保护电路400。流程开始于步骤S1000。
在步骤S1000中，静电放电保护电路400根据一第一电压端点VSSA以及一第二电压端点VSSD的电压，选择性地借由第一开关或者第二开关，将第一电压端点VSSA的电压或者第二电压端点VSSD的电压，提供至放电晶体管(MNpath或MPpath)的一控制端，并且选择性地借由第三开关或者第四开关，将第一电压端点VSSA的电压或者第二电压端点VSSD的电压，提供至放电晶体管的一基板端。
在图2的实施例中，放电晶体管MNpath为N型场效应晶体管。当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第一开关401A导通以将第一电压端点VSSA的电压提供至放电晶体管MNpath的控制端，并且第四开关404A导通以将第二电压端点VSSD的电压提供至放电晶体管MNpath的基板端。换言之，第一开关401A导通以将第一电压端点VSSA上的高电压提供至放电晶体管MNpath的控制端，并且第四开关404A导通以将第二电压端点VSSD上的低电压提供至放电晶体管MNpath的基板端。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第二开关402A导通以将第二电压端点VSSD的电压提供至放电晶体管MNpath的控制端，并且第三开关403A导通以将第一电压端点VSSA的电压提供至放电晶体管MNpath的基板端。换言之，第二开关402A导通以将第二电压端点VSSD上的高电压提供至放电晶体管MNpath的控制端，并且第三开关403A导通以将第一电压端点VSSA上的低电压提供至放电晶体管MNpath的基板端。
在图6的实施例中，放电晶体管MPpath为P型场效应晶体管。当第一电压端点VSSA的电压大于第二电压端点VSSD的电压第一既定值时，第二开关402B导通以将第二电压端点VSSD的电压提供至放电晶体管MPpath的控制端，并且第三开关403B导通以将第一电压端点VSSA的电压提供至放电晶体管MPpath的基板端。换言之，第二开关402B导通以将第二电压端点VSSD上的低电压提供至放电晶体管MPpath的控制端，并且第三开关403B导通以将第一电压端点VSSA的高电压提供至放电晶体管MPpath的基板端。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压第二既定值时，第一开关401B导通以将第一电压端点VSSA的电压提供至放电晶体管MPpath的控制端，并且第四开关404B导通以将第二电压端点VSSD的电压提供至放电晶体管MPpath的基板端。换言之，第一开关401B导通以将第一电压端点VSSA的低电压提供至放电晶体管MPpath的控制端，并且第四开关404B导通以将第二电压端点VSSD的高电压提供至放电晶体管MPpath的基板端。
接着，在步骤S1002中，放电晶体管被导通。详细而言，在图3的实施例中，放电晶体管MNpath为N型场效应晶体管。当放电晶体管MNpath的控制端接收到高电压并且基板端接收到低电压时，放电晶体管MNpath导通。在图6的实施例中，放电晶体管MPpath为P型场效应晶体管。当放电晶体管MPpath的控制端接收到低电压并且基板端接收到高电压时，放电晶体管MPpath导通。
接着，在步骤S1004中，静电放电保护电路400借由放电晶体管将第一电压端点VSSA的电流放电至第二电压端点VSSD，或者将第二电压端点VSSD的电流放电至第一电压端点VSSA。详细而言，当第一电压端点VSSA的电压大于第二电压端点VSSD的电压一第一既定值时，导通放电晶体管，以将第一电压端点VSSA的电流放电至第二电压端点VSSD。当第二电压端点VSSD的电压大于第一电压端点VSSA的电压一第二既定值时，导通放电晶体管导通，以将第二电压端点VSSD的电流放电至第一电压端点VSSA。流程结束于步骤S1004。
本发明所提供的静电放电保护电路400以及静电保护方法，可仅借由一个晶体管，进行双向放电。另外，静电放电保护电路400仅由四个开关以及一个大晶体管构成，并无其他电容以及电阻。因此，具有较小的体积，并且方便设计。
惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明权利要求及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或权利要求不须达成本发明所揭露的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (26)

1.一种静电放电保护电路，包括：
一第一电压端点；
一第二电压端点；
一放电晶体管，具有一第一端耦接至上述第一电压端点，一第二端耦接至上述第二电压端点，一控制端耦接至一第一节点，以及一基板端耦接至一第二节点，其中上述放电晶体管在上述第一电压端点以及上述第二电压端点之间形成一放电路径；
一第一开关，耦接于上述第一电压端点以及上述第一节点之间，用以选择性地将上述第一电压端点的电压提供至上述放电晶体管的控制端；
一第二开关，耦接于上述第一节点以及上述第二电压端点之间，用以选择性地将上述第二电压端点的电压提供至上述放电晶体管的控制端；
一第三开关，耦接于上述第一电压端点以及上述第二节点之间，用以选择性地将上述第一电压端点的电压提供至上述放电晶体管的基板端；以及
一第四开关，耦接于上述第二节点以及上述第二电压端点之间，用以选择性地将上述第二电压端点的电压提供至上述放电晶体管的基板端。
2.如权利要求1所述的静电放电保护电路，其特征在于，当上述第一电压端点的电压大于上述第二电压端点的电压一第一既定值时，上述放电晶体管导通，以将上述第一电压端点的电流放电至上述第二电压端点，当上述第二电压端点的电压大于上述第一电压端点的电压一第二既定值时，上述放电晶体管导通，以将上述第二电压端点的电流放电至上述第一电压端点。
3.如权利要求2所述的静电放电保护电路，其特征在于，上述放电晶体管为N型场效应晶体管，当上述第一电压端点的电压大于上述第二电压端点的电压上述第一既定值时，上述第一开关导通以将上述第一电压端点的电压提供至上述放电晶体管的控制端，并且上述第四开关导通以将上述第二电压端点的电压提供至上述放电晶体管的基板端。
4.如权利要求3所述的静电放电保护电路，其特征在于，当上述第二电压端点的电压大于上述第一电压端点的电压上述第二既定值时，上述第二开关导通以将上述第二电压端点的电压提供至上述放电晶体管的控制端，并且上述第三开关导通以将上述第一电压端点的电压提供至上述放电晶体管的基板端。
5.如权利要求4所述的静电放电保护电路，其特征在于，上述第一开关为一第一P型场效应晶体管，具有一第一端耦接至上述第一电压端点，一第二端耦接至上述第一节点，一控制端耦接至上述第二电压端点以及一基板端耦接至上述第一电压端点。
6.如权利要求4所述的静电放电保护电路，其特征在于，上述第一开关为一第一N型场效应晶体管，具有一第一端耦接至上述第一电压端点，一第二端耦接至上述第一节点，一控制端耦接至上述第一电压端点以及一基板端偶接至上述第二电压端点。
7.如权利要求4所述的静电放电保护电路，其特征在于，上述第一开关为一第一二极管，具有一阳极端耦接至上述第一电压端点，一阴极端耦接至上述第一节点。
8.如权利要求4所述的静电放电保护电路，其特征在于，上述第二开关为一第二P型场效应晶体管，具有一第一端耦接至上述第二电压端点，一第二端耦接至上述第一节点，一控制端耦接至上述第一电压端点以及一基板端耦接至上述第二电压端点。
9.如权利要求4所述的静电放电保护电路，其特征在于，上述第二开关为一第二N型场效应晶体管，具有一第一端耦接至上述第二电压端点，一第二端耦接至上述第一节点，一控制端耦接至上述第二电压端点以及一基板端耦接至上述第一电压端点。
10.如权利要求4所述的静电放电保护电路，其特征在于，上述第二开关为一第二二极管，具有一阳极端耦接至上述第二电压端点，一阴极端耦接至上述第一节点。
11.如权利要求4所述的静电放电保护电路，其特征在于，上述第三开关为一第三N型场效应晶体管，具有一第一端耦接至上述第一电压端点，一第二端耦接至上述第二节点，一控制端耦接至上述第二电压端点以及一基板端耦接至上述第一电压端点。
12.如权利要求4所述的静电放电保护电路，其特征在于，上述第四开关为一第四N型场效应晶体管，具有一第一端耦接至上述第二电压端点，一第二端耦接至上述第二节点，一控制端耦接至上述第一电压端点以及一基板端耦接至上述第二电压端点。
13.如权利要求2所述的静电放电保护电路，其特征在于，上述放电晶体管为P型场效应晶体管，当上述第一电压端点的电压大于上述第二电压端点的电压上述第一既定值时，上述第二开关导通以将上述第二电压端点的电压提供至上述放电晶体管的控制端，并且上述第三开关导通以将上述第一电压端点的电压提供至上述放电晶体管的基板端。
14.如权利要求13所述的静电放电保护电路，其特征在于，当上述第二电压端点的电压大于上述第一电压端点的电压上述第二既定值时，上述第一开关导通以将上述第一电压端点的电压提供至上述放电晶体管的控制端，并且上述第四开关导通以将上述第二电压端点的电压提供至上述放电晶体管的基板端。
15.如权利要求13所述的静电放电保护电路，其特征在于，上述第一开关为一第一N型场效应晶体管，具有一第一端耦接至上述第一电压端点，一第二端耦接至上述第一节点，一控制端耦接至上述第二电压端点以及一基板端偶接至上述第一电压端点。
16.如权利要求13所述的静电放电保护电路，其特征在于，上述第二开关为一第二N型场效应晶体管，具有一第一端耦接至上述第二电压端点，一第二端耦接至上述第一节点，一控制端耦接至上述第一电压端点以及一基板端耦接至上述第二电压端点。
17.如权利要求13所述的静电放电保护电路，其特征在于，上述第三开关为一第三P型场效应晶体管，具有一第一端耦接至上述第一电压端点，一第二端耦接至上述第二节点，一控制端耦接至上述第二电压端点以及一基板端耦接至上述第一电压端点。
18.如权利要求13所述的静电放电保护电路，其特征在于，上述第三开关为一第三N型场效应晶体管，具有一第一端耦接至上述第一电压端点，一第二端耦接至上述第二节点，一控制端耦接至上述第一电压端点以及一基板端耦接至上述第二电压端点。
19.如权利要求13所述的静电放电保护电路，其特征在于，上述第三开关为一第三二极管，具有一阳极端耦接至上述第一电压端点，一阴极端耦接至上述第二节点。
20.如权利要求13所述的静电放电保护电路，其特征在于，上述第四开关为一第四P型场效应晶体管，具有一第一端耦接至上述第二电压端点，一第二端耦接至上述第二节点，一控制端耦接至上述第一电压端点以及一基板端耦接至上述第二电压端点。
21.如权利要求13所述的静电放电保护电路，其特征在于，上述第四开关为一第四N型场效应晶体管，具有一第一端耦接至上述第二电压端点，一第二端耦接至上述第二节点，一控制端耦接至上述第二电压端点以及一基板端耦接至上述第一电压端点。
22.如权利要求13所述的静电放电保护电路，其特征在于，上述第四开关为一第四二极管，具有一阳极端耦接至上述第二电压端点，一阴极端耦接至上述第二节点。
23.一种静电保护方法，适用于一静电放电保护，其特征在于，上述静电放电保护包括一放电晶体管、一第一开关、一第二开关、一第三开关以及一第四开关，上述静电保护方法包括：
根据一第一电压端点以及一第二电压端点的电压，选择性地借由上述第一开关或者上述第二开关，将上述第一电压端点的电压或者上述第二电压端点的电压，提供至上述放电晶体管的一控制端，以导通上述放电晶体管；
根据上述第一电压端点以及上述第二电压端点的电压，选择性地借由上述第三开关或者上述第四开关，将上述第一电压端点的电压或者上述第二电压端点的电压，提供至上述放电晶体管的一基板端，以导通上述放电晶体管；以及
借由上述放电晶体管将上述第一电压端点的电流放电至上述第二电压端点，或者将上述第二电压端点的电流放电至上述第一电压端点。
24.如权利要求23所述的静电保护方法，其特征在于，借由上述放电晶体管将上述第一电压端点的电流放电至上述第二电压端点，或者将上述第二电压端点的电流放电至上述第一电压端点的步骤更包括：
当上述第一电压端点的电压大于上述第二电压端点的电压一第一既定值时，导通上述放电晶体管，以将上述第一电压端点的电流放电至上述第二电压端点；以及
当上述第二电压端点的电压大于上述第一电压端点的电压一第二既定值时，导通上述放电晶体管导通，以将上述第二电压端点的电流放电至上述第一电压端点。
25.如权利要求24所述的静电保护方法，其特征在于，上述放电晶体管为N型场效应晶体管，并且根据上述第一电压端点以及上述第二电压端点的电压，选择性地借由上述第一开关、上述第二开关、上述第三开关及/或上述第四开关，提供上述第一电压端点以及上述第二电压端点的电压的步骤更包括：
当上述第一电压端点的电压大于上述第二电压端点的电压上述第一既定值时，导通上述第一开关，以将上述第一电压端点的电压提供至上述放电晶体管的控制端，并且导通上述第四开关，以将上述第二电压端点的电压提供至上述放电晶体管的基板端；以及
当上述第二电压端点的电压大于上述第一电压端点的电压上述第二既定值时，导通上述第二开关，以将上述第二电压端点的电压提供至上述放电晶体管的控制端，并且导通上述第三开关，以将上述第一电压端点的电压提供至上述放电晶体管的基板端。
26.如权利要求24所述的静电保护方法，其特征在于，上述放电晶体管为P型场效应晶体管，并且根据上述第一电压端点以及上述第二电压端点的电压，选择性地借由上述第一开关、上述第二开关、上述第三开关及/或上述第四开关，提供上述第一电压端点以及上述第二电压端点的电压的步骤更包括：
当上述第一电压端点的电压大于上述第二电压端点的电压上述第一既定值时，导通上述第二开关，以将上述第二电压端点的电压提供至上述放电晶体管的控制端，并且导通上述第三开关，以将上述第一电压端点的电压提供至上述放电晶体管的基板端；以及
当上述第二电压端点的电压大于上述第一电压端点的电压上述第二既定值时，导通上述第一开关，以将上述第一电压端点的电压提供至上述放电晶体管的控制端，并且导通上述第四开关，以将上述第二电压端点的电压提供至上述放电晶体管的基板端。
CN201310516182.3A 2013-10-04 2013-10-28 静电放电保护电路及其静电保护方法 Active CN104517956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710622872.5A CN107204612A (zh) 2013-10-04 2013-10-28 静电放电保护电路及其静电保护方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102135959A TWI501498B (zh) 2013-10-04 2013-10-04 靜電放電保護電路及其靜電保護方法
TW102135959 2013-10-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710622872.5A Division CN107204612A (zh) 2013-10-04 2013-10-28 静电放电保护电路及其静电保护方法

Publications (2)

Publication Number Publication Date
CN104517956A CN104517956A (zh) 2015-04-15
CN104517956B true CN104517956B (zh) 2017-08-29

Family

ID=52776760

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710622872.5A Pending CN107204612A (zh) 2013-10-04 2013-10-28 静电放电保护电路及其静电保护方法
CN201310516182.3A Active CN104517956B (zh) 2013-10-04 2013-10-28 静电放电保护电路及其静电保护方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710622872.5A Pending CN107204612A (zh) 2013-10-04 2013-10-28 静电放电保护电路及其静电保护方法

Country Status (3)

Country Link
US (1) US9312691B2 (zh)
CN (2) CN107204612A (zh)
TW (1) TWI501498B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180083441A1 (en) * 2016-09-20 2018-03-22 Globalfoundries Inc. Method, apparatus, and system for a semiconductor device having novel electrostatic discharge (esd) protection scheme and circuit
CN106611762B (zh) * 2017-01-11 2019-06-18 京东方科技集团股份有限公司 静电保护电路、方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767733A (en) * 1996-09-20 1998-06-16 Integrated Device Technology, Inc. Biasing circuit for reducing body effect in a bi-directional field effect transistor
CN1476090A (zh) * 2002-03-12 2004-02-18 财团法人工业技术研究院 用于芯片上静电放电保护的双极结晶体管及其方法
US7221551B2 (en) * 2004-06-11 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Cascaded gate-driven ESD clamp

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4215482B2 (ja) * 2002-10-22 2009-01-28 Ｎｅｃエレクトロニクス株式会社 静電保護回路及び半導体装置
US7106568B2 (en) * 2004-08-27 2006-09-12 United Microelectronics Corp. Substrate-triggered ESD circuit by using triple-well
US7495873B2 (en) * 2004-10-29 2009-02-24 Agere Systems Inc. Electrostatic discharge protection in a semiconductor device
US7663190B2 (en) * 2007-10-08 2010-02-16 Intersil Americas Inc. Tunable voltage isolation ground to ground ESD clamp
US8279566B2 (en) * 2008-04-30 2012-10-02 Freescale Semiconductor, Inc. Multi-voltage electrostatic discharge protection
TWI423425B (zh) 2010-10-01 2014-01-11 Novatek Microelectronics Corp 用於一多電壓系統的靜電放電保護裝置
US8803193B2 (en) * 2011-05-11 2014-08-12 Analog Devices, Inc. Overvoltage and/or electrostatic discharge protection device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767733A (en) * 1996-09-20 1998-06-16 Integrated Device Technology, Inc. Biasing circuit for reducing body effect in a bi-directional field effect transistor
CN1476090A (zh) * 2002-03-12 2004-02-18 财团法人工业技术研究院 用于芯片上静电放电保护的双极结晶体管及其方法
US7221551B2 (en) * 2004-06-11 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Cascaded gate-driven ESD clamp

Also Published As

Publication number Publication date
US20150098159A1 (en) 2015-04-09
TW201515354A (zh) 2015-04-16
TWI501498B (zh) 2015-09-21
US9312691B2 (en) 2016-04-12
CN107204612A (zh) 2017-09-26
CN104517956A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
CN104319275B (zh) 静电放电保护电路
CN203398990U (zh) 自我保护型集成电路及电源系统
CN102017144B (zh) 多电压静电放电保护
TWI627727B (zh) 靜電放電防護裝置與其偵測電路
CN207339253U (zh) 一种静电放电防护电路
US11569222B2 (en) Low-voltage electrostatic discharge (ESD) protection circuit, integrated circuit and method for ESD protection thereof
CN109842103A (zh) 静电放电保护电路
CN110198029A (zh) 一种芯片电源过压及反接保护电路及方法
CN101385243A (zh) 利用迟滞行为将输入信号转换为逻辑输出电压电平
US7209333B2 (en) Apparatus and method for over-voltage, under-voltage and over-current stress protection for transceiver input and output circuitry
CN104517956B (zh) 静电放电保护电路及其静电保护方法
CN112019208B (zh) 一种跨电源域电路及信号处理方法
CN107947556A (zh) 一种开关电源启动电路
CN103516340B (zh) 一种最大电压选择电路、方法及子选择电路
CN107066022A (zh) 一种低功耗兼有欠压锁定功能的高压启动电路
CN208971379U (zh) 一种防过冲保护电路
CN106899011A (zh) 静电保护电路
CN107688368A (zh) 缓冲级和控制电路
US20120218675A1 (en) Transient blocking unit with strong reset capability
CN109217242A (zh) 一种具有防反接功能的电源转换电路、集成电路
CN207573236U (zh) 一种开关电源启动电路
CN103066976B (zh) 一种低关断态电流晶体管电路
CN102810849B (zh) 欠压保护系统
CN101494377A (zh) 包含栅极电压提升的静电放电防护电路
CN107834517A (zh) 一种保护电路及电源供电系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant