CN104466935A - 对系统级脉冲的第一峰鲁棒的big-fetesd保护 - Google Patents
对系统级脉冲的第一峰鲁棒的big-fetesd保护 Download PDFInfo
- Publication number
- CN104466935A CN104466935A CN201410432672.XA CN201410432672A CN104466935A CN 104466935 A CN104466935 A CN 104466935A CN 201410432672 A CN201410432672 A CN 201410432672A CN 104466935 A CN104466935 A CN 104466935A
- Authority
- CN
- China
- Prior art keywords
- insulated gate
- gate field
- esd
- effect tran
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000004044 response Effects 0.000 claims abstract description 11
- 230000005669 field effect Effects 0.000 claims description 115
- 239000003990 capacitor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 16
- 230000003068 static effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- 230000006378 damage Effects 0.000 description 12
- 230000008901 benefit Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000005086 pumping Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- -1 such as Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
描述了静电放电(ESD)保护装置和操作ESD保护装置的方法的实施例。在一个实施例中，ESD保护装置包括双极绝缘栅场效应晶体管，配置为在ESD事件期间传导ESD脉冲。双极绝缘栅场效应晶体管包括：背栅端子；源极端子；以及电流分配器，与背栅端子和源极端子连接，并且配置为响应于ESD脉冲期间在双极绝缘栅场效应晶体管中产生的电流，均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。还描述了其他实施例。
Description
技术领域
本发明的实施例总体上涉及电子硬件以及用于操作电子硬件的方法，并且更具体地，涉及静电放电(ESD)保护装置和提供ESD保护的方法。
背景技术
ESD保护电路可以集成到集成电路(IC)芯片上，以提供接地低阻抗通道，从而防止IC基板的热损坏。称作“轨夹(railclamp)”的一般ESD保护电路包括双极绝缘栅场效应晶体管BIG-FET和用于在ESD冲击期间激活双极绝缘栅场效应晶体管的触发器电路。典型地，双极绝缘栅场效应晶体管是具有较大沟道宽度的n沟道MOSFET(NMOS)晶体管。然而，还可以使用具有较大沟道宽度的p沟道MOSFET(PMOS)晶体管作为双极绝缘栅场效应晶体管。基于双极绝缘栅场效应晶体管的ESD保护装置可以用于通过将ESD电流从电源域分流到接地域，来在ESD冲击期间防止IC芯片的电源域过热。与二极管相结合，轨夹也可以用于保护诸如输入、输出或者组合的输入/输出管脚(IO’)之类的非电源管脚。
在诸如人体模型(HBM)测试或机器模型(MM)测试等规则ESD冲击或ESD测试期间，基于双极绝缘栅场效应晶体管的轨夹利用1或2安培(A)的峰值来分流电流脉冲。例如，2KV HBM脉冲可以引起大约1.4A的峰电流，而100V MM脉冲可以具有大约2A的峰电流。与HBM和MM脉冲相反，所谓的“系统级ESD脉冲”(例如，国际电工技术委员会(IEC)-61000-4-2标准中所描述ESD脉冲)可以具有高达30A的第一峰，持续大约1纳秒(ns)，随后是高达16A的第二峰，持续大约150ns。典型地，在不考虑可能通过基于双极绝缘栅场效应晶体管的轨夹传导系统级ESD脉冲或系统级脉冲的一部分的情况下设计了传统基于双极绝缘栅场效应晶体管的轨夹。在通过传统基于双极绝缘栅场效应晶体管的轨夹传导系统级ESD脉冲(一部分)的情况下，存在轨夹必须吸纳比设计要吸纳的ESD电流脉冲明显更高的ESD电流脉冲。这会导致轨夹本身的物理损坏，从而导致受轨夹保护的核心电路的物理损坏，或这二者的物理损坏。因此，需要一种基于双极绝缘栅场效应晶体管的ESD保护装置作为可以在IC、基板(例如，印刷电路板(PCB))或其组合上实现的较大保护网络的一部分，提供对具有低峰电流的规则ESD脉冲的保护，并且还提供对具有更高峰电流的系统级ESD脉冲的保护。更具体地，需要一种双极绝缘栅场效应晶体管ESD保护装置，能够经受住这种较大保护网络的其他组件有时不能防止的系统级ESD脉冲的第一峰。
发明内容
描述了静电放电(ESD)保护装置和操作ESD保护装置的方法的实施例。在一个实施例中，ESD保护装置包括：双极绝缘栅场效应晶体管，配置为在ESD事件期间传导ESD脉冲。双极绝缘栅场效应晶体管包括：背栅端子；源极端子；和电流分配器，与背栅端子和源极电子连接，并且配置为响应于ESD脉冲期间在双极绝缘栅场效应晶体管中产生的电流均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。与传统轨夹相反，双极绝缘栅场效应晶体管的寄生双极结型晶体管可以被均匀地激活以传导系统级ESD脉冲的短、大电流峰。因此，ESD保护装置防止具有低峰电流的规则ESD脉冲以及防止系统级ESD脉冲的极短、但较强第一电流峰。总体保护方案可以假定存在吸收系统级ESD脉冲的第二电流峰的附加保护元件。还描述了其他实施例。
在一个实施例中，一种提供ESD保护的方法涉及在ESD事件期间使用双极绝缘栅场效应晶体管传导ESD脉冲，所述方法包括：在ESD脉冲期间在双极绝缘栅场效应晶体管中产生电流，并且响应于产生的电流均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。
在一个实施例中，ESD保护装置包括：双极绝缘栅场效应晶体管，配置为在ESD事件期间传导ESD脉冲；以及去耦电容器，与双极绝缘栅场效应晶体管并联。双极绝缘栅场效应晶体管包括：背栅端子；源极端子；以及电阻器，配置为将背栅端子直接电连接至源极端子。
附图说明
结合附图，通过本发明原理的示例的描述，本发明实施例的其他方面和优点将根据以下详细描述变得清楚。
图1是根据本发明实施例的电路的示意框图。
图2示出了ESD事件期间图1中示出的电路的ESD电流路径的示例。
图3A和3B示出了规则ESD电流脉冲的两个示例。
图3C示出了系统级电流脉冲的示例。
图4A和4B示出了图1中示出的ESD保护装置的实施例。
图5A和5B示出了图1中示出的ESD保护装置的另一实施例。
图6是示出了根据本发明实施例的提供ESD保护的方法的过程流程图。
贯穿说明书，类似附图标记可以用于标识类似的元件。
具体实施方式
容易理解，本文总体上描述以及附图中示意的实施例的组件能够按照多种不同配置来布置和设计。因此，图中所呈现的多个实施例的以下详细描述并不意在限制本公开的范围，而是仅表示多个实施例。尽管在附图中呈现实施例的多个方面，但是附图不必按比例绘制，除非明确指定。
所描述的实施例在所有方面应仅视为示意性而非限制性。因此，本发明的范围由所附权利要求而不是该详细描述来指示。在权利要求等同性意义和范围内的所有改变应包含在它们的范围内。
贯穿本说明书，对特征、优点的引用或类似语言并不暗示可以利用本发明实现的所有特征和优点应当在或在任一单个实施例中。相反，引用特征和优点的语言应理解为表示，结合实施例描述的特定特征、优点或特性包括在至少一个实施例中。因此，贯穿本说明书，对特征和优点的讨论和类似语言可以但不必指代相同实施例。
此外，在一个或多个实施例中，所描述的本发明特征、优点和特性可以按照任何适合的方式结合。本领域技术人员将认识到，根据本文的描述，可以在没有本实施例的一个或多个特定特征或优点的情况下实践本发明。在其他情况下，可以在本发明的所有实施例中没有存在的特定实施例中识别附加特征和优点。
贯穿本说明书，对“一个实施例”、“实施例”的引用或类似语言表示结合所指示的实施例描述的特定特征、结构或特性包括在至少一个实施例中。因此，贯穿本说明书，短语“在一个实施例中”、“在实施例中”和类似语言可以但不必均指代相同实施例。
图1是根据本发明实施例的电路120的示意框图。该电路可以在多个应用中使用，例如，汽车应用、通信应用、工业应用、医疗应用、计算机应用和/或消费或家用电器应用。在图1所示的实施例中，该电路包括IC器件100，IC器件100包括核心电路102和用于在ESD事件期间保护核心电路的ESD保护装置104，ESD事件可以是ESD测试或实际ESD冲击。IC器件可以在基板中实现，例如，半导体晶片或印刷电路板(PCB)。在实施例中，可以将IC器件封装为半导体IC芯片。IC器件可以包括在微控制器中，微控制器例如可以用于车辆控制中或通信、识别、无线通信和/或照明控制中。在一些实施例中，IC器件包括在计算设备中，例如智能电话、平板计算机、膝上型计算机等。例如，IC器件可以包括在能够近场通信(NFC)的计算设备中。
核心电路102是在ESD事件的情况下要由ESD保护电路保护的器件。核心电路典型地包括容易受到ESD冲击的一个或多个内部电路组件。核心电路的示例包括但不限于微控制器、收发机和开关电路。在实施例中，核心电路包括IC器件100的电源域。例如，核心电路可以连接至IC器件100的电源轨110以及电压轨140，电源轨110具有电源电压“VDD”，电压轨140具有较低电压“VSS”。尽管IC器件在图1中示出为包括核心电路和ESD保护装置104，但是在其他实施例中，IC器件可以包括附加电路元件。例如，IC器件可以包括串联的二极管，串联的二极管与核心电路并联，以进行电流限制和电压浪涌保护。
ESD保护装置104在ESD事件期间保护核心电路102。ESD保护装置104可以用于保护IC器件100的电源域。例如，ESD保护装置104可以连接至IC器件100的电源轨“VDD”。
在图1所示的实施例中，ESD保护电路104(被称作“轨夹”)包括：双极绝缘栅场效应晶体管106，配置为在ESD事件期间传导电流；以及触发装置108，配置为在ESD事件期间触发ESD元件。双极绝缘栅场效应晶体管106是具有较大沟道宽度的NMOS器件(例如，NMOS晶体管)或具有较大沟道宽度的PMOS器件(例如，PMOS晶体管)以吸纳ESD电流。双极绝缘栅场效应晶体管可以用于通过将ESD电流从电源域分流到接地域(即，接地)，来在ESD事件期间防止IC器件100的的电源域过压。可以选择双极绝缘栅场效应晶体管的沟道宽度以确保ESD事件期间双极绝缘栅场效应晶体管上的压降不超过预定电压，所述超过预定电压压降被认为是对IC器件的内部电路组件(例如，核心电路102)有害。典型地，将预定电压设置为等于IC器件的电源电压或在IC器件的电源电压左右(例如，±30％)。在一些实施例中，ESD保护装置104的双极绝缘栅场效应晶体管由另一适合的ESD元件代替。
在图1所示的实施例中，双极绝缘栅场效应晶体管106包括：电流分配器112，连接至双极绝缘栅场效应晶体管的背栅端子和源极端子，并配置为响应于ESD脉冲期间在双极绝缘栅场效应晶体管中产生的电流均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。在实施例中，均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管涉及按照均匀、统一和/或一致的方式来分配双极绝缘栅场效应晶体管上的电流。在一些实施例中，ESD脉冲是系统级ESD脉冲，系统级ESD脉冲通常包括第一电流峰和比第一电流峰低的后续第二电流峰。在这些实施例中，电流分配器可以配置为响应于ESD脉冲的第一峰期间或者ESD脉冲的第一峰消逝之前在双极绝缘栅场效应晶体管中产生的电流，均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。电流分配器可以允许双极绝缘栅场效应晶体管中产生的电流在ESD脉冲的第一峰消逝之后收缩成丝(filament)。与传统轨夹相反，可以均匀地激活双极绝缘栅场效应晶体管106的寄生双极结型晶体管，以传导系统级ESD脉冲的高电流峰。因此，轨夹104防止具有低峰电流的规则ESD脉冲和具有高峰电流的系统级ESD脉冲。与称作“基板泵浦”的方法相比，电流分配器112可以响应于ESD脉冲期间在双极绝缘栅场效应晶体管中产生的内部电流来均匀地激活双极绝缘栅场效应晶体管106的寄生双极结型晶体管，在称作“基板泵浦”的方法中通过外部器件将基板偏置瞬变简单地注入电路120中，以激活双极绝缘栅场效应晶体管106的寄生双极结型晶体管。因此，与基板泵浦方法相比，电路120不需要外部电流注入来激活双极绝缘栅场效应晶体管106的寄生双极结型晶体管。
轨夹104的触发装置108能够检测到ESD事件，并且在ESD事件期间将双极绝缘栅场效应晶体管106驱动一定的时间量。触发装置可以使用一个或多个电容器、晶体管和/或电阻器来实现。在一些实施例中，触发装置与2013年8月15日递交的共同未决申请(申请序号No.13/968,337)中描述的触发装置类似或相同。在实施例中，触发装置108包括转换速率检测器、可选预驱动级、保持锁存器和驱动器级。然而，在其他实施例中，触发装置可以包括更多或更少的组件来实现更多或更少的功能。转换速率检测器是配置为通过检测IC器件100的电源电压“VDD”的上升(这是ESD事件的特性)来检测ESD事件的电路，所述ESD事件可以是ESD测试或实际ESD冲击。预驱动器级是配置为一旦转换速率检测器检测到ESD事件就接通驱动器级的电路。预驱动器级可以仅在初始检测到ESD事件期间激活，以“触发”驱动器级。保持锁存器是配置为在所检测ESD事件的预期最大持续时间内保持驱动器级接通的电路。在一些实施例中，转换速率检测器和保持锁存器的功能在单个电路中实现。驱动器级是配置为驱动双极绝缘栅场效应晶体管的栅极端子的电路。
在一些实施例中，电路120包括位于电路120的基板116(例如，印刷电路板(PCB))上的去耦电容器114。在一些实施例中，去耦电容器与基板物理附着，并且与基板物理和电接触。去耦电容器的主要目的是抑制正常操作期间电源电压的纹波。去耦电容器可以与IC器件100的轨夹104的一起使用以对系统级ESD脉冲是鲁棒的。图2示出了ESD事件期间通过电路120的轨夹104和去耦电容器114的ESD电流路径的示例。在图2中，虚线将基板(例如，印刷电路板(PCB))上的元件与IC芯片上的元件分离。ESD事件可以引起具有低峰电流的规则ESD脉冲或具有高峰电流的系统级ESD脉冲。在图2所示的实施例中，串联的二极管224、226和228、230与核心电路102并联，以用于电流限制和电压浪涌保护目的。
图3A和3B示出了可以通过图2的ESD电流路径传导的规则ESD脉冲的两个示例。如图3A所示，人体模型(HBM)脉冲具有一个大约1.4A的低电流峰和150纳秒(ns)的持续时间。如图3B所示，机器模型(MM)脉冲具有大约2A的低电流峰、低于2A的后续电流峰以及150纳秒(ns)的持续时间。返回图2，在规则ESD脉冲期间，电流经过串联的二极管流到ESD保护装置中，如箭头232、234所示，并且经过ESD保护装置留到地(GND)中，如箭头236所示。
图3C示出了可以通过图2的ESD电流路径传导的系统级ESD脉冲的示例。如图3C所示，系统级脉冲包括第一电流峰和低于第一电流峰的第二电流峰。例如，系统级脉冲可以具有大约30安培(A)的第一峰(在脉冲中发生大约1ns)，随后是16A的第二峰，第二峰在大约30ns处发生并且持续时间大约150ns。
转向图2，理想去耦电容器可以吸收系统级ESD脉冲的第一电流峰和第二电流峰。然而，实际的去耦电容器不仅具有一定电容而且还具有一些寄生电感240，如图2所示。具有电容和电感二者的实际电容器的结果在于去耦电容器仅吸收系统级脉冲的第二峰，如箭头238所示，并且强制系统级脉冲的第一峰通过IC器件100中集成的轨夹104，如箭头236所示。
传统轨夹只吸纳在规则ESD事件(例如，ESD测试)期间产生的电流，而在系统级ESD事件期间产生的电流由去耦电容器吸收。由于传统轨夹典型地设计为吸纳几个安培(A)的电流，因此可以高达30A的系统级ESD脉冲的第一电流峰会损坏轨夹并且毁坏核心电路。为了适应传统轨夹，可以通过对PCB设计施加严格的约束并且选择具有最小寄生电感的电容器来解决去耦电容器的寄生电感的不利效应。减小去耦电容器的寄生电感使去耦电容器主要吸收系统级脉冲的第一电流峰。例如，具有低寄生电感值的较小去耦电容器可以与主去耦电容器并联使用。然而，具有不同特性的两个电容器比一个电容器的解决方案更昂贵。备选地，具有大电容但小电感的电容器可以用作去耦电容器。然而，具有大电容但小电感的电容器比规则电容器更昂贵。与只能够在规则ESD事件期间吸纳大约2A电流的传统轨夹相比，图1所示的轨夹104对于系统级ESD脉冲的第一电流峰(可以高达30A)是鲁棒的。系统级脉冲的第二电流峰(通常低于系统级脉冲的第一电流峰)可以被去耦电容器114吸收。因此，轨夹104可以与具有相对大电感的去耦电容器一起使用，并且可以解除针对PCB设计或者电容器类型选择而另外存在的限制。此外，依赖于轨夹吸收/旁路掉系统级ESD脉冲的第一电流峰以及第二电流峰的解决方案要求具有尺寸大约是正常轨夹的8到10倍的轨夹，这明显不节约成本。与要求轨夹来承受系统级ESD脉冲的第一和第二电流峰的解决方案相比，轨夹104可以与吸收/旁路掉系统级ESD脉冲的第二峰的ESD元件(例如，去耦电容器)一起使用，以形成防止系统级ESD脉冲的经济且紧凑的ESD保护网络。
图4A示出了实现为NMOS双极绝缘栅场效应晶体管的图1所示轨夹的实施例。在图4A所示的实施例中，轨夹404包括：基于NMOS的双极绝缘栅场效应晶体管406，配置为在ESD事件期间传导电流；以及触发装置408，可以与触发装置108类似与相同，配置为在ESD事件期间触发/激活双极绝缘栅场效应晶体管406。具体地，双极绝缘栅场效应晶体管406实现为NMOS晶体管412。触发装置408和NMOS晶体管在电源VDD节点(例如，端子或输入焊盘)456处连接至电源电压“VDD”，并且在电压VSS节点458处连接至较低电压“VSS”，较低电压“VSS”被设置为零(地)或零附近的电压。具体地，NMOS晶体管的漏极端子“D”连接至VDD节点456，NMOS晶体管的源极端子“S”连接至VSS节点458，NMOS晶体管的栅极端子“G”连接至触发器电路408并由触发器电路408控制。触发器电路408在ESD事件的开始时对NMOS晶体管的栅极端子“G”偏置，使得NMOS晶体管在ESD事件期间将ESD电流从VDD节点456分流到VSS节点458。ESD电流从NMOS晶体管的漏极端子(D)分流到源极端子(S)。通过在ESD事件期间分流ESD电流，NMOS晶体管防止自身以及在VDD节点和VSS节点之间连接的所有其他电路受到ESD损坏。在一些实施例中，选择NMOS晶体管的沟道宽度，使得规则ESD事件引起的整个ESD电流流经NMOS晶体管，而同时保持在NMOS晶体管上产生的压降在预定临界值以下，该预定临界值典型地设置为VDD额定值的50％和150％之间的值。在示例操作中，触发器电路408在ESD事件期间将NMOS晶体管的栅极端子“G”提升到预定电势，在不存在ESD事件时将NMOS晶体管的栅极端子“G”保持在与节点458相同的电压处，并且通过检测NMOS晶体管的漏极端子“D”处的电势变化来在ESD事件与非ESD事件之间进行区分。在ESD脉冲期间，触发器电路408将NMOS晶体管的栅极端子“G”上的电压设置为等于NMOS晶体管的漏极端子“D”上的电压。触发器电路408允许在没有发生ESD事件的所有时间NMOS晶体管的栅极端子“D”上的电压采用NMOS晶体管的源极端子“S”的电压，以便确保双极绝缘栅场效应晶体管的较小待机(stand-by)泄露电流。
在图4A所示的实施例中，NMOS晶体管412包括被称作背栅端子“BG”的第四端子，所述端子保持在零电势以使NMOS晶体管起作用。图4B示出了NMOS晶体管412的实施例，NMOS晶体管412包括源极区452、漏极区454、和背栅区456。物理上，NMOS晶体管412的背栅区456是构成NMOS晶体管的硅体积(硅基板450)的一部分，不包括n型硅漏极454和源极452。在NMOS晶体管中，背栅区域456必要地包括p型硅，并且为了NMOS晶体管的正确工作，背栅区456必须包括直接位于NMOS晶体管的栅极(即，栅极氧化物460和栅极端子“D”)下方的硅，其中薄氧化硅层460将栅极端子与背栅区456电学地分离。源极区和漏极区452、454是n型硅。p/n结存在于背栅区456和源极区452之间，并且存在于背栅区456和漏极区454之间，如实线所指示。背栅端子“BG”物理上包括比构成背栅区456的周围p型硅掺杂更重的p型硅。背栅端子“BG”由虚线指示，从而在背栅端子“BG”与背栅区456之间不存在p/n结。背栅端子“BG”在背栅区456与电路的其余部分之间提供电连接。在一些实施例中，背栅端子“BG”位于源极端子“S”或漏极端子“D”附近。背栅端子“BG”与漏极端子“D”电学地分离。NMOS晶体管的背栅端子“BG”通过具有大电阻的电阻器420连接至NMOS晶体管的源极端子“S”。在一些实施例中，电阻器420将NMOS晶体管的背栅端子“BG”直接电连接至源极端子“S”。电阻器典型地具有大于5,000欧姆(Ω)的电阻。在一些实施例中，电阻器的电阻大约为(例如，±5％)10KΩ。电阻器用作电流分配器。NMOS双极绝缘栅场效应晶体管406物理上包含具有基极端子“B”、集电极端子“C”和发射极端子“E”的寄生npn双极结型晶体管(BJT)430，可以在从NMOS晶体管的漏极端子“D”传递至NMOS晶体管的源极端子“S”的电流超过临界值时激活所述寄生npn双极结型晶体管。NMOS晶体管的特定物理结构始终包括位于始终是n型硅的源极区和漏极区之间的p型硅背栅区。由p型硅区分离的两个n型硅区域的任意这种布置构成双极npn晶体管。该双极npn晶体管在形成为构造硅电路时的副产物而不是预期的功能电路元件时被认为寄生的。尽管原理上形成寄生npn双极晶体管的两个n型硅区域之间的距离是任意的，但是本领域技术人员应认识到，两个n型区仅间隔较短距离(例如，小于10微米(μm))的寄生双极npn晶体管对于电路设计(包括ESD保护电路设计)而言意义重大。当激活寄生BJT，双极绝缘栅场效应晶体管内部的电流分配在电流具有收缩成丝的固有趋势的情况下是不稳定的，在窄细丝中电流强度极高。不稳定的电流分配以及所导致的高局部电流强度是对双极绝缘栅场效应晶体管可以在ESD事件期间维持造成损坏的物理原因。NMOS晶体管的源极端子“S”与背栅端子“BG”之间的大电阻器420使得更容易激活寄生BJT430，并且强制寄生BJT在系统级ESD脉冲的初始阶段均匀地(例如，统一的)接通。在激活寄生BJT之后，均匀(例如，统一)的电流分配不会持续并且电流分配具有收缩成丝的通常趋势。然而，均匀电流分配的时间长于系统级ESD脉冲的第一峰的持续时间(典型地，1ns到2ns之间)。在激活寄生BJT时电流收缩成丝的趋势在NMOS双极绝缘栅场效应晶体管中通常比在PMOS双极绝缘栅场效应晶体管中更强。
在示例操作中，基于NMOS的双极绝缘栅场效应晶体管406与安装在基板116(例如，PCB)上的去耦电容器114(图1)一起使用。在规则ESD冲击期间，所得到的ESD电流通过NMOS晶体管412由轨夹404吸纳。当系统级ESD脉冲冲击时，系统级ESD电流脉冲的整个第一峰通过NMOS晶体管412由轨夹404吸纳。具体地，在NMOS晶体管的源极端子“S”与背栅端子“BG”之间连接的电阻器420确保至少初始地轨夹404的寄生BJT430均匀激活。随着系统级ESD脉冲的进展，期望在寄生BJT430的操作继续的同时电流分配收缩成丝。然而，在完成该收缩过程之前，系统级脉冲的第一峰通过轨夹404，而不会损坏轨夹404或核心电路102。当轨夹404吸纳了系统级ESD电流脉冲的第一峰时，去耦电容器中寄生电感的影响减退。因此，在系统级ESD电流脉冲的第一峰过去之后，系统级ESD电流脉冲的第二峰中包含的大部分或所有电流进入去耦电容器。去耦电容器吸收系统级ESD脉冲的所有剩余电荷。由于去耦电容器吸收ESD脉冲的剩余电荷，因此双极绝缘栅场效应晶体管406上的压降吸纳为小于维持寄生BJT430的操作所需的最小值，并且该寄生BJT430的操作停止。在寄生BJT430的操作已停止之后，不存在电流收缩成丝的趋势，也不存在双极绝缘栅场效应晶体管406持续内部损坏的任何其他风险。
在图4A所示的实施例中，在双极绝缘栅场效应晶体管406中使用NMOS晶体管。然而，本发明可应用于基于NMOS的双极绝缘栅场效应晶体管和基于PMOS的双极绝缘栅场效应晶体管二者。图5A示出了图1所示的轨夹的实施例，包括在ESD事件期间传导电流的基于PMOS的双极绝缘栅场效应晶体管506。在图5A所示的实施例中，轨夹504包括：基于PMOS的双极绝缘栅场效应晶体管506，配置为在ESD事件期间传导电流；以及触发装置508，可以与触发装置108类似或相同，配置为在ESD事件期间触发/激活双极绝缘栅场效应晶体管506。具体地，双极绝缘栅场效应晶体管506实现为PMOS晶体管512。触发装置508和PMOS晶体管在电源VDD节点(例如，端子或输入焊盘)556处连接至电源电压“VDD”，并且在电压VSS节点558处连接至较低电压“VSS”，较低电压“VSS”被设置为零(地)或零附近的电压。双极绝缘栅场效应晶体管506的源极端子“S”连接至VDD节点556，双极绝缘栅场效应晶体管506的漏极端子“D”连接至VSS节点558，双极绝缘栅场效应晶体管506的栅极端子“G”连接至触发器电路508并由触发器电路508控制。触发器电路408在ESD事件开始时对双极绝缘栅场效应晶体管506的栅极端子“G”偏置，使得双极绝缘栅场效应晶体管506在ESD事件期间将ESD电流从VDD节点556分流到VSS节点558。通过在ESD事件期间分流ESD电流，双极绝缘栅场效应晶体管506防止自身以及在VDD节点556和VSS节点558之间连接的所有其他电路受到ESD损坏。在一些实施例中，选择双极绝缘栅场效应晶体管506的沟道宽度，使得ESD事件引起的整个ESD电流流经双极绝缘栅场效应晶体管506，而同时保持在双极绝缘栅场效应晶体管506上产生的压降在预定临界值以下，该预定临界值典型地设置为VDD正常值的50％和150％之间的值。
在图5A所示的实施例中，PMOS晶体管512包括被称作背栅端子“BG”的第四端子，所述背栅端子保持在零电势以使PMOS晶体管512起作用。图5B示出了PMOS晶体管512的实施例，PMOS晶体管512包括源极区552、漏极区554、背栅区556。物理上，PMOS晶体管512的背栅区556是构成PMOS晶体管的硅体积(硅基板550)的一部分，不包括p型硅漏极554和源极552。在PMOS晶体管中背栅区556必要地包括n型硅，并且为了PMOS晶体管的正确工作，背栅区556必须包括直接位于PMOS晶体管的栅极(即，栅极氧化物560和栅极端子“D”)下方的硅，其中薄氧化硅层将栅极端子与背栅区电分离。源极区和漏极区552、554是p型硅。背栅区556由离子注入形成，离子注入创建其中构造了PMOS晶体管512的n型硅的局部阱。该n型硅阱形成背栅区556，并且背栅端子“BG”由重掺杂的n型硅的小区域(pocket)形成。背栅端子“BG”在背栅区456和电路的其余部分之间提供电连接。背栅端子“BG”在背栅区556与电路的其余部分之间提供电连接。在一些实施例中，背栅端子“BG”位于源极端子“S”或漏极端子“D”附近。背栅端子“BG”与漏极端子“D”电学地分离。PMOS晶体管的背栅端子“BG”通过具有大电阻的电阻器520与PMOS晶体管的源极端子“S”连接。在一些实施例中，电阻器520将背栅端子“BG”直接电连接至PMOS晶体管的源极端子“S”，而无需其他电阻元件。电阻器520典型地具有大于5,000Ω的电阻。在一些实施例中，电阻器520的电阻大约为(例如，±5％)10KΩ。PMOS双极绝缘栅场效应晶体管506物理上包含具有基极端子“B”、集电极端子“C”和发射极端子“E”的寄生pnp BJT530，可以在从PMOS晶体管的漏极端子“D”传递至PMOS晶体管的源极端子“S”的电流超过临界值时激活所述寄生pnpBJT 530。PMOS晶体管的特定物理结构始终包括位于始终是p型硅的源极区和漏极区之间的n型硅背栅区。由n型硅区域分离的两个p型硅区的任意这种布置构成双极pnp晶体管。该双极pnp晶体管在形成为构造硅电路时的副产物而不是预期的功能电路元件时被认为寄生的。尽管原理上形成寄生pnp双极晶体管的两个p型硅区之间的距离是任意的，但是本领域技术人员应认识到，两个p型区仅间隔较短距离(例如，小于10微米(μm))的寄生双极pnp晶体管对于电路设计(包括ESD保护电路设计)而言意义重大。
在示例操作中，基于PMOS的双极绝缘栅场效应晶体管506与在基板116(例如，PCB)上安装的去耦电容器114(图1)一起使用。在规则ESD冲击期间，所产生的ESD电流通过PMOS晶体管512由轨夹504吸纳。当系统级ESD脉冲冲击时，系统级ESD电流脉冲的整个第一峰通过PMOS晶体管512由轨夹504吸纳。具体地，在PMOS晶体管的源极端子“S”与背栅端子“BG”之间连接的电阻器230确保至少初始地轨夹504的寄生BJT530均匀激活。随着系统级ESD脉冲的进展，期望在寄生BJT530的操作继续的同时电流分配收缩成丝。然而，在完成该收缩过程之前，系统级脉冲的第一峰通过轨夹504，而不会损坏轨夹504或核心电路102。当轨夹504吸纳了系统级ESD电流脉冲的第一峰时，去耦电容器中寄生电感的影响减退。因此，在系统级ESD电流脉冲的第一峰过去之后，系统级ESD电流脉冲的第二峰中包含的大部分或所有电流进入去耦电容器。去耦电容器吸收系统级ESD脉冲的所有剩余电荷。由于去耦电容器吸收ESD脉冲的剩余电荷，因此双极绝缘栅场效应晶体管506上的压降吸纳至小于维持寄生BJT530的操作所需的最小值，并且该寄生BJT530的操作停止。在寄生BJT530的操作已停止之后，不存在电流收缩成丝的趋势，也不存在双极绝缘栅场效应晶体管606持续内部损坏的任何其他风险。
图6示出了根据本发明实施例的提供ESD保护的方法的过程流程图。在方框602处，在ESD事件期间使用双极绝缘栅场效应晶体管通过以下操作来传导ESD脉冲：在ESD脉冲期间在双极绝缘栅场效应晶体管中产生电流，并且响应于产生的电流均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。双极绝缘栅场效应晶体管可以与图1、4A、5A中示出的双极绝缘栅场效应晶体管106、406、506相同或类似。
尽管本文按照特定顺序示出并描述了方法的操作，但是方法的操作的顺序可以改变，使得按照相反顺序执行特定操作，或者至少部分地与其他操作并发地执行特定操作。在其他实施例中，可以按照间歇和/或交替方式来实现不同操作的指令或子操作。
此外，尽管已经描述并示出的本发明特定实施例包括若干本文描述或示出的组件，但是本发明的其他实施例也可以包括更少或更多组件来实现较少或较多的特征。
此外，尽管已经描述和示出了本发明的特定实施例，但是本发明不限于如此描述和示出的部件的特定形式或布置。本发明的范围应由所附权利要求及其等同物来限定。
Claims (20)
1.一种静电放电ESD保护装置，所述ESD保护装置包括：
双极绝缘栅场效应晶体管bigFET，配置为在ESD事件期间传导ESD脉冲，所述双极绝缘栅场效应晶体管包括：
背栅端子；
源极端子；以及
电流分配器，与背栅端子和源极端子连接，并且配置为响应于ESD脉冲期间在双极绝缘栅场效应晶体管中产生的电流，均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。
2.根据权利要求1所述的ESD保护装置，其中，寄生双极结型晶体管物理上包含在双极绝缘栅场效应晶体管内。
3.根据权利要求1所述的ESD保护装置，其中，电流分配器配置为响应于ESD脉冲的第一峰期间在双极绝缘栅场效应晶体管中产生的电流，均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。
4.根据权利要求1所述的ESD保护装置，其中，ESD脉冲包括第一电流峰和低于第一电流峰的后续第二电流峰，其中，电流分配器配置为响应于ESD脉冲的第一峰期间在双极绝缘栅场效应晶体管中产生的电流，均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。
5.根据权利要求4所述的ESD保护装置，还包括ESD元件，与双极绝缘栅场效应晶体管并联连接并且配置为吸收ESD脉冲的第二电流峰。
6.根据权利要求4所述的ESD保护装置，其中，电流分配器配置为允许双极绝缘栅场效应晶体管中产生的电流在ESD脉冲的第一峰消逝之后收缩成丝。
7.根据权利要求1所述的ESD保护装置，其中，电流分配器包括连接至双极绝缘栅场效应晶体管的背栅端子和源极端子的电阻器。
8.根据权利要求7所述的ESD保护装置，其中，电阻器的电阻大于5,000欧姆。
9.根据权利要求1所述的ESD保护装置，其中，双极绝缘栅场效应晶体管包括NMOS晶体管或PMOS晶体管，所述NMOS晶体管或PMOS晶体管还包括栅极端子和漏极端子。
10.根据权利要求1所述的ESD保护装置，还包括触发装置，配置为在ESD事件期间触发双极绝缘栅场效应晶体管的栅极端子。
11.根据权利要求10所述的ESD保护装置，其中，双极绝缘栅场效应晶体管的漏极端子或源极端子连接至施加了电源电压的电源节点，其中，双极绝缘栅场效应晶体管的源极端子或漏极端子连接至施加了第二电压的第二节点，并且第二电压低于电源电压。
12.根据权利要求11所述的ESD保护装置，其中，第二电压是地电压。
13.一种集成电路IC装置，包括根据权利要求1所述的ESD保护装置和要保护的器件。
14.一种提供静电放电ESD保护的方法，所述方法包括：
在ESD事件期间使用双极绝缘栅场效应晶体管传导ESD脉冲，其使用双极绝缘栅场效应晶体管传导ESD脉冲包括：
在ESD脉冲期间在双极绝缘栅场效应晶体管中产生电流，并且
响应于产生的电流，均匀地激活双极绝缘栅场效应晶体管的寄生双极结型晶体管。
15.根据权利要求14所述的方法，其中，寄生双极结型晶体管物理上包含在双极绝缘栅场效应晶体管内，ESD脉冲包括第一电流峰和低于第一电流峰的后续第二电流峰，所述方法还包括：使用与双极绝缘栅场效应晶体管并联连接的ESD元件来吸收第二电流峰。
16.根据权利要求14所述的方法，其中，ESD脉冲包括第一电流峰和低于第一电流峰的后续第二电流峰，其中，均匀地激活寄生双极结型晶体管包括：允许在双极绝缘栅场效应晶体管中产生的电流在ESD脉冲的第一峰消逝之后收缩成丝。
17.根据权利要求14所述的方法，其中，均匀地激活寄生双极结型晶体管包括：使用连接至双极绝缘栅场效应晶体管的背栅端子和源极端子的电阻器来均匀地激活寄生双极结型晶体管，并且所述电阻器的电阻大于5,000欧姆。
18.一种静电放电ESD保护装置，所述ESD保护装置包括：
双极绝缘栅场效应晶体管，配置为在ESD事件期间传导ESD脉冲，所述双极绝缘栅场效应晶体管包括：
背栅端子；
源极端子；以及
电阻器，配置为将背栅端子直接电连接至源极端子；以及去耦电容器，与双极绝缘栅场效应晶体管并联连接。
19.一种电路，包括：
集成电路IC装置，包括根据权利要求18所述的双极绝缘栅场效应晶体管和要保护的器件；
其上放置有根据权利要求18所述的去耦电容器的基板。
20.根据权利要求18所述的ESD保护装置，其中，寄生双极结型晶体管物理上包含在双极绝缘栅场效应晶体管内，双极绝缘栅场效应晶体管包括NMOS晶体管或PMOS晶体管，所述NMOS晶体管或PMOS晶体管还包括栅极端子和漏极端子，所述ESD保护装置还包括：触发装置，配置为在ESD事件期间触发双极绝缘栅场效应晶体管的栅极端子，双极绝缘栅场效应晶体管的漏极端子或源极端子连接至施加了电源电压的电源节点，双极绝缘栅场效应晶体管的源极端子或漏极端子连接至施加了第二电压的第二节点，并且第二电压低于电源电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/025,689 | 2013-09-12 | ||
| US14/025,689 US9331067B2 (en) | 2013-09-12 | 2013-09-12 | BigFET ESD protection that is robust against the first peak of a system-level pulse |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104466935A true CN104466935A (zh) | 2015-03-25 |
| CN104466935B CN104466935B (zh) | 2018-01-12 |
Family
ID=51301187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410432672.XA Active CN104466935B (zh) | 2013-09-12 | 2014-08-28 | 对系统级脉冲的第一峰鲁棒的big‑fetesd保护 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9331067B2 (zh) |
| EP (1) | EP2849228A3 (zh) |
| CN (1) | CN104466935B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511434A (zh) * | 2017-02-24 | 2018-09-07 | 恩智浦有限公司 | 用于静电放电（esd）保护的装置和方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10610326B2 (en) * | 2015-06-05 | 2020-04-07 | Cianna Medical, Inc. | Passive tags, and systems and methods for using them |
| US10043793B2 (en) * | 2016-02-03 | 2018-08-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and circuit |
| US10170907B2 (en) * | 2016-05-31 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dynamic ESD protection scheme |
| US10367349B2 (en) | 2017-03-31 | 2019-07-30 | Nxp B.V. | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device |
| US11387649B2 (en) * | 2019-09-11 | 2022-07-12 | Vanguard International Semiconductor Corporation | Operating circuit having ESD protection function |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982600A (en) * | 1998-04-20 | 1999-11-09 | Macronix International Co., Ltd. | Low-voltage triggering electrostatic discharge protection |
| US20030026054A1 (en) * | 2001-08-02 | 2003-02-06 | Hulfachor Ronald B. | Active power/ground ESD trigger |
| US20040051146A1 (en) * | 2002-09-16 | 2004-03-18 | Ming-Dou Ker | ESD protection circuit with high substrate-triggering efficiency |
| US20040179314A1 (en) * | 2003-03-14 | 2004-09-16 | Shiao-Shien Chen | BiCMOS electrostatic discharge power clamp |
| US20100148266A1 (en) * | 2008-12-16 | 2010-06-17 | Analog Devices, Inc. | System and method for isolated nmos-based esd clamp cell |
| JP2011114056A (ja) * | 2009-11-25 | 2011-06-09 | Sharp Corp | 静電気放電保護回路 |
| JP2011176091A (ja) * | 2010-02-24 | 2011-09-08 | Oki Engineering Kk | 半導体素子の保護回路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW510040B (en) * | 2001-10-19 | 2002-11-11 | Taiwan Semiconductor Mfg | Electrostatic discharge protection circuit for substrate-triggered high-low voltage input/output circuit |
| US20060001100A1 (en) * | 2004-07-05 | 2006-01-05 | Matsushita Electric Industrial Co., Ltd. | Method for simulating electrostatic discharge protective circuit |
| US7106568B2 (en) * | 2004-08-27 | 2006-09-12 | United Microelectronics Corp. | Substrate-triggered ESD circuit by using triple-well |
| US7323752B2 (en) * | 2004-09-30 | 2008-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit with floating diffusion regions |
| KR100642651B1 (ko) * | 2005-09-26 | 2006-11-10 | 삼성전자주식회사 | 정전기 방전용 실리콘 제어 정류기 |
| US7705404B2 (en) * | 2006-12-20 | 2010-04-27 | Amazing Microelectronic Corporation | Electrostatic discharge protection device and layout thereof |
| US7782580B2 (en) * | 2007-10-02 | 2010-08-24 | International Business Machines Corporation | Stacked power clamp having a BigFET gate pull-up circuit |
| US8010927B2 (en) * | 2007-10-02 | 2011-08-30 | International Business Machines Corporation | Structure for a stacked power clamp having a BigFET gate pull-up circuit |
| TWI358813B (en) * | 2008-04-21 | 2012-02-21 | Vanguard Int Semiconduct Corp | Trig modulation electrostatic discharge (esd) prot |
| US8049250B2 (en) * | 2008-10-27 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit and method for power clamp triggered dual SCR ESD protection |
| EP2194578A1 (en) * | 2008-12-04 | 2010-06-09 | Imec | Bidirectional ESD power clamp |
| TWI379398B (en) * | 2009-05-20 | 2012-12-11 | Ind Tech Res Inst | Electrostatic discharge clamp circuit |
| US8514532B2 (en) * | 2009-06-18 | 2013-08-20 | Conexant Systems, Inc. | Electrostatic discharge protection circuit |
| US20120069479A1 (en) * | 2010-09-17 | 2012-03-22 | Richtek Technology Corporation | Power transistor device with electrostatic discharge protection and low dropout regulator using same |
| US8576523B2 (en) * | 2011-03-14 | 2013-11-05 | Qualcomm Incorporated | Charge pump electrostatic discharge protection |
| TWI463631B (zh) * | 2011-11-17 | 2014-12-01 | Ind Tech Res Inst | 靜電放電保護裝置及其方法 |
| US8913359B2 (en) * | 2012-12-11 | 2014-12-16 | Globalfoundries Singapore Pte. Ltd. | Latch-up free RC-based NMOS ESD power clamp in HV use |
-
2013
- 2013-09-12 US US14/025,689 patent/US9331067B2/en active Active
-
2014
- 2014-08-13 EP EP14180740.4A patent/EP2849228A3/en not_active Withdrawn
- 2014-08-28 CN CN201410432672.XA patent/CN104466935B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982600A (en) * | 1998-04-20 | 1999-11-09 | Macronix International Co., Ltd. | Low-voltage triggering electrostatic discharge protection |
| US20030026054A1 (en) * | 2001-08-02 | 2003-02-06 | Hulfachor Ronald B. | Active power/ground ESD trigger |
| US20040051146A1 (en) * | 2002-09-16 | 2004-03-18 | Ming-Dou Ker | ESD protection circuit with high substrate-triggering efficiency |
| US20040179314A1 (en) * | 2003-03-14 | 2004-09-16 | Shiao-Shien Chen | BiCMOS electrostatic discharge power clamp |
| US20100148266A1 (en) * | 2008-12-16 | 2010-06-17 | Analog Devices, Inc. | System and method for isolated nmos-based esd clamp cell |
| JP2011114056A (ja) * | 2009-11-25 | 2011-06-09 | Sharp Corp | 静電気放電保護回路 |
| JP2011176091A (ja) * | 2010-02-24 | 2011-09-08 | Oki Engineering Kk | 半導体素子の保護回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511434A (zh) * | 2017-02-24 | 2018-09-07 | 恩智浦有限公司 | 用于静电放电（esd）保护的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2849228A2 (en) | 2015-03-18 |
| US20150070804A1 (en) | 2015-03-12 |
| EP2849228A3 (en) | 2015-08-05 |
| US9331067B2 (en) | 2016-05-03 |
| CN104466935B (zh) | 2018-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10404059B2 (en) | Distributed switches to suppress transient electrical overstress-induced latch-up | |
| US8958187B2 (en) | Active detection and protection of sensitive circuits against transient electrical stress events | |
| CN104466935A (zh) | 对系统级脉冲的第一峰鲁棒的big-fetesd保护 | |
| US8049250B2 (en) | Circuit and method for power clamp triggered dual SCR ESD protection | |
| US10367349B2 (en) | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device | |
| US20090268359A1 (en) | Electrostatic discharge power clamp with improved electrical overstress robustness | |
| WO2013028567A2 (en) | Combination esd protection circuits and methods | |
| CN108878403B (zh) | 静电放电（esd）保护装置以及用于操作esd保护装置的方法 | |
| US8913357B2 (en) | ESD protection circuit | |
| US8872223B2 (en) | Programmable SCR for ESD protection | |
| US10600776B2 (en) | Device and method for electrostatic discharge (ESD) protection | |
| JP2011199058A (ja) | Ｅｓｄ保護回路及び半導体装置 | |
| EP3340298A1 (en) | Electrostatic discharge (esd) protection for use with an internal floating esd rail | |
| US11804708B2 (en) | Fast triggering electrostatic discharge protection | |
| CN104377670A (zh) | 用于集成电路器件的静电放电保护器件 | |
| US10446539B2 (en) | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device | |
| US20190198493A1 (en) | Device and method for electrostatic discharge (esd) protection | |
| Cui et al. | On-Chip Electro-Static Discharge (ESD) Protection for Radio-Frequency Integrated Circuits | |
| CN111900160A (zh) | 一种功率器件静电放电保护电路 | |
| US8891215B2 (en) | High noise immunity with latch-up free ESD clamp | |
| US20220285339A1 (en) | Electrostatic discharge circuits and methods for operating the same | |
| Fan et al. | A novel low voltage base-modulated SCR ESD device with low latch-up risk | |
| CN113964115A (zh) | 静电放电保护半导体结构及其制造方法 | |
| Choi | A Comparison Study of Input ESD Protection Schemes Utilizing NMOS, Thyristor, and Diode Devices. | |
| CN111900159A (zh) | 功率器件静电放电保护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |