CN104465433B - 重复性缺陷的分析方法 - Google Patents
重复性缺陷的分析方法 Download PDFInfo
- Publication number
- CN104465433B CN104465433B CN201310438764.4A CN201310438764A CN104465433B CN 104465433 B CN104465433 B CN 104465433B CN 201310438764 A CN201310438764 A CN 201310438764A CN 104465433 B CN104465433 B CN 104465433B
- Authority
- CN
- China
- Prior art keywords
- defect
- light shield
- repeated
- graph
- analysis method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种重复性缺陷的分析方法。包括:进行前端分析,锁定可疑光罩;提供进行实验的晶片,并将所述晶片分为第一组和第二组;对所述第一组晶片按照原始曝光程序进行曝光,获得第一图形;对所述第二组晶片按照修改后的曝光程序进行曝光,获得第二图形;比较所述第一图形和第二图形,从而确定造成重复性缺陷的光罩。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种重复性缺陷的分析方法。
背景技术
通常,半导体制造系统分为四个部分:晶片制造(Wafer Fab,也叫前段工序)、晶片检测(Wafer Probe)、封装和最终测试。其中,晶片制造的产线是整个半导体制造中最核心和复杂的生产制造系统,尤其是光刻过程是制约着产品质量的重要因素。
在半导体晶片制造过程中,每片晶片一般会经过十几到几十层(layer)的曝光流程。每一曝光流程,都是采用重复曝光方法,即把光罩(reticle)对准晶片的某个区域,一次曝光形成一个曝光单元(shot)之后移动到下一个位置,再曝光,这样重复直到晶片上所有位置都曝光完成。如图1为一片晶片1的曝光图,一个虚线框2所在的区域为一个曝光单元3。如图2所示,在每个曝光单元3中,会覆盖到多个晶粒(Die)4。
在半导体晶片制造过程中碰到这样一种现象:在晶片上一些晶粒出现低良率问题,这些低良率晶粒的排列是有规律的。如图3所示,其为经曝光后有低良率缺陷的一晶片的检测图片,把图3中的低良率晶粒排列分布情况和曝光顺序做对比的话,能发现这些低良率晶粒总是对应在光罩的某个特定位置,被称为“重复性低良率”(Repeating Low Yield),也就是重复性缺陷(Repeating Defect)5。
这种重复性缺陷,目前已经能够确定是由晶片制造过程中的光罩引起的,但是具体由哪个光罩引起,引起原因又是为何,目前还不能够给出一种直接有效的方法。
发明内容
本发明的目的在于提供一种重复性缺陷的分析方法,以解决现有技术中不能够直接有效的追溯出重复性缺陷的原因的状况。
为解决上述技术问题,本发明提供一种重复性缺陷的分析方法,包括:
进行前端分析,锁定可疑光罩;
提供进行实验的晶片,并将所述晶片分为第一组和第二组;
对所述第一组晶片按照原始曝光程序进行曝光,获得第一图形;
对所述第二组晶片按照修改后的曝光程序进行曝光,获得第二图形;
比较所述第一图形和第二图形,以确定造成重复性缺陷的光罩;
其中,所述修改后的曝光程序能够使得获得的第二图形相对第一图形移位。
可选的,对于所述的重复性缺陷的分析方法,所述第一组晶片和第二组晶片在进行所述曝光前和曝光后所经工艺完全相同。
可选的,对于所述的重复性缺陷的分析方法,所述修改后的曝光程序包括:
在曝光时,使得每次曝光的曝光单元朝同一方向偏移若干个晶粒的距离。
可选的,对于所述的重复性缺陷的分析方法,所述方向偏移为沿垂直或平行所述重复性缺陷的排列方向进行偏移。
可选的,对于所述的重复性缺陷的分析方法,所述偏移的距离为大于等于1个晶粒的距离,小于等于所述曝光单元在行方向或列方向的晶粒数量的距离。
可选的,对于所述的重复性缺陷的分析方法,所述比较所述第一图形和第二图形,以确定造成重复性缺陷的光罩的判断标准包括:
若所述第一图形和第二图形皆有重复性缺陷,且所述第二图形的重复性缺陷相比第一图形的重复性缺陷也发生所述偏移,则所述重复性缺陷由所述可疑光罩造成。
可选的,对于所述的重复性缺陷的分析方法,所述比较所述第一图形和第二图形,以确定造成重复性缺陷的光罩的判断标准还包括:
若所述第一图形和第二图形皆有重复性缺陷,但不发生所述偏移,则所述重复性缺陷由其他光罩造成。
可选的,对于所述的重复性缺陷的分析方法,所述进行前端分析,锁定可疑光罩包括:
进行技术分析,以确定待分析缺陷是所述重复性缺陷,确定工艺过程所涉及的相关光罩并锁定可疑光罩;
进行技术检测,以确定所述可疑光罩处于“检测正常”状态。
可选的,对于所述的重复性缺陷的分析方法,所述“检测正常”状态为采用IRIS设备或者STARlight设备进行检测后发现所述可疑光罩良好。
与现有技术相比,在本发明提供的重复性缺陷的分析方法中,通过指定可疑光罩,并进行利用原始曝光程序和修改后的曝光程序进行曝光,做对比实验,然后对曝光后的图形加以比较,能够直接的判断出造成重复性缺陷的光罩。并且,采用这种方法判断出的光罩一般情况下需要进行维修或者更换,从而能够及早发现问题,避免继续使用所述光罩进行生产而造成的损失。
附图说明
图1为一片晶片1的曝光示意图;
图2为曝光后的晶片中每个曝光单元的示意图;
图3为曝光后有低良率缺陷的一晶片的检测图片;
图4为本发明实施例的重复性缺陷的分析方法的流程图;
图5~图11为本发明实施例的重复性缺陷的分析方法的过程分析图。
具体实施方式
下面将结合示意图对本发明的重复性缺陷的分析方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种重复性缺陷的分析方法,通过指定可疑光罩,并进行利用原始曝光程序和修改后的曝光程序进行曝光,做对比实验,然后对曝光后的图形加以比较,能够直接的判断出是否由可疑光罩造成的重复性缺陷。
以下结合附图和具体实施例对本发明提供的重复性缺陷的分析方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式,仅用以方便、明晰地辅助说明本发明实施例的目的。
首先请参考图4,本发明提供一种重复性缺陷的分析方法,包括:
步骤S101,进行前端分析,锁定可疑光罩;
步骤S102,提供进行实验的晶片,并将所述晶片分为第一组和第二组;
步骤S103,对所述第一组晶片按照原始曝光程序进行曝光,获得第一图形;
步骤S104,对所述第二组晶片按照修改后的曝光程序进行曝光,获得第二图形;
步骤S105,比较所述第一图形和第二图形,以确定造成重复性缺陷的光罩。
请结合图4以及图5-图10,具体说明本发明的半导体器件的制备方法。
首先,进行步骤S101,具体的,所述步骤S101包括两个子步骤:
第一子步骤,进行技术分析,以确定待分析缺陷是所述重复性缺陷,这是由于在半导体制造过程中,会出现各种各样的缺陷,而会有某些缺陷看起来跟重复性缺陷很相像,因此,在处理缺陷之前需要加以确认,即进行双重确认(double confirm),以避免做无用功。在确认确实是所述重复性缺陷时,调查出现缺陷的产品的工艺过程所涉及的相关光罩,从中限定可能引发重复性缺陷的光罩,通常可以缩小在较小的范围,例如只是3个、2个或者仅1个光罩,当然也可以是更多。本实施例以2个为例加以说明,则在2个光罩中选择出可疑性较大的一个作为可疑光罩。
第二子步骤,进行技术检测,以确定所述可疑光罩处于“检测正常”状态。所述“检测正常”状态为采用光罩扫描系统(inspection reticle inspection system,IRIS)设备或者透反射扫描系统(simultaneous transmission and reflection of light,STARlight)设备进行检测后发现所述可疑光罩良好。这是由于IRIS与STARlight检测出异常时,通常是光罩中出现了小的颗粒(particle),而这种情况是不会(仅)出现重复性缺陷的。
然后,进行步骤S102,提供进行实验的晶片,并分为第一组和第二组,所述第一组晶片和第二组晶片在进行利用所述可疑光罩曝光前和曝光后所经工艺完全相同,以避免引起干扰,有利于进行本发明的分析。
接着,进行步骤S103,请结合图5~图7,对第一组晶片利用所述可疑光罩按照原始曝光程序进行曝光。图5示出了一个第一组晶片10的曝光分布图,每个虚线框11所在的区域是一个曝光单元12,具体曝光规则为业内常识,在此不做陈述。每个曝光单元12包括许多个晶粒120(参考图6)。曝光后获得第一图形,如图7所示,所示第一图形上形成有重复性缺陷30。
之后进行步骤S104,请结合图5、7~10,对所述第二组晶片按照修改后的曝光程序进行曝光。所述修改后的曝光程序能够使得获得的第二图形相对第一图形移位,例如可以是使得晶片在曝光时,每次曝光的曝光单元朝同一方向偏移若干个晶粒的距离。具体的,如图5所示,规定横向为X方向,纵向为Y方向,由图7可以判断每个曝光单元的重复性缺陷30是沿着X方向排列,那么,所述偏移设定为垂直X方向,即沿着Y方向进行偏移。优选的,还需参考所述重复性缺陷在Y方向的位置,如图7所示的是在Y方向偏上,则在进行偏移时,采用向Y方向偏下偏移,如图8所示,以避免向上偏移而导致重复性缺陷丢失。较佳的,所述偏移的距离为大于等于1个晶粒120的距离,小于等于所述曝光单元12在行方向或列方向的晶粒120数量的距离,以避免过小的偏移距离难以分辨重复性缺陷,过大的偏移距离导致重复性缺陷丢失的情况发生。如图8所示,向Y方向偏下偏移了6个晶粒120的距离,则请参考图9,一个第二组晶片20在曝光时每个曝光单元12向下发生移动(相比图5)。然后,如图10所示,形成第二图形,本实施例中形成了重复性缺陷31。
可以理解的是,对曝光程序的修改并不限于上述偏移,例如还可以是间隔的曝光单元向某一方向偏移,还可以是不同的曝光单元有着不同的偏移方向(例如在X方向偏移,或者同时X、Y方向偏移)和/或偏移距离,本实施例所采用的修改方式只是一个较佳的选择,能够更利于后续分析。
然后,进行步骤S105,比较所述第一图形和第二图形,具体的,可以通过计算机软件将二者拟合在一个图中,如图11所示,拟合后的图形中包括第一组晶片获得的重复性缺陷30和第二组晶片获得的重复性缺陷31,并且,所述重复性缺陷31为(或者基本为)所述重复性缺陷30沿着Y方向向下偏移了6个晶粒的距离,因此,可以毫无疑义的断定对所述第一组晶片和第二组晶片进行曝光的可疑光罩就是产生重复性缺陷的光罩。而且,由于之前有确定其为“检测正常”,故还可以得到所述光罩是设计问题,例如是切割道(scribe line)或者版图(layout)的设计存在异常,对此可以由技术人员加以分析对产品的影响,以尽早更换光罩,避免更大的损失。
在本实施例中,由于已经确定了进行第一组晶片和第二组晶片曝光的可疑光罩就是产生重复性缺陷的光罩,则另一个光罩就可以认定为是正常光罩,当然为保险起见也可以进行同样的实验。实际上从概率角度考虑,进行同样的实验已经不需要,业内人士当能够理解。
本实施例以首次进行实验即判定出产生重复性缺陷的光罩加以阐述。在实际生产中,很可能是第一次实验的结果是所述第一图形和第二图形存在重复性缺陷,但不发生所述偏移,则所述重复性缺陷由其他光罩造成,应当继续对其他光罩进行同样的实验,直至判断出产生重复性缺陷的光罩。需要说明的是,基于目前技术人员的水平,应当能够有效的锁定相关光罩,因此进行实验时不产生重复性缺陷的几率是非常低的,乃至可以忽略这一情况。
在本发明提供的重复性缺陷的分析方法中,通过指定可疑光罩,并进行利用原始曝光程序和修改后的曝光程序进行曝光,做对比实验,然后对曝光后的图形加以比较,能够直接的判断出造成重复性缺陷的光罩。并且,采用这种方法判断出的光罩一般情况下需要进行维修、更换、修改光罩设计或者针对相应工序调整工艺,从而能够及早发现问题,避免继续使用所述光罩进行生产而造成的损失。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种重复性缺陷的分析方法,包括:
进行前端分析,锁定可疑光罩;
提供进行实验的晶片,并将所述晶片分为第一组和第二组;
对所述第一组晶片按照原始曝光程序进行曝光,获得第一图形;
对所述第二组晶片按照修改后的曝光程序进行曝光,获得第二图形;
比较所述第一图形和第二图形,以确定造成重复性缺陷的光罩;
其中,所述修改后的曝光程序能够使得获得的第二图形相对第一图形移位。
2.如权利要求1所述的重复性缺陷的分析方法,其特征在于,所述第一组晶片和第二组晶片在进行所述曝光前和曝光后所经工艺完全相同。
3.如权利要求1所述的重复性缺陷的分析方法,其特征在于,所述修改后的曝光程序包括:
在曝光时,使得每次曝光的曝光单元朝同一方向偏移若干个晶粒的距离。
4.如权利要求3所述的重复性缺陷的分析方法,其特征在于,所述方向偏移为沿垂直或平行所述重复性缺陷的排列方向进行偏移。
5.如权利要求3所述的重复性缺陷的分析方法,其特征在于,所述偏移的距离为大于等于1个晶粒的距离,小于等于所述曝光单元在行方向或列方向的晶粒数量的距离。
6.如权利要求3所述的重复性缺陷的分析方法,其特征在于,所述比较所述第一图形和第二图形,以确定造成重复性缺陷的光罩的判断标准包括:
若所述第一图形和第二图形皆有重复性缺陷,且所述第二图形的重复性缺陷相比第一图形的重复性缺陷也发生所述偏移,则所述重复性缺陷由所述可疑光罩造成。
7.如权利要求6所述的重复性缺陷的分析方法,其特征在于,所述比较所述第一图形和第二图形,以确定造成重复性缺陷的光罩的判断标准还包括:
若所述第一图形和第二图形皆有重复性缺陷,但不发生所述偏移,则所述重复性缺陷由其他光罩造成。
8.如权利要求1所述的重复性缺陷的分析方法,其特征在于,所述进行前端分析,锁定可疑光罩包括:
进行技术分析,以确定待分析缺陷是所述重复性缺陷,确定工艺过程所涉及的相关光罩并锁定可疑光罩;
进行技术检测,以确定所述可疑光罩处于“检测正常”状态。
9.如权利要求8所述的重复性缺陷的分析方法,其特征在于,所述“检测正常”状态为采用IRIS设备或者STARlight设备进行检测后发现所述可疑光罩良好。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310438764.4A CN104465433B (zh) | 2013-09-23 | 2013-09-23 | 重复性缺陷的分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310438764.4A CN104465433B (zh) | 2013-09-23 | 2013-09-23 | 重复性缺陷的分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104465433A CN104465433A (zh) | 2015-03-25 |
CN104465433B true CN104465433B (zh) | 2017-05-17 |
Family
ID=52911285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310438764.4A Active CN104465433B (zh) | 2013-09-23 | 2013-09-23 | 重复性缺陷的分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104465433B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10395358B2 (en) * | 2016-11-10 | 2019-08-27 | Kla-Tencor Corp. | High sensitivity repeater defect detection |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5482819A (en) * | 1994-04-04 | 1996-01-09 | National Semiconductor Corporation | Photolithographic process for reducing repeated defects |
CN102129164A (zh) * | 2010-01-15 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版缺陷的判断方法及判断系统 |
CN102881609A (zh) * | 2012-09-17 | 2013-01-16 | 上海华力微电子有限公司 | 检测mpw产品重复缺陷和设计弱点的方法 |
-
2013
- 2013-09-23 CN CN201310438764.4A patent/CN104465433B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5482819A (en) * | 1994-04-04 | 1996-01-09 | National Semiconductor Corporation | Photolithographic process for reducing repeated defects |
CN102129164A (zh) * | 2010-01-15 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 掩膜版缺陷的判断方法及判断系统 |
CN102881609A (zh) * | 2012-09-17 | 2013-01-16 | 上海华力微电子有限公司 | 检测mpw产品重复缺陷和设计弱点的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104465433A (zh) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11295438B2 (en) | Method and system for mixed mode wafer inspection | |
US9170209B1 (en) | Inspection guided overlay metrology | |
KR101285967B1 (ko) | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및시스템 | |
US11094057B2 (en) | Semiconductor wafer measurement method and system | |
US9390494B2 (en) | Delta die intensity map measurement | |
US20030130806A1 (en) | Process management system | |
US9892503B2 (en) | Monitoring changes in photomask defectivity | |
US20130176558A1 (en) | Detecting method for forming semiconductor device | |
CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
KR102330732B1 (ko) | 마스크들을 위한 고밀도 레지스트레이션 맵들을 생성하기 위한 방법, 시스템 및 컴퓨터 프로그램 제품 | |
CN104465433B (zh) | 重复性缺陷的分析方法 | |
CN104716062B (zh) | 晶圆重复性光刻缺陷检查分析方法、系统及晶圆生产方法 | |
CN107437514A (zh) | 一种针对产品量测区域缺陷监控的方法 | |
KR100642380B1 (ko) | 웨이퍼 결함 측정 방법 | |
CN107910275A (zh) | 一种对芯片表面进行分区域对比扫描的检测方法及设备 | |
US20040218805A1 (en) | Chrome-less mask inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |