CN104461398B - 一种面向融合架构的内存扩展模块架构 - Google Patents
一种面向融合架构的内存扩展模块架构 Download PDFInfo
- Publication number
- CN104461398B CN104461398B CN201410819204.8A CN201410819204A CN104461398B CN 104461398 B CN104461398 B CN 104461398B CN 201410819204 A CN201410819204 A CN 201410819204A CN 104461398 B CN104461398 B CN 104461398B
- Authority
- CN
- China
- Prior art keywords
- module
- memory expansion
- data
- memory
- fusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010354 integration Effects 0.000 title claims abstract description 17
- 230000004927 fusion Effects 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000012546 transfer Methods 0.000 claims abstract description 9
- 230000006870 function Effects 0.000 claims abstract description 5
- 230000005540 biological transmission Effects 0.000 claims description 30
- 238000004891 communication Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
Abstract
本发明公开一种面向融合架构的内存扩展模块架构，提出了一种具备灵活扩展、高数据带宽传输功能的融合内存扩展模块，该模块包含若干存储互联模块，每个存储互联模块之间互连，通过该融合内存扩展模块连接系统内存和传统处理单元，实现传统处理单元和系统内存之间的数据传输、信息交互。通过该内存扩展模块架构能够将多个并行的处理器通过多个平面实现物理上系统内存资源的共享及资源的分配，同时也能够实现基于单处理器的多级内存级联扩展。
Description
技术领域
本发明涉及计算机技术，具体地说是一种面向融合架构的内存扩展模块架构。
背景技术
目前通用的内存扩展架构中均是采用基于单处理器的扩展，并且这种是面向单处理器与单内存控制的应用，这种模式在实际的系统应用中都存在扩展性能差、数据传输带宽低的不足。
随着高速数据传输和高密度集成电路技术的发展，对支持高数据传输带宽、多链路内存扩展技术进行研究，解决目前基于单处理器扩展的内存扩展架构所出现的缺陷，具有重大意义，迫在眉睫。
发明内容
针对现有技术的不足之处，而提供一种面向融合架构的内存扩展模块架构。
本发明所述一种面向融合架构的内存扩展模块架构，解决所述技术问题采用的技术方案如下：提出了一种具备灵活扩展、高数据带宽传输功能的融合内存扩展模块，通过此模块可以将多个并行的处理器通过多个平面实现物理上系统内存资源的共享及资源的分配，同时也可以实现基于单处理器的多级内存级联扩展。本发明所述融合内存扩展模块包含若干存储互联模块，每个存储互联模块之间互连，通过该融合内存扩展模块连接系统内存和传统处理单元，实现传统处理单元和系统内存之间的数据传输、信息交互。
本发明中，所述融合内存扩展模块中共包含4个存储互联模块，4个存储互联模块间可以实现互联，每个存储互联模块对外提供40GB/s的传输带宽，用来连接传统处理单元以及系统内存，并能实现融合内存扩展模块间的互联。
本发明的一种面向融合架构的内存扩展模块架构与现有技术相比具有的有益效果是：通过该面向融合架构的内存扩展模块架构，能够实现与传统X86、ARM等主流处理器的融合兼容；可以实现基于单处理器的内存级联模式的串行扩展，增加单处理器的内存扩展空间；能够支持基于内存扩展模块的多处理器全局内存扩展架构设计，最大可以支持组建4个处理器的全局共享内存系统。
附图说明
附图1为整个融合内存扩展模块的框图；
附图2为所述存储互联模块的结构框图；
附图3为融合内存扩展模块内部互联拓扑图；
附图4为融合内存扩展模块与处理器连接原理框图；
附图5为基于单处理器系统的融合内存扩展架构拓扑图；
附图 6为基于多处理器全局共享式内存的系统架构拓扑图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参考附图，对本发明所述一种面向融合架构的内存扩展模块架构进一步详细说明。
本发明所述一种面向融合架构的内存扩展模块架构，提出了一种具备灵活扩展、高数据带宽传输功能的融合内存扩展模块，通过此模块可以将多个并行的处理器通过多个平面实现物理上系统内存资源的共享及资源的分配，同时也可以实现基于单处理器的多级内存级联扩展。本发明所述融合内存扩展模块包含若干存储互联模块，每个存储互联模块之间互连，通过该融合内存扩展模块连接系统内存和传统处理单元，实现传统处理单元和系统内存之间的数据传输、信息交互。
实施例1：
本实施例所述一种面向融合架构的内存扩展模块架构，如附图1所示，整个融合内存扩展模块中共包含4个存储互联模块，4个存储互联模块间可以实现互联，每个存储互联模块对外提供40GB/s的传输带宽，用来连接传统处理单元以及系统内存，并能实现融合内存扩展模块间的互联。
本实施例所述面向融合架构的内存扩展模块架构中，所述融合内存扩展模块的每个存储互联模块的内部结构如附图2所示，所述存储互联模块由连接传输模块、数据交换模块、存控模块和存储连接模块组成；其中存储连接模块与DRAM（Dynamic Random AccessMemory，动态随机存取存储器，系统内存）连接通信；连接传输模块主要负责连接传统处理单元和实现融合内存扩展模块间的互联，且每个存储互联模块支持四个数据传输通道，即所述连接传输模块包括四个数据传输通道，每个数据传输通道传输带宽可达10GB/s；数据交换模块用来连接存控模块和连接传输模块，负责两部分之间数据的传输与转发；每个存储互联模块中共设计4个存控模块，存控模块用来负责接收数据交换模块的数据后，将数据分配给对应的存储连接模块，将具体的数据存储到DRAM中，同时也会根据需求通过存控模块将需要的数据从DRAM中取出。
附图3为所述融合内存扩展模块内部互联拓扑图，如附图3所示，整个融合内存扩展模块中共包含4个存储互联模块，4个存储互联模块通过数据交换模块实现互联，每个数据交换模块中有3组数据通道，其中2组数据通道用于连接相邻存储互联模块中的数据交换模块，另外1组数据通道连接相隔存储互联模块中的数据交换模块。
附图4为融合内存扩展模块与处理器连接原理框图，如附图4所示，所述融合内存扩展模块设置了四个连接传输模块，每个连接传输模块都有Rx和Tx两组传输通道，每组传输通道又由16个传输链路组成，每个传输链路的速率支持10Gb/s，整个连接传输模块的带宽达到320Gb/s。其中Rx代表接收数据通道，负责数据的接收，Tx代表发送数据通道，负责数据的发送。融合内存扩展模块的连接传输模块的Rx传输通道与传统处理单元中的Tx传输通道连接，同样融合内存扩展模块的连接传输模块的Tx传输通道与传统处理单元中的Rx传输通道连接，实现两者之间的数据通讯。
附图5为基于单处理器系统的融合内存扩展架构拓扑，在处于级联扩展模式时，融合内存扩展模块架构中提供4个用于扩展互联的连接传输模块，每个连接传输模块提供40GB/s的传输带宽，其中在第一级的融合内存扩展模块架构中，2个连接传输模块用来连接传统的处理单元（处理器），另外的2个连接传输模块用来连接第二级融合内存扩展模块上的连接传输模块；在第二级的融合内存扩展模块上，2个连接传输模块连接第一级中的连接传输模块，剩余的2个连接传输模块连接第三级的连接传输模块，直到最后一级（N级）融合内存扩展模块通过连接传输模块与前一级融合内存扩展模块互联。通过上述的串行连接方式，可以实现基于单处理器的内存空间扩展。
附图 6为基于多处理器全局共享式内存的系统架构拓扑，在多处理器互联的模式中，需要搭配4个融合内存扩展模块，其中融合内存扩展模块1作为架构中的核心互联部件，融合内存扩展模块1的4个连接传输模块，3个分别用于连接相邻的融合内存扩展模块（2/3/4），用于模块间内数据的转发与传输，剩余的1个连接传输模块与传统处理单元1连接，而架构拓扑中的其余融合内存扩展模块则分别与对应的传统处理单元连接。这样通过附图6种的互联拓扑，可以组成一个基于4个传统处理单元的全局共享式内存系统体系架构，系统架构中的内存资源可以作为一个数据资源池，供4个处理单元使用。
通过本实施例所述内存扩展模块架构，可以与目前传统多种处理器间提供内存储存的支持，实现与传统X86、ARM等主流处理器的融合兼容。同时该架构具备强大扩展功能，可以实现基于单处理器的内存级联模式的串行扩展，增加单处理器的内存扩展空间。另外可以支持基于内存扩展模块的多处理器全局内存扩展架构设计，最大可以支持组建4个处理器的全局共享内存系统。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的权利要求书的且所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
Claims (5)
1.一种面向融合架构的内存扩展模块架构，其特征在于，提出了一种具备灵活扩展、高数据带宽传输功能的融合内存扩展模块，所述融合内存扩展模块包含4个存储互联模块，每个存储互联模块之间互连，所述存储互联模块用来连接传统处理单元以及系统内存，并能实现融合内存扩展模块间的互联；
所述存储互联模块由连接传输模块、数据交换模块、存控模块和存储连接模块组成；其中存储连接模块与系统内存连接通信；连接传输模块负责连接传统处理单元和实现融合内存扩展模块间的互联；数据交换模块用来连接存控模块和连接传输模块，负责两部分之间数据的传输与转发；每个存储互联模块中设置4个存控模块，存控模块用来负责接收数据交换模块的数据后，将数据分配给对应的存储连接模块，将具体的数据存储到系统内存中，同时也会根据需求通过存控模块将需要的数据从系统内存中取出；
基于单处理器系统的内存扩展架构中，在处于级联扩展模式时，第一级的融合内存扩展模块的4个连接传输模块中，2个连接传输模块用来连接传统处理单元，另外的2个连接传输模块用来连接第二级融合内存扩展模块上的连接传输模块；在第二级的融合内存扩展模块上，2个连接传输模块连接第一级中的连接传输模块，剩余的2个连接传输模块连接第三级的连接传输模块，直到最后一级融合内存扩展模块通过连接传输模块与前一级融合内存扩展模块互联。
2.根据权利要求1所述一种面向融合架构的内存扩展模块架构，其特征在于，每个存储互联模块支持四个数据传输通道，即所述连接传输模块包括四个数据传输通道，每个数据传输通道传输带宽可达10GB/s。
3.根据权利要求1所述一种面向融合架构的内存扩展模块架构，其特征在于，整个融合内存扩展模块中的4个存储互联模块，通过各个存储互联模块的数据交换模块实现互联；每个数据交换模块中有3组数据通道，其中2组数据通道用于连接相邻存储互联模块中的数据交换模块，另外1组数据通道连接相隔存储互联模块中的数据交换模块。
4.根据权利要求3所述一种面向融合架构的内存扩展模块架构，其特征在于，所述融合内存扩展模块的4个连接传输模块，每个连接传输模块都有Rx和Tx两组传输通道，其中Rx代表接收数据通道，负责数据的接收，Tx代表发送数据通道，负责数据的发送；所述连接传输模块的Rx传输通道与传统处理单元中的Tx传输通道连接，同样所述连接传输模块的Tx传输通道与传统处理单元中的Rx传输通道连接，进行两者之间的数据通讯。
5.根据权利要求3所述一种面向融合架构的内存扩展模块架构，其特征在于，在多处理器互联的模式中，搭配4个融合内存扩展模块，其中融合内存扩展模块1作为架构中的核心互联部件，融合内存扩展模块1的4个连接传输模块中，3个分别用于连接相邻的融合内存扩展模块2、融合内存扩展模块3和融合内存扩展模块4，用于模块间数据的转发与传输；剩余的1个连接传输模块与传统处理单元1连接，且融合内存扩展模块2、融合内存扩展模块3和融合内存扩展模块4分别与对应的传统处理单元连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410819204.8A CN104461398B (zh) | 2014-12-25 | 2014-12-25 | 一种面向融合架构的内存扩展模块架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410819204.8A CN104461398B (zh) | 2014-12-25 | 2014-12-25 | 一种面向融合架构的内存扩展模块架构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104461398A CN104461398A (zh) | 2015-03-25 |
| CN104461398B true CN104461398B (zh) | 2018-05-01 |
Family
ID=52907527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410819204.8A Active CN104461398B (zh) | 2014-12-25 | 2014-12-25 | 一种面向融合架构的内存扩展模块架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104461398B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105511990B (zh) * | 2015-12-09 | 2019-11-01 | 浪潮电子信息产业股份有限公司 | 基于融合架构双冗余度存储控制节点架构的装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103631527A (zh) * | 2012-08-20 | 2014-03-12 | 中国人民解放军信息工程大学 | 基于两级交换架构的dsp处理器阵列实现方法 |
| CN103092807B (zh) * | 2012-12-24 | 2015-09-09 | 杭州华为数字技术有限公司 | 节点控制器、并行计算服务器系统以及路由方法 |
| JP5985403B2 (ja) * | 2013-01-10 | 2016-09-06 | 株式会社東芝 | ストレージ装置 |
| CN106030553B (zh) * | 2013-04-30 | 2020-06-30 | 慧与发展有限责任合伙企业 | 存储器网络 |
-
2014
- 2014-12-25 CN CN201410819204.8A patent/CN104461398B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104461398A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101354694B (zh) | 基于mpu架构的超高扩展超级计算系统 | |
| CN107454003B (zh) | 一种可动态切换工作模式的片上网络路由器及方法 | |
| US8265070B2 (en) | System and method for implementing a multistage network using a two-dimensional array of tiles | |
| CN101789892B (zh) | 全节点虚通道的片上网络环形拓扑数据交换方法及其系统 | |
| EP2549388A1 (en) | Computer system | |
| CN101094125A (zh) | 在atca/atca300扩展交换带宽的交换结构 | |
| CN101232456A (zh) | 一种分布式可测试片上网络路由器 | |
| CN101931587A (zh) | 虚拟集群路由方法及系统 | |
| CN102866980B (zh) | 用于多核微处理器片上互连网络的网络通信胞元 | |
| CN103729331A (zh) | 片上网络通信死锁避免方法、路由器及通信网络 | |
| CN104683242B (zh) | 一种二维片上网络的拓扑结构以及路由方法 | |
| CN107038134A (zh) | 一种基于fpga的srio接口固态硬盘系统及其实现方法 | |
| CN103136141A (zh) | 一种多控制器间的高速互联方法 | |
| CN106662710A (zh) | 一种片上光互连结构及网络 | |
| CN104461398B (zh) | 一种面向融合架构的内存扩展模块架构 | |
| CN103257946A (zh) | 一种紧耦合多控存储系统控制器之间的高速互联方法 | |
| CN105095148A (zh) | 一种混合型三维片上网络 | |
| CN104883224A (zh) | 构建数据中心交换网络的方法及节点装置 | |
| CN103546397A (zh) | 支持乱序的自路由Omega网络结构 | |
| CN109582622A (zh) | 基于三维Mesh片上网络的双链路互连架构 | |
| CN112862068A (zh) | 面向复杂卷积神经网络的容错架构及方法 | |
| CN101778044B (zh) | 一种吞吐率可调整交换网络体系结构 | |
| CN207124636U (zh) | 支路汇聚型板卡 | |
| CN104683263B (zh) | 缓解热点的片上网络拓扑结构 | |
| CN102761578A (zh) | 集群计算系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |