CN104426522A - 同步信号的dc恢复 - Google Patents

Abstract

在一个实例实施方式中，本发明公开了一种用于恢复同步信号的DC分量的直流(DC)恢复电路，所述同步信号在发送电路和接收电路之间的电流(AC)耦合链路上提供。在同步信号的非活动期间，同步信号可经历向着公共模态的偏移，并可影响同步信号正确触发接收电路的能力。DC恢复电路经配置以在非活动期间保持同步信号稳定，并使得同步信号的AC分量在活动期间通过到接收电路，以减轻同步信号中基线偏移的问题。

Description

同步信号的DC恢复

技术领域

本发明总体上涉及到在交流(AC)耦合链路上维持合适的直流(DC)分量，以及更具体地，涉及在交流电(AC)耦合链路上保持同步信号的合适的DC分量。

背景技术

电路通常由多个模块组成。模块通常在信号路径上提供，其中一个模块可以通过在一个或多个链路上的同步信号而激活或与同步另一模块。例如，逻辑设备(即，在发送侧)可以通过链路输出同步信号到另一逻辑设备(即，在接收侧上)，其可再被触发以根据定时脉冲执行功能和/或由所述同步信号的阈值交叉触发。

性能原因，交流电流(AC)耦合或电容耦合已被用于链路中，其中电容器置于串联在链路中的同步信号。AC耦合的一个问题在于，对于低频率的同步信号，如果所述同步信号在相对较长的时间段处于非活动状态，基线会朝向共模电压漂移。接收信号中的基线漂移将导致在接收侧错误，因为同步信号正确触发在接收侧的逻辑设备的能力受到影响。

发明内容

本公开一般涉及用于恢复同步信号以具有适当的DC分量的各个DC恢复电路和相应的方法。具体而言，DC恢复电路经提供以在发送电路和接收电路之间的交变电流(AC)耦合链路中恢复直流(DC)分量。由于基线漂移，AC耦合链路携带的同步信号倾向于在长期无活动期间朝着共模电压漂移，并可导致时序问题，例如，当同步信号的阈值交叉用于触发接收电路中的一些功能。

为了减轻基线漂移的问题，该DC恢复电路经提供以恢复同步信号中的DC分量，所述同步信号在AC耦合链路上从发送电路传输。该电路在同步信号的不活动期间将同步信号(例如，恢复的同步信号)的DC分量提供到接收电路，并在同步信号的活动期间将同步信号的AC分量提供到接收电路。

该电路可通过保持所述同步信号为两个电压之一(即，具有对应于同步信号的摆动的一定偏置的预定电压)而提供同步信号中的DC分量。因此，该同步信号在同步信号的无活动期间被阻止向着共模电压漂移。当同步信号随着一个或多个定时脉冲返回到活动周期时，该电路使AC分量通过(即，同步信号不再保持为两个电压之一)来触发接收电路。有利地，所述同步信号在非活动期间保持稳定(即，同步信号的DC分量被恢复)，以及所述同步信号中的任意定时脉冲(即，同步信号的AC分量)在活动期间的合适时间被传递到接收电路。

该DC恢复电路可以包括检测器部分，用于监测所述同步信号的电平来确定所述同步信号在不活动期间的DC分量。此外，DC恢复电路可包括通过例如求和所确定的DC分量和同步信号的监控级别并在非活动期间提供所恢复的同步信号到接收电路而恢复同步信号的输出部分。在一些实施例中，DC恢复电路包括滤波部分，用于在由检测器提供到输出部分的同步信号的电平中提供稳定性。由检测器部分，输出部分，以及可选的滤波部分执行的功能的硬件实现可以取决于应用而有所变化，它的一些例子在本文中详细说明。

根据一个方面，所述DC恢复电路包括保持电路，经配置以在非活动期间保持所述同步信号在稳定状态。具体地，所述保持电路经设计以具有比所述同步信号的驱动强度弱的强度，以使同步信号的AC分量在活动期间通过。

附图说明

图1示出了具有AC耦合链路的示例性系统的示意图；

图2A和图2B示出在图1中的AC耦合链路的信号A和信号B的示例性时序图；

图3示出根据本发明的一些实施例，具有AC耦合链路和DC恢复模块的示例性系统的示意图；

图4A和图4B示出了在图3中的AC耦合链路的信号A和信号B的示例性时序图；

图5示出了根据本发明的一些实施例，DC恢复电路的示例性示意图；

图6示出了根据本发明的一些实施例示例性，用于DC恢复电路的电路图；

图7示出了根据本发明的一些实施例，用于DC恢复电路的示例性电路图；

图8示出了根据本发明的一些实施例，用于DC恢复电路的示例性电路图；和

图9示出了根据本发明的一些实施例，用于DC恢复电路的示例性电路图；和

图10示出了根据本发明的一些实施例，表示DC恢复电路的相对阻抗的等效电路模型。

具体实施方式

图1示出了具有交变电流(AC)耦合链路的示例性系统的示意图。该系统包括发送电路(表示为“TX”)，经配置以在AC耦合链路上将同步信号(表示为链路中的电容器以提供电容耦合)传送到接收电路(表示为“RX”)。所述同步信号用于触发该接收电路中的功能。例如，同步信号可具有一个或多个定时脉冲，并且接收电路可以由同步信号的阈值交叉(即，同步信号在“高”和“低”状态之间改变极性)触发或操作以响应其。该系统的正常运行在很大程度上依赖于同步信号的完整性。正确的同步信号确保接收电路中的功能在需要的时候将被触发，并当功能被触发时，该功能在正确的时间被触发。

图2示出图1中的AC耦合链路的信号A和信号B的示例性时序图。在发送侧，示例性信号A具有活动期间，其次是不活动期间，然后随后活动期间。活动期间内的信号携带一个或多个定时脉冲，以及该信号在不活动的期间基本上稳定。所述同步信号整体可具有低频率，在相当长的不活动时期之间的活动期间具有稀疏的定时脉冲。

如图所示，在时序图中，示例性信号A表示所需的同步信号。在活动期间内，信号具有一个或多个定时脉冲，其触发接收电路中的一个或多个功能。定时脉冲贡献于同步信号的AC分量。在非活动期间，同步信号没有定时脉冲，并将该信号的特点是同步信号的直流(DC)分量。在某种意义上，所述同步信号在活动(短)期间具有较高的频率(因为信号携带定时脉冲)，以及同步信号在非活动(长)期间具有较低的频率(因为信号相对稳定)。

由于AC耦合链路作用在发射电路和接收电路，实际接收到的信号B可能不总是匹配所希望的信号A。具体而言，在非活动期间，由于基线漂移/漂移，问题出现在同步信号，即信号B。如图2可见，在非活动期间的同步信号B向着AC耦合链路的共模电压下降/衰变。在不活动期间之后，当同步信号A开始返回到具有定时脉冲的活动期间时，同步信号B不返回以在一定时间内具有适当的DC分量(例如，对于一些定时脉冲)。

当存在基线漂移时，使用信号B触发接收电路可特别容易受到噪音的影响，其中(少量)的噪声可引起不正确的阈值交叉(例如，无意关闭接收机侧的阈值交叉比较器、检测同步信号的极性变化，等)。此外，如果定时脉冲在不活动期间之后返回(例如，没有检测到极性拟改变、或者没有在正确时刻检测，等)，如果信号电平不返回到适当的DC电平，同步信号的定时可受到影响。因此，通过阈值交叉(例如，水平虚线处的交叉)所触发的接收电路的时序受到影响，从而影响在图1所示的整个系统的正常运作。

当同步信号在长时间的不活动期间之间的活动期间具有非常少，在某些情况下仅单一的定时脉冲时，其中同步信号具有时间以向着共模电压漂移，基线漂移或朝着共同模式漂移的问题更严重。较少数量的脉冲给更少的时间/机会(相对于长脉冲串)，以允许同步信号在活动期间返回以具有AC耦合链路中的合适DC分量。

在一个示例中，模拟-数字转换器(ADC)、编码时钟(即，同步信号的示例)通常被AC耦合用于性能。ADC增加诸如时钟分频器和与编码时钟相比在相对较低的频率下运行所需要的数据接口输出同步信号的特征，同步信号的AC耦合是有问题的。此外，当ADC开发更先进的工艺技术时，允许的输入电压下降，增加AC耦合时钟和同步信号的需要(因为发送电路和接收电路之间的电压差变大)。如果周期信号是稀疏的(即，非常低频率的同步信号，或极少出现的跨越周期信号经过AC耦合链路)，该信号的DC分量被移动。如果该AC耦合信号被送入限制放大器，初始定时脉冲将导致正确的逻辑输出发生，但随着时间信号将衰减至零DC条件。取决于输入到衰减时间常数的相对到达，衰变会产生噪音以停止错误的逻辑输出或偏移输入的时间。

在RX端，同步信号B经历基线漂移，以及在相对于具有一些信号转换的时间周期的不活动期间之后，接收信号B的定时可受到影响。如果同步信号B变化超出RX端的比较器的阈值，RX可无法注册事件同步信号(即，极性变化)，直到已接收足够信号以恢复同步信号到具有适当的DC或基线分量/电平。

值得注意的是，由于DC漂移在AC耦合数据链路中的问题，同步信号中的基线漂移问题是不同的。在AC耦合数据链路中，该数据信号不以活动(短)期间之间的不活动(长期)期间为表征。在某种意义上说，当与本公开内容的上下文中所讨论的同步信号相比，数据信号具有较高的整体频率。此外，数据信号中的基线漂移的问题不会导致呈现基线漂移的同步信号中出现的时序问题。在许多情况下，基线漂移仅仅是在数据信号已经被接收后进行补偿的工件，并且不涉及到相对于同步信号所讨论的任何定时问题。由于这些差异，经提供以纠正数据链路中的DC漂移的系统不适合用于恢复同步信号中的DC分量。

图3示出根据本发明的一些实施例，具有AC耦合链路和DC恢复模块的示例性系统的示意图。为了减轻基线漂移的问题，DC恢复电路302设置在接收侧以将同步信号恢复到其正确的DC分量。该DC恢复电路可以被提供，以防止所接收的同步向着AC耦合链路的共模电压漂流/下垂。理想的DC恢复电路将允许信号A和信号B以实质上彼此相似(如图3中的AC耦合链路的信号A和B的示例性时序图所示)，使所需的同步信号在接收电路被实际接收。通过确保同步信号的完整性不会受到不活动期间的影响，当同步信号返回到活动期间时(而不必等待同步信号返回以具有其适当的DC分量)，接收电路由同步信号B正确触发，图3中所示的整体系统能够正常工作。

该DC恢复电路302被配置成恢复在从发送电路经过AC耦合链路传输的同步信号的DC分量。换句话说，如果该同步信号在不活动期间向着共模电压漂移或试图向着共模电压漂移，该DC恢复电路302可通过产生恢复的同步信号而将同步信号恢复到其正确的DC分量。

在一些实施例中，DC恢复电路具有保持电路，经配置以在非活动期间保持同步信号在稳定的状态。值得注意的是，保持电路并不强地使得定时脉冲在活动期间不传递到接收电路。换句话说，保持电路的强度弱于同步信号的驱动强度，以使得同步信号的AC分量在活动期间通过。在同一时间，当同步信号试图在非活动期间向着共模电压漂移时，保持电路足够强以保持所述同步信号在稳态电压。DC恢复电路经配置为保持信号具有足够的输出电阻或强度，使得当输入信号切换时，AC耦合的RX侧的(信号B)也将切换，允许RX侧寄存输入转换。此功能进一步参考图10详细讨论。

DC恢复电路然后在同步信号的非活动期间向接收电路提供恢复的同步信号，以减轻基线漂移的问题。当同步信号中的活动期间返回时，DC恢复电路向接收电路提供同步信号的AC分量。该DC恢复电路允许定时脉冲在活动期间传递到接收电路，使得该接收电路可基于同步信号中的定时脉冲被适当触发。

图5示出了根据本发明的一些实施例，DC恢复电路的示例性示意图。该DC恢复电路502可以配置具有检测器部分504和输出部分508。DC恢复电路502可任选地具有过滤部分506。可以预想，DC恢复电路可没有如图所示的模块，以分别提供检测器部分504、输出部分508和/或过滤部分506的功能。相反，DC恢复电路可以具有一个或多个模块，它提供了两个或两个以上的组合功能：检测器部分504、输出部分508和滤波部分506。例如，DC恢复电路可包括同时执行检测部分504和输出部分508的功能的模块。

检测器部分504可经配置以监视同步信号的电平。例如，检测器部分504可经配置以确定/监视同步信号在非活动期间的DC分量。在一些情况下，检测器部分504可检测同步信号中的基线漂移，其中同步信号是在既不是“高”或“低”的电平，而是向着共模电压衰减。输出部分508可以被配置成通过例如在不活动期间或当检测基线漂移时保持所述同步信号而恢复同步信号。例如，输出部508可以被配置以求和由检测器部分检测的DC分量和同步信号的所监视电平，并且在非活动期间将恢复的同步信号提供给接收电路。可选的过滤器模块506可以被配置为向存在如噪声的损伤的输出级提供由检测器向输出部分提供的同步信号的电平中的稳定性。

在一些实施例中，检测器部分504感测/测量所述同步信号的DC分量。检测器部分可以不明显加载同步信号。输出部508可以执行DC分量和同步信号的所检测电平的求和，而不干扰同步信号的交流分量(即，定时脉冲被允许通过)。在某些实施例中，DC恢复电路(例如，输出部分508)可以包括保持电路，经配置以在非活动期间保持所述同步信号在稳定的状态。

该DC恢复电路可以用不同的方式来实现。下面的讨论描述了经配置以执行DC恢复电路的功能的几个示例性电路。

图6示出了根据本发明的一些实施例，用于DC恢复电路的示例性电路图。DC恢复电路，适用于包括一对差分信号V_P和V_N的同步信号，以及差分信号被设置在AC耦合链路上(标示为电容器，即，携带V_P和V_N的链路上的电容性耦合)。差分信号作为输入提供给比较器，它通过比较VP和VN产生数字输出。例如，当同步信号为“低”时，比较器输出D_OUT为“低”或“0”(即，表示为图6的“DIGITAL OUT”)，而当同步信号是“高”时，输出D_OUT为“高”或“1”。D_OUT可用来触发接收电路中的一些功能。在不活动期间，V_P和V_N可朝着相同的电压(即，共模电压)漂移。V_P或V_N上的噪声可导致比较器不恰当地在“高”和“低”之间切换和/或影响比较器的定时。

为了减轻在非活动期间在同步信号中的漂移问题，该DC恢复电路包括交叉耦合的H桥604，它提供保持电路的功能，用于保持所述同步信号的稳定性，但允许同步信号的切换以使得定时脉冲通过，用于在同步信号的活动期间停止比较器。具体地，交叉耦合的H桥604被配置成当V_P为高和V_N为低时保持V_P为第一电压(V_TOP)和保持V_N为第二电压(V_BOTTOM)时，并当V_P是低以及V_N为高时保持V_P为V_BOTTOM和保持V_N为V_TOP。

在一些实施例中，交叉耦合的H桥包括具有PMOSFET 606和PMOSFET 608的一对pMOSFET(p-通道MOSFET(金属-氧化物-半导体场效应晶体管))，和具有以图6所示方式交叉耦合的PMOSFET 606和PMOSFET 608的一对nMOSFET(金属-氧化物-半导体场效应晶体管)。类似于闩锁，V_P和V_N的状态往往粘到，直到定时脉冲使在该交叉耦合H桥中的状态改变。

V_TOP和V_BOTTOM之间的电压差对应的(在某些情况下基本上等于)同步信号的摆幅。例如，恢复电平可以由电压发生器VBIAS设置。如果VBIAS做成可调节的，DC恢复电路可适应各种幅度的输入信号。H桥的设备尺寸可以调整，以考虑各种驱动强度的输入信号，使得交叉耦合的H桥的保持功能的强度不太强，以避免所述驱动源(即，定时脉冲)通过。设备的尺寸可以是执行拓扑的功能和过程节点的函数，比如，设备尺寸可以是65纳米与0.18uM之间的不同技术。

图7描绘了根据本发明的一些实施例，用于DC恢复电路的示例性电路图。示例性电路700示出：过滤部分702可被添加到DC恢复电路，例如在图6所示的DC恢复电路600。滤波部分可包括用于在节点V_N的电阻器和用于节点V_P的差分电容和电阻(串联设置)。在某种意义上，所述过滤部件包括电阻器-电容器电路，以执行具有特定带宽的滤波功能。例如，滤波部分可被配置为从交叉耦合的H桥(或任何合适的保持电路)过滤出同步信号的AC分量(具有更高频率的同步信号的组成部分)，并当同步信号到达由滤波部分(例如，电阻器-电容器电路)所决定的特定频率时允许所述同步信号通过交叉耦合的H桥。滤波部分可以设计成具有特定的带宽，当同步信号到达足够低的频率(表示该同步信号可在非活动期)时，允许交叉耦合H桥对同步信号具有保持效果(仅)。

图8示出了根据本发明的一些实施例，用于DC恢复电路的示例性电路图。DC恢复电路800包括串联连接的两个(CMOS)逻辑反相器802和804。例如，同步信号(例如，V_P和/或V_N)可以被作为输入提供给图8所示的结构的两个反相器的系列。第一反相器802的输出被作为输入提供给第二反相器804，第二反相器804的输出被耦合返回到第一反相器的输入。虽然只有两个反相器被示出，如果同步信号是具有V_P和VN的差分信号(即，一对差分信号)，双反相器的设计可被复制。

在具有两个反相器的环路结构中，DC恢复电路保持同步信号稳定，诸如在非活动期间以恢复同步信号为具有适当的DC分量。在这个例子中，两个反相器用于执行所述检测器部分、所述过滤部分、输出部分的功能。这种实现可以适合于CMOS电平的输入信号。第二反相器的大小可以调整，以适应具有更多或更少的驱动强度的输入信号。例如，第二反相器的阻抗大小可以使得同步信号在活动期间从一种状态切换到另一种状态。

图9描绘了根据本发明的一些实施例，用于DC恢复电路的示例性电路图。在示例性电路900中，所述同步信号包括一对差动信号，V_P和V_N，并且差分信号被提供在AC耦合链路上。在使用差分同步信号的该电路中，V_P和V_N作为输入提供给比较器902，以产生数字输出D_OUT(即，表示为图9中的“DIGITAL OUT”)。该电路然后使用D_OUT作为反馈信号，以例如在不活动期保持稳定的同步信号。在某种意义上说，比较器902执行检测器部分的功能，以及比较器的逻辑输出用于打开恢复/保持开关，从而在非活动期间保持同步电平稳定。

为了保持所述同步信号稳定，输出D_OUT(即，表示为“数字输出”在图9中)被耦合到第一反相器904以产生输出数据块，输出数据块被耦合到第一保持开关(例如，包括nMOSFET 906A和906B)，所述第一保持开关被配置为当D_OUT为低(DB为低电平)时保持V_P为第一电压(V_BOTTOM)并保持VN为第二电压(V_TOP)。此外，输出数据块被耦合到第二反相器908，以产生输出D，输出D被耦合到被配置为第二保持开关(例如，包括nMOSFET 910a和910b)，当D_OUT为高(DB是低，以及D是高)，保持V_P为V_TOP并保持V_N为V_BOTTOM。

第一保持开关和/或所述第二保持开关的强度小于同步信号在活动期间的驱动强度，以使得同步信号能够转换/切换状态用于在活动期间提供定时脉冲。例如，恢复开关的尺寸可以调整，以考虑不同的输入驱动器的强度。在一些实施例中，如果恢复功能是不希望的，可以使用逻辑来禁用开关。类似于图6和7，V_TOP和V_BOTTOM之间的电压差对应于(在某些情况下基本上等于)同步信号的摆幅。该恢复电平由电压发生器VBIAS设置。如果VBIAS做成可调节的，该实施方式可以适应不同幅度的输入信号。

图10示出了根据本发明的一些实施例，表示DC恢复电路的相对阻抗的等效电路模型。

$\frac{\mathrm{Rlold}}{\mathrm{Rlold}+\mathrm{Rsync}}\×\mathrm{Vsync}>\mathrm{comparatortlreslold}---\left(1\right)$

Rsync代表同步源的戴维宁等效阻抗，以及Vsync表示同步源的(电压)振幅。Rhold是保持电路(例如，本文所公开的DC恢复电路)的阻抗(以及在RX(即接收端)的任何显式终端阻抗)的等效组合。方程(1)给出有效的同步脉冲被确定的阻抗的关系。目的之一是要确保保持电路不太强以不允许AC分量在同步信号的活动期间穿过。驱动源的阻抗和保持阻抗与任何显式终端电路的组合产生衰减同步幅度的电压分压器。为了正确停止比较器，该衰减的振幅(不等式的左边)可以被设计为大于所需的(右侧不等式)的阈值。

在上述各实施例的讨论中，电容器、时钟、DFF、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其它组件可以很容易地被替换、取代或以其他方式修改以适应特定的电路需求。此外，应当指出的是，使用配套的电子设备，硬件，软件等提供了用于实现本公开的教义的同样可行的办法。

在一个示例实施例中，附图的任何数量的电路的可以在相关联的电子设备的电路板上实现。该板可以是一般的电路板，可容纳电子设备的内部电子系统的各种组件，并进一步提供其它外围设备的连接器。更具体地，该板可以提供电气连接，系统的其他部件可通过该电气连接进行电通信。任何合适的处理器(包括数字信号处理器、微处理器、芯片组支持等)、存储器元件等可以适当地根据具体配置需求、处理需求、电脑设计等耦合到该板。其它组件(诸如外部存储器、额外的传感器、用于音频/视频显示的控制器，和外围设备)可以通过电缆连接到电路板作为插卡，或集成在主板本身。

在另一示例实施例中，图中的电路可以实现为单独的模块(例如，具有相关组件的设备和配置以执行特定应用或功能的电路)或实现为插件模块到电子设备的应用特定硬件中。注意的是，特定的是，本公开的特定实施例可以容易地部分或全部地包括在芯片上系统(SOC)的封装中。SOC表示集成计算机或其它电子系统的元件到单个芯片中的IC。它可以包含数字、模拟、混合信号以及经常的射频功能：所有这些都可以设置在单个芯片衬底上。其他实施例可以包括多芯片模块(MCM)，具有位于单独的电子封装中并经配置以通过电子封装互相密切交互的多个单个IC。在各种其它实施例中，本文所述的功能可以实施为专用集成电路(ASIC)、现场可编程门阵列(FPGA)以及其他半导体芯片中的一个或多个硅芯。

也必须要注意，本文列出的所有规格、尺寸，以及关系(例如，多个组件、逻辑运算等)只被提供用于示例和教导的目的。在不偏离本公开的精神或所附权利要求的范围的情况下，这些信息可以被显着地改变。规范仅适用于非限制性的例子，因此，它们应被如此理解。在前面的描述中，示例性实施例已参照特定组件的配置进行描述。在不偏离所附权利要求的范围的情况下，可以对实施例进行各种修改和变化。因此，说明书和附图被视为说明性的而不是限制性的。

需要注意的是，上面参照附图所讨论的业务适用于涉及信号处理的任何集成电路，特别是那些依赖同步信号以执行专门的软件程序或算法，其中一些可关联于处理数字化实时数据。某些实施例中可以涉及多DSP信号处理、浮点处理、信号/控制处理、固定功能处理、微控制器应用等。在某些情况下，本文所讨论的这些特征可以适用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流传感、仪器(可以是高度精确的)以及其他数字处理系统。

此外，以上所讨论的某些实施例可以提供在数字置备信号处理技术中，用于医疗成像、病人监护、医疗仪器仪表和家庭医疗保健。这可能包括肺显示器、加速度计、心脏速率监视器、心脏起搏器等。其他应用可以涉及汽车技术安全系统(例如，稳定控制系统、驾驶辅助系统、制动系统、信息娱乐系统和任何形式的内部应用)。此外，动力系统(例如，在混合动力汽车和电动汽车中)可以应用本文所述的功能在高精度数据转换产品中，用于电池监控、控制系统、报告控制、维护活动等。

在另外的示例方案中，本公开的教导可以适用于工业市场，包括帮助驱动生产力、能源效率和可靠性的过程控制系统。在消费应用中，上面所讨论的电路的教导可用于图像处理、自动聚焦、以及图像稳定(例如，数码相机、便携式摄像机等)。其他消费应用可以包括音频和视频处理器，用于家庭影院系统、DVD刻录机以及高清电视。然而，其他消费应用可以涉及到先进的触摸屏制器(例如，对于任何类型的便携式媒体设备)。因此，这种技术可以容易地成为智能手机、平板、安全系统、个人电脑、游戏技术、虚拟现实、模拟训练等的一部分。

注意，对于本文中提供许多实施例，交互可以通过两个、三个、四个或更多个电子部件来描述。然而，这样为了清楚起见，并仅作为示例进行。应当理解，该系统可以以任何合适的方式进行合并。沿着类似的设计方案，附图的任何图示组件、模块和元件可以以各种可能的组合配置，所有这些都清楚在本说明书的范围之内。在某些情况下，通过仅参考有限数量的电子元件描述给定流程集合的一个或多个功能更加容易。应当理解，附图的电路及其教义都是现成可扩展的并可容纳大量的部件，以及更复杂/精密的安排和配置。因此，提供的实施例不应该限制范围或抑制电气电路的广泛教导为潜在应用到其他无数的架构。

注意，在本说明书中，在“一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“某些实施例”、“各种实施例”、“另一实施例、“替代实施例”中包括的各种特征(例如，元素、结构、模块、组件、步骤、操作、特性等)的引用意为表示任何这些特征都包含在本公开的一个或多个实施中，但可以或可以不必组合在相同实施例中。

许多其它的改变、替换、变化、更改和修改对于本领域技术人员是可确定的，以及当落入所附权利要求的范围之内时，本发明包括所有这样的改变、替换、变化、更改和修改。为了协助美国专利和商标局(USPTO)以及此外在本申请上提出的任何专利的任何读者解释所附权利要求，申请人谨指出：申请人(a)不打算任何所附的权利要求援引美国法典第35(6)第6段第112条，因为它存在于申请日，除非单词“用于…的装置”或“用于…的步骤”在特定权利要求中专门使用；以及(b)不打算通过本说明书的任何陈述以没有体现所附权利要求的任何方式而限制本公开。

其它注释，实例和实现

需要注意，上面描述的装置的所有可选特征也可相对于本文所述的方法或处理进行实施，以及示例中的细节可在一个或多个实施例的任何地方使用。

在第一示例中，提供了一种系统(其可包括任何适当的电路、分频器、电容器、电阻器、电感器、模数转换器、DFF、逻辑门电路、软件、硬件、链接等)，可以是任何类型的计算机的一部分，它可以进一步包括耦合到多个电子部件的电路板。该系统可包括：装置，用于使用第一时钟在宏的第一数据输出上定时来自数字核心的数据，所述第一时钟作为宏时钟；装置，用于使用第二时钟，定时来自宏的第一数据输出的数据到物理接口，所述第二时钟作为物理接口时钟；装置，用于使用宏时钟定时来自数字核心的第一复位信号到宏的复位输出，第一复位信号输出用作第二复位信号；装置，用于使用第三时钟采样第二复位信号，它提供了大于所述第二时钟的速率的时钟速率，以产生采样的重置信号；以及装置，用于响应于所述采样复位信号的转变，复位所述第二时钟为物理接口的预定状态。

在这些情况下(上文)的“装置，用于…”可包括(但不限于)使用本文所讨论的任何合适的组件，以及任何合适的软件、电路、集线器、计算机代码、逻辑、算法、硬件、控制器、接口、链路总线、通信途径等。在第二示例中，该系统包括存储器进一步包括进一步包括机器可读指令的存储器，当执行时使得系统执行上面讨论的任何操作。

Claims (20)

1.一种用于恢复同步信号中直流(DC)分量的DC恢复电路，所述同步信号在发送电路和接收电路之间的电流(AC)耦合链路上传输，DC恢复电路经配置以在所述同步信号的不活动期间向所述接收电路提供同步信号的DC分量，并在所述同步信号的活动期间向所述接收电路提供所述同步信号的AC分量。

2.根据权利要求1所述的电路包括：

检测器部分，用于监测所述同步信号的电平以确定所述同步信号在非活动期间的DC分量；和

输出部分，用于通过求和所确定的DC分量和所述同步信号的监控电平并在非活动期间向接收电路提供恢复的同步信号而恢复所述同步信号。

3.根据权利要求1所述的电路包括：

滤波部分，用于在由检测器向输出部分提供的同步信号电平中提供稳定。

4.根据权利要求1所述的电路包括：

保持电路，被配置为在非活动期间保持所述同步信号在稳定状态，所述保持电路的强度弱于所述同步信号的驱动强度，以允许所述同步信号的AC分量在活动期间通过。

5.根据权利要求1所述的电路，其中，所述接收电路由同步信号的阈值交叉点触发。

6.根据权利要求1所述的方法，其中，所述同步信号在非活动期间的频率小于所述同步信号在活动期间的频率。

7.根据权利要求1所述的电路，其中，所述同步信号包括在活动期间的单脉冲。

8.根据权利要求1所述的电路，其中：

所述同步信号包括在AC耦合链路上提供的一对差动信号V_P和V_N；

接收侧被配置为比较V_P和V_N的比较器的输出触发；和

所述电路包括交叉耦合的H桥，经配置以(1)当V_P为高和V_N为低时，保持V_P为第一电压(V_TOP)并保持V_N为第二电压(V_BOTTOM)，和(2)当V_P是低和V_N为高时，保持V_P为V_BOTTOM并保持V_N为V_TOP；其中V_TOP和V_BOTTOM之间的电压差对应于所述同步信号的摆幅。

9.根据权利要求8所述的电路，其中：

差分信号通过电阻器-电容器电路被耦合到交叉耦合的反相器，所述电阻器-电容器电路经配置以从交叉耦合的H桥过滤出所述同步信号的AC分量，并当同步信号达到由电阻-电容电路指定的特定频率时允许所述同步信号通过到交叉耦合的反相器。

10.根据权利要求1所述的电路，其中：

该电路包括串联的第一反相器和第二反相器；

该同步信号作为输入被提供到所述第一反相器，以及第二反相器的输出耦合返回到第一反相器的输入；

第一反相器和第二反相器被配置在非活动期间保持所述同步信号稳定；和

第二反相器的阻抗经调整大小以使得同步信号在活动期间从一种状态切换到另一种状态。

11.根据权利要求1所述的电路，其中：

所述同步信号包括在AC耦合链路上提供的一对差动信号V_P和V_N；和

该电路包括：

比较器，其中，V_P和V_N作为输入被提供以产生输出D_OUT；

输出D_OUT被耦合到第一反相器以产生输出DB，输出DB被耦合到第一保持开关，所述第一保持开关被配置为当D_OUT为低时保持V_P为第一电压(V_BOTTOM)并保持V_N为第二电压(V_TOP)；和

输出DB被耦合到第二反相器以产生输出D，输出D被耦合到第二保持开关，所述第二保持开关被配置为当D_OUT为高电平时保持V_P为V_TOP和保持V_N为V_BOTTOM。

12.根据权利要求11所述的电路，其中所述第一保持开关和/或所述第二保持开关的强度小于所述同步信号在活动期间的驱动强度。

13.一种用于恢复同步信号的直流(DC)分量的方法，所述同步信号在发送电路和接收电路之间的交流(AC)耦合链路上传输，所述方法包括：

在同步信号的非活动期间向接收电路提供同步信号的DC分量；和

在同步信号的活动期间向接收电路提供同步信号的AC分量。

14.根据权利要求13所述的方法，进一步包括：

使用检测器部分监测所述同步信号的电平以确定同步信号在非活动期间的DC分量；

使用输出部分通过求和所确定的DC分量和同步信号的监视电平而恢复所述同步信号；和

在非活动期间，使用输出部分提供恢复的同步信号到接收电路。

15.根据权利要求13所述的方法，进一步包括：

过滤该同步信号以在由检测器向输出部分提供的同步信号的电平中提供稳定。

16.根据权利要求13所述的方法，进一步包括：

在非活动期间使用保持电路保持所述同步信号在稳定的状态；其中，所述保持电路的强度弱于所述同步信号的强度，以使同步信号的AC分量在活动期间通过。

17.根据权利要求13所述的方法，其中：

所述同步信号包括在AC耦合链路上提供的一对差动信号V_P和V_N；

接收侧被配置为比较V_P和V_N的比较器的输出触发；和

所述方法进一步包括，使用交叉耦合的H桥，

(1)当V_P为高和V_N为低时，保持V_P为第一电压(V_TOP)并保持V_N为第二电压(V_BOTTOM)，和

(2)当V_P为低和V_N为高时，保持V_P为V_BOTTOM并保持V_N为V_TOP；其中V_TOP和V_BOTTOM之间的电压差对应于所述同步信号的摆幅。

18.根据权利要求17所述的方法，其中：

差分信号通过电阻器-电容器电路被耦合到交叉耦合的反相器；以及

使用所述电阻器-电容器电路以从交叉耦合的H桥过滤出所述同步信号的AC分量，并当同步信号达到由电阻-电容电路指定的特定频率时允许所述同步信号通过到交叉耦合的反相器。

19.根据权利要求13所述的方法，其中：

提供所述同步信号作为输入到串联连接的第一反相器和第二反相器，其中所述第二反相器的输出被耦合返回到第一反相器的输入；

使用第一反相器和第二反相器，保持所述同步信号在非活动期间的稳定；和

其中第二反相器的阻抗经调整大小以使得同步信号在活动期间从一种状态切换到另一种状态。

20.根据权利要求13所述的方法，其中：

所述同步信号包括在AC耦合链路上提供的一对差动信号V_P和V_N；和

提供V_P和V_N作为输入到比较器，以产生输出D_OUT；

其中，输出D_OUT被耦合到第一反相器以产生输出DB，输出DB被耦合到第一保持开关，以及输出DB被耦合到第二反相器以产生输出D，输出D被耦合到第二保持开关，所述方法进一步包括：

当D_OUT为低时，使用第一保持开关保持V_P为第一电压(V_BOTTOM)并保持V_N为第二电压(V_TOP)；和

当D_OUT为高电平时，使用第二保持揩干保持V_P为V_TOP并保持V_N为V_BOTTOM。