CN104425463B - 集成无源器件的结构及制造方法 - Google Patents
集成无源器件的结构及制造方法 Download PDFInfo
- Publication number
- CN104425463B CN104425463B CN201310407947.XA CN201310407947A CN104425463B CN 104425463 B CN104425463 B CN 104425463B CN 201310407947 A CN201310407947 A CN 201310407947A CN 104425463 B CN104425463 B CN 104425463B
- Authority
- CN
- China
- Prior art keywords
- layer
- inductance
- interlayer dielectric
- manufacturing
- passive devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出一种集成无源器件的结构及制作方法,在电感表面形成电感加厚层、再分配层和焊盘层之后,接着在电感加厚层、再分配层和焊盘层表面形成钝化层,并暴露出焊盘层,用于连线,使电感加厚层成为电感的一部分,从而能够增加电感的厚度,提高电感的Q值,而且节省了工艺步骤,降低生产成本。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种集成无源器件的结构及制作方法。
背景技术
随着半导体器件特征尺寸的持续减小,半导体制造工艺也遭遇到不同的挑战。例如,无源器件的集成(Integrated Passive Device,IPD)中电感的品质因数(也称为Q值)也随着无源器件的特征尺寸缩小而受到影响。
无源器件的集成是指将电路中的电阻、电容以及电感均集成到同一个芯片中,现有技术中,集成无源器件的结构请参考图1,包括,高阻值衬底10,形成在所述高阻值衬底10上的缓冲层11,形成在所述缓冲层11上的多个电感30,所述电感30之间形成有层间介质层20,形成于所述介质层20内的电容40,形成于所述电感30表面的焊盘层72以及再分配层(Redistribution Layer,RDL)71,形成在所述介质层20表面并隔离所述焊盘层72以及再分配层71的第一钝化层50,形成在所述第一钝化层50、焊盘层72以及再分配层71表面的第二钝化层60。
其中,所述第二钝化层60暴露出一部分焊盘层72以及一部分再分配层71,所述焊盘层72为铝材质,作为一个压焊点用于后续外接连线,所述再分配层71也为铝材质,可以重新安排压焊点在半导体芯片上任何合理的位置。采用RDL技术,传统的通过芯片中心的压焊点可以被重新分配到芯片的边缘(两侧或者任何一侧)。RDL技术的好处在于,通过这种改变,系统和封装设计师可以更加灵活的考虑系统级封装方面的芯片的位置,比如芯片可分别以垂直堆叠、交错堆叠,并排堆叠的方式排列。
然而,由于特征尺寸的降低造成现有技术中无源器件中所有器件的尺寸变小,也导致电感的厚度降低,进而致使电感的Q值随之降低。那么如何提高集成无源器件中电感的Q值便成为本领域技术人员急需解决的技术问题。
发明内容
本发明的目的在于提供一种集成无源器件的结构及制作方法,能够增加电感的厚度,提高电感的Q值。
为了实现上述目的,本发明提出一种集成无源器件的制造方法,包括步骤:
提供无源器件,所述无源器件包括多个电感和层间介质层,所述层间介质层隔离所述电感,所述无源器件表面暴露出所述层间介质和电感的表面;
在所述层间介质和电感的表面形成压焊层;
刻蚀所述压焊层,形成电感加厚层、再分配层和焊盘层,所述电感加厚层、再分配层和焊盘层位于所述电感的表面,暴露出所述层间介质的表面;
在所述层间介质、电感加厚层、再分配层和焊盘层的表面形成钝化层;
刻蚀所述钝化层,暴露出所述焊盘层。
进一步的,在所述的集成无源器件的制造方法中,所述压焊层的材质为铝。
进一步的,在所述的集成无源器件的制造方法中,所述压焊层的厚度范围是1000埃~1500埃。
进一步的,在所述的集成无源器件的制造方法中,所述无源器件还包括衬底、缓冲层以及电容,所述缓冲层形成于所述衬底的表面,所述层间介质层和电感均形成于所述缓冲层的表面,所述电容形成于所述层间介质层内。
进一步的,在所述的集成无源器件的制造方法中,所述衬底的材质为高阻值的硅衬底。
进一步的,在所述的集成无源器件的制造方法中,所述缓冲层的材质为氧化硅。
进一步的,在所述的集成无源器件的制造方法中,所述电感的材质为铜或铝。
进一步的,在所述的集成无源器件的制造方法中,所述电感的厚度范围是80000埃~100000埃。
进一步的,在所述的集成无源器件的制造方法中,所述层间介质层的材质为氧化硅。
进一步的,在所述的集成无源器件的制造方法中,所述钝化层的材质为氧化硅和氮化硅。
进一步的,本发明还提出一种集成无源器件的结构,采用如上述任意一种方法形成,所述结构包括:
无源器件,所述无源器件内设有多个电感、电容和层间介质层,所述层间介质层隔离所述电感;形成于所述电感表面的电感加厚层、再分配层和焊盘层,形成于所述层间介质层、电感加厚层、再分配层和焊盘层表面的钝化层,所述钝化层暴露出所述焊盘层。
与现有技术相比,本发明的有益效果主要体现在:在电感表面形成电感加厚层、再分配层和焊盘层之后,接着在电感加厚层、再分配层和焊盘层表面形成钝化层,并暴露出焊盘层,用于连线,使电感加厚层成为电感的一部分,从而能够增加电感的厚度,提高电感的Q值,而且节省了工艺步骤,降低生产成本。
附图说明
图1为现有技术中集成无源器件的结构剖面示意图;
图2为本发明一实施例中集成无源器件制造方法的流程图;
图3至图6为本发明一实施例中形成集成无源器件过程中的结构剖面示意图。
具体实施方式
下面将结合示意图对本发明的集成无源器件的结构及制作方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2,在本实施例中提出一种集成无源器件的制作方法,包括步骤:
S100:提供无源器件,所述无源器件包括多个电感300和层间介质层200,所述层间介质层200隔离所述电感300,所述无源器件表面暴露出所述层间介质200和电感300的表面,如图3所示;
在本实施例中,所述无源器件还包括衬底100、缓冲层110以及电容400,所述缓冲层110形成于所述衬底100的表面,所述层间介质层200和电感300均形成于所述缓冲层110的表面,所述电容400形成于所述层间介质层200内,并紧贴所述电感300;其中,所述衬底100的材质为高阻值的硅衬底;所述缓冲层110的材质为氧化硅;所述电感300的材质为铜或铝,所述电感300整体的厚度范围是80000埃~100000埃,例如是9000埃;所述层间介质层200的材质为氧化硅,例如是采用TEOS形成的氧化硅。
S200:在所述层间介质200和电感300的表面形成压焊层500,如图3所示;
其中,所述压焊层500的材质可以为铝,其厚度范围是1000埃~1500埃,例如是1200埃。
S300:刻蚀所述压焊层500,形成电感加厚层510、再分配层520和焊盘层530,所述电感加厚层510、再分配层520和焊盘层530位于所述电感300的表面,暴露出所述层间介质200的表面,如图4所示;
S300:在所述层间介质200、电感加厚层510、再分配层520和焊盘层530的表面形成钝化层600,如图5所示;
其中,所述钝化层600的材质为氧化硅和氮化硅;其目的为了保护集成无源器件。
S400:刻蚀所述钝化层600,暴露出所述焊盘层530,如图6所示;
暴露出所述焊盘层530是为了使所述焊盘层530能够作为压焊点,可以在集成无源器件上任何合理的位置连接出连接线;从而能够使所述电感加厚层510成为所述电感300的一部分,从而能够使所述电感300的厚度增加,有利于提高所述电感300的Q值,同时,再分配层520依旧可以作为压焊点;也就是说,在本实施例中,所述电感加厚层510的1200埃厚度能够全部增加至所述电感300的厚度上,很大程度的提高了所述电感300的厚度,增加了所述电感300的Q值。
在本实施例中,还提出一种集成无源器件的结构,采用上文中任意一种方法形成,所述结构包括:
无源器件,所述无源器件内设有多个电感300、电容400和层间介质层200,所述层间介质层200隔离所述电感300;形成于所述电感300表面的电感加厚层510、再分配层520和焊盘层530,形成于所述层间介质层200、电感加厚层510、再分配层520和焊盘层530表面的钝化层600,所述钝化层600暴露出所述焊盘层530。
综上,在本发明实施例提供的集成无源器件的结构及制造方法中,在电感表面形成电感加厚层、再分配层和焊盘层之后,接着在电感加厚层、再分配层和焊盘层表面形成钝化层,并暴露出焊盘层,用于连线,使电感加厚层成为电感的一部分,从而能够增加电感的厚度,提高电感的Q值,而且节省了工艺步骤,降低生产成本。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (11)
1.一种集成无源器件的制造方法,包括步骤:
提供无源器件,所述无源器件包括多个电感和层间介质层,所述层间介质层隔离所述电感,所述无源器件表面暴露出所述层间介质层和电感的表面,所述无源器件还包括形成于所述层间介质层内的电容;
在所述层间介质层和电感的表面形成压焊层;
刻蚀所述压焊层,形成电感加厚层、再分配层和焊盘层,所述电感加厚层、再分配层和焊盘层位于所述电感的表面,暴露出所述层间介质层的表面,所述焊盘层用于引出所述电容;
在所述层间介质层、电感加厚层、再分配层和焊盘层的表面形成钝化层;
刻蚀所述钝化层,暴露出所述焊盘层。
2.如权利要求1所述的集成无源器件的制造方法,其特征在于,所述压焊层的材质为铝。
3.如权利要求2所述的集成无源器件的制造方法,其特征在于,所述压焊层的厚度范围是1000埃~1500埃。
4.如权利要求1所述的集成无源器件的制造方法,其特征在于,所述无源器件还包括衬底和缓冲层,所述缓冲层形成于所述衬底的表面,所述层间介质层和电感均形成于所述缓冲层的表面。
5.如权利要求4所述的集成无源器件的制造方法,其特征在于,所述衬底的材质为高阻值的硅衬底。
6.如权利要求4所述的集成无源器件的制造方法,其特征在于,所述缓冲层的材质为氧化硅。
7.如权利要求1所述的集成无源器件的制造方法,其特征在于,所述电感的材质为铜或铝。
8.如权利要求1所述的集成无源器件的制造方法,其特征在于,所述电感的厚度范围是80000埃~100000埃。
9.如权利要求1所述的集成无源器件的制造方法,其特征在于,所述层间介质层的材质为氧化硅。
10.如权利要求1所述的集成无源器件的制造方法,其特征在于,所述钝化层的材质为氧化硅和氮化硅。
11.一种集成无源器件的结构,采用如权利要求1至10中任意一种方法形成,所述结构包括:
无源器件,所述无源器件内设有多个电感、电容和层间介质层,所述层间介质层隔离所述电感;形成于所述电感表面的电感加厚层、再分配层和焊盘层,形成于所述层间介质层、电感加厚层、再分配层和焊盘层表面的钝化层,所述钝化层暴露出所述焊盘层,所述焊盘层用于引出所述电容。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310407947.XA CN104425463B (zh) | 2013-09-09 | 2013-09-09 | 集成无源器件的结构及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310407947.XA CN104425463B (zh) | 2013-09-09 | 2013-09-09 | 集成无源器件的结构及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104425463A CN104425463A (zh) | 2015-03-18 |
CN104425463B true CN104425463B (zh) | 2018-08-24 |
Family
ID=52974045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310407947.XA Active CN104425463B (zh) | 2013-09-09 | 2013-09-09 | 集成无源器件的结构及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104425463B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145435A (zh) * | 2007-08-23 | 2008-03-19 | 威盛电子股份有限公司 | 电感结构 |
CN101924101A (zh) * | 2010-08-06 | 2010-12-22 | 锐迪科科技有限公司 | 半导体无源器件的结构及其制作方法 |
CN102569032A (zh) * | 2012-01-16 | 2012-07-11 | 中国科学院上海微系统与信息技术研究所 | 多层金属化薄膜叠加制作电感元件的方法 |
CN102779807A (zh) * | 2012-01-16 | 2012-11-14 | 中国科学院上海微系统与信息技术研究所 | 一种与rdl工艺兼容的电感元件及制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6800534B2 (en) * | 2002-12-09 | 2004-10-05 | Taiwan Semiconductor Manufacturing Company | Method of forming embedded MIM capacitor and zigzag inductor scheme |
CN1288740C (zh) * | 2003-03-14 | 2006-12-06 | 中芯国际集成电路制造(上海)有限公司 | 铝材质堆迭式金属电容器及电感器的集成制程方法 |
-
2013
- 2013-09-09 CN CN201310407947.XA patent/CN104425463B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101145435A (zh) * | 2007-08-23 | 2008-03-19 | 威盛电子股份有限公司 | 电感结构 |
CN101924101A (zh) * | 2010-08-06 | 2010-12-22 | 锐迪科科技有限公司 | 半导体无源器件的结构及其制作方法 |
CN102569032A (zh) * | 2012-01-16 | 2012-07-11 | 中国科学院上海微系统与信息技术研究所 | 多层金属化薄膜叠加制作电感元件的方法 |
CN102779807A (zh) * | 2012-01-16 | 2012-11-14 | 中国科学院上海微系统与信息技术研究所 | 一种与rdl工艺兼容的电感元件及制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104425463A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9177911B2 (en) | Package substrates with multiple dice | |
CN107680953A (zh) | 金属内连线的互连结构及其形成方法、半导体器件 | |
US8354748B2 (en) | In-package microelectronic apparatus, and methods of using same | |
US10861839B2 (en) | Dynamic random access memory (DRAM) mounts | |
US9741686B2 (en) | Electronic package and method of connecting a first die to a second die to form an electronic package | |
US10943792B2 (en) | 3D stacked-in-recess system in package | |
KR20160023643A (ko) | 리세스되지 않은 필드 절연체 및 그 필드 절연체 위의 더 얇은 전극들을 갖는 트라이게이트 트랜지스터 구조 | |
WO2018063327A1 (en) | Overpass dice stacks and methods of using same | |
CN103441061A (zh) | 电容器结构及其制作方法 | |
CN104425463B (zh) | 集成无源器件的结构及制造方法 | |
CN104347364A (zh) | 三维堆叠器件的制备方法 | |
CN103811309A (zh) | 半导体结构及其形成方法 | |
US9941246B2 (en) | Electronic assembly that includes stacked electronic devices | |
WO2017105772A1 (en) | Integrated circuit assembly that includes stacked dice | |
US20160372431A1 (en) | Semiconductor device | |
CN104143527A (zh) | 一种导电插塞和tsv的形成方法 | |
CN107275278A (zh) | 半导体结构的形成方法 | |
CN207409478U (zh) | 金属内连线的互连结构及半导体器件 | |
CN108766878A (zh) | 金属栅极的制造方法 | |
CN104637884B (zh) | 快闪存储器的制作方法 | |
CN104671194B (zh) | 防止结构层脱落的mems器件及其制备方法 | |
CN107658323B (zh) | 一种深通孔形成方法 | |
CN204361099U (zh) | 一种芯片让位槽叠装技术降低封装厚度的结构 | |
CN102938364A (zh) | 一种在铜制程mim电容工艺中采用对准标记的方法 | |
CN203481224U (zh) | 一种晶片上的基准芯片结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |