CN104424873A - 数码管显示控制电路 - Google Patents

Abstract

本发明的数码管显示控制电路包括一处理器、一移位寄存器及一显示单元，所述处理器包括第二控制引脚及至少一个数位引脚，所述移位寄存器包括第二数据接收引脚及若干数据输出引脚，所述显示单元包括若干段选引脚、若干位选引脚及与位选引脚相对应的数码管。所述显示单元的位选引脚与处理器的数位引脚一一对应相连，以接收处理器发出的位选信号并选中所述位选引脚对应的数码管。所述移位寄存器的第二数据接收引脚与处理器的第二控制引脚相连，所述显示单元的段选引脚与移位寄存器的数据输出引脚一一对应相连，以使显示单元通过移位寄存器接收处理器的段选信号。从而，使处理器仅通过少量位选引脚实现与显示单元的数据传输，节省处理器的I/O引脚。

Description

数码管显示控制电路

技术领域

本发明涉及一种控制电路，尤其涉及一种数码管显示控制电路。

背景技术

处理器需通过I/O引脚连接多个设备，而通常处理器的I/O引脚数量有限，因此，当处理器连接的外部设备具备多个数据引脚时，例如八段数码管具备八个引脚，该八段数码管的八个引脚通常需与处理器的I/O引脚对应相连，就会导致八段数码管占用处理器过多的I/O引脚，使得处理器没有充足的引脚连接其它元器件。

发明内容

本发明提供一种能节省处理器I/O引脚的数码管显示控制电路。

一种数码管显示控制电路，所述数码管显示控制电路包括：

一显示单元，包括至少一个数码管、八个段选引脚及与数码管数量对应的位选引脚，每个数码管的数位段及小数点段对应与显示单元的段选引脚相连；

一移位寄存器，包括一时钟引脚、一清空引脚、第一数据接收引脚、第二数据接收引脚及若干数据输出引脚，所述清空引脚及第一数据接收引脚连接一电压源，所述数据输出引脚与所述显示单元的八个段选引脚一一对应相连；

一处理器，包括一第一控制引脚、一第二控制引脚及至少一个数位引脚，

显示单元的每一位选引脚与所述处理器的一数位引脚相连，所述处理器通过所述数位引脚向显示单元的位选引脚发送数据而选中与该位选引脚相对应的数码管；所述处理器的第一控制引脚与移位寄存器的时钟引脚相连，以向移位寄存器发出时钟信号；所述处理器的第二控制引脚与移位寄存器的第二数据接收引脚相连，以向移位寄存器发出与被选中的数码管要显示的数字对应的数据信号；

所述移位寄存器通过数据输出引脚将所述第二数据接收引脚接收到的数据信号发送给显示单元的八个段选引脚，所述显示单元根据八个段选引脚接收到的数据信号将被选中的数码管的相应段点亮。

本发明的数码管显示控制电路中，由于处理器数位引脚与显示器的位选引脚相连，且第二控制引脚与移位寄存器的第二数据接收引脚相连，同时移位寄存器的数据输出引脚与所述显示单元的八个段选引脚一一对应相连，这样就可以使处理器仅通过少量数据引脚实现对显示单元数码管的位选及段段，从而大大节省处理器的I/O引脚。

附图说明

图1是本发明数码管显示控制电路的较佳实施方式的电路图。

主要元件符号说明

数码管显示控制电路	10
		显示单元	20
处理器	30
		移位寄存器	40
数码管	A1-A6
		发光二极管	22、23
开关按键	S
		电阻	R0-R8
电容	C1-C4
		晶体振荡器	Y1

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

如图1所示，本发明数码管显示控制电路10的较佳实施例的电路图。数码管显示控制电路10包括一显示单元20、一处理器30、及一移位寄存器40，在本实施例中，显示单元20包括六个数码管A1-A6、八个段选引脚a-g及dp及与六个数码管一一对应的六个位选引脚D1-D6。

在本实施例中，处理器30为一单片机，其包括八个第一数位引脚PA0-PA7、六个第二数位引脚PB0-PB5、第一控制引脚PC1及第二控制引脚PC0。所述第一数位引脚PA0-PA7用于连接其它组件，所述六个第二数位引脚PB0-PB5分别与所述显示单元20的六个位选引脚D1-D6一一对应连接。所述处理器30的第一电源引脚VDD连接一电压源VDD，并通过一第一电容C1接地。处理器30的复位引脚RES连接一开关按键S的第一触点C，开关按键S的第二触点D通过一电阻R0连接电压源VDD，并通过一第二电容C2接地。所述处理器30的第二电源引脚VSS接地。所述处理器30的第一晶振引脚OSC1通过一电容C3接地，所述处理器30的第二晶振引脚OSC2通过一电容C4接地。所述处理器30的第一晶振引脚OSC1与第二晶振引脚OSC2之间还连接一晶体振荡器Y1。

所述移位寄存器40包括一个时钟引脚CLK、一个清空引脚CLR、第一数据接收引脚A、第二数据接收引脚B及第一至第八数据输出引脚QA、QB、QC、QD、QE、QF、QG、GH。所述移位寄存器40的清空引脚CLR及第一数据接收引脚A连接电压源VDD。所述移位寄存器40的时钟引脚CLK连接处理器30的第一控制引脚PC1，以接收处理器30发出的时钟信号。所述移位寄存器40的第二数据接收引脚B连接处理器30的第二控制引脚PC0，以接收处理器30发出的数据信号。所述移位寄存器40的第一数据输出引脚QA通过电阻R1与显示单元20中的每个数码管A1-A6的段选引脚a相连。所述移位寄存器40的第二数据输出引脚QB通过电阻R2与显示单元20中的每个数码管A1-A6的段选引脚b相连。所述移位寄存器40的第三数据输出引脚QC通过电阻R3与显示单元20中的每个数码管A1-A6的段选引脚c相连。所述移位寄存器40的第四数据输出引脚QD通过电阻R4与显示单元20中的每个数码管A1-A6的段选引脚d相连。所述移位寄存器40的第五数据输出引脚QE通过电阻R5与显示单元20中的每个数码管A1-A6的段选引脚e相连。所述移位寄存器40的第六数据输出引脚QF通过电阻R6与显示单元20中的每个数码管A1-A6的段选引脚f相连。所述移位寄存器40的第七数据输出引脚QG通过电阻R7与显示单元20中的每个数码管A1-A6的段选引脚g相连。所述移位寄存器40的第八数据输出引脚GH通过电阻R8与显示单元20中的每个数码管A1-A6的段选引脚dp相连。

显示单元20的每个数码管为八段数码管，包括七个用以显示数位段的发光二极管22及一个显示小数点的发光二极管23。在本实施例中，组成数码管的每一发光二极管均为共阳极。

以显示单元20的数码管上显示“300000”为例进行说明。所述处理器30根据编写好的程序，先控制第二数位引脚PB0向显示单元20的位选引脚D1发出一高电平信号，如数位“1”，以使位选引脚D1所对应的数码管A1被选中，即第一个数码管A1工作，并等待段选指令。此时，第二数位引脚PB1-PB5均不发送数据信号至位选引脚D2-D6，故其余数码管A2-A6均不工作。

待数码管A1被选中以后，处理器30控制第二控制引脚PC0向移位寄存器40的第二数据接收引脚B先后发送八个数据信号，以根据八个数据信号将被选中的数码管A1的相应段及小数点点亮。第二控制引脚PC0每次只向移位寄存器40的第二数据接收引脚B发送一个数据信号。

当移位寄存器40的第二数据接收引脚B接收到处理器30的第二控制引脚PC0发出的第一个数据信号，即第一数据信号，则该第一数据信号被传送至第一数据输出引脚QA。当移位寄存器40的第二数据接收引脚B接收到处理器30的第二控制引脚PC0发出的第二个数据信号，即第二数据信号，则该第二数据信号被传送至第一数据输出引脚QA，同时第一数据输出引脚QA将所述第一数据信号传递至第二数据输出引脚QB。当移位寄存器40的第二数据接收引脚B接收到处理器30的第二控制引脚PC0发出的第三个数据信号，即第三数据信号，则该第三数据信号被传送至第一数据输出引脚QA，同时第一数据输出引脚QA将所述第二数据信号传递至第二数据输出引脚QB，且第二数据输出引脚QB将所述第一数据信号传递至第三数据输出引脚QC。当移位寄存器40的第二数据接收引脚B接收到处理器30的第二控制引脚PC0发出的第四个数据信号，即第四数据信号，则该第四数据信号被传送至第一数据输出引脚QA，同时第一数据输出引脚QA将所述第三数据信号传递至第二数据输出引脚QB，且第二数据输出引脚QB将所述第二数据信号传递至第三数据输出引脚QC，且第三数据输出引脚QC将所述第一数据信号传递至第四数据输出引脚QD。同理，当移位寄存器40的第二数据接收引脚B接收到处理器30的第二控制引脚PC0发出的第八个数据信号，即第八数据信号，则该第八数据信号被传送至第一数据输出引脚QA，同时，第八数据输出引脚GH接收所述第一数据信号。由此，移位寄存器40将处理器30的第二控制引脚PC0发送的每个数据信号移位地传递给移位寄存器40的第一至第八数据输出引脚QA、QB、QC、QD、QE、QF、QG、GH。当处理器30控制第二控制引脚PC0将八位数据信号全部发送至移位寄存器40的八个数据输出引脚QA、QB、QC、QD、QE、QF、QG、GH以后，所述移位寄存器40的第一数据输出引脚QA接收到的是第二控制引脚PC0最后一次发送的数据信号，所述第八数据输出引脚GH接收到的是第二控制引脚PC0第一次发送的数据信号。待八位数据信号全部被移位寄存器40接收以后，该八位数据信号一同输出至显示单元20的八个段选引脚a-g及dp，显示单元20的八个段选引脚a-g及dp根据接收到的八位数据信号，而将被选中的数码管的相应段或小数点点亮。

在本实施例中，移位寄存器40的八个数据输出引脚GH、QG、QF、QE、QD、QC、QB、QA向显示单元20的八个段选引脚dp及g-a发送的八位数据信号为逻辑信号“10110000”，由于组成数码管的每一发光二极管均为共阳极，则接收到低电平信号“0”的段选引脚“a、b、c、d、g”所对应的第一个数码管A1的发光二极管均被点亮，即显示单元20的第一个数码管A1显示数字“3”。

待第一个数码管A1显示数字“3”以后，处理器30根据编好的程序，控制第二数位引脚PB1向显示单元20的位选引脚D2发出一高电平信号，以使位选引脚D2所对应的数码管A2被选中。待数码管A2被选中以后，处理器30控制第二控制引脚PC0向移位寄存器40的第二数据接收引脚B先后发送八个数据信号，在本实施例中，当数码管A2被选中以后，移位寄存器40根据第二控制引脚PC0发送的数据信号，使八个数据输出引脚GH、QG、QF、QE、QD、QC、QB、QA向显示单元20的八个段选引脚dp及g-a发送的八位数据信号为逻辑信号“11000000”，即显示单元20的第二个数码管A2显示数字“0”。

待第二个数码管A2显示数字“0”以后，处理器30根据编写好的程序，依次控制第二数位引脚PB2-PB5分别控制与位选引脚D3-D6所对应的数码管A3-A6被选中并显示数字“0”，且，处理器30控制数码管A3-A6中每一数码管显示数字“0”的原理均与上述第二个数码管A2显示数字“0”的原理相同，在此不再一一赘述。

由此，通过移位寄存器40与处理器30的连接，实现处理器30控制显示单元20显示相应的数据。由于处理器30仅通过一个第二控制引脚PC0对移位寄存器40的第二数据接收引脚B发送数据信号，以进一步将数据信号发送至显示单元20，从而大大节省了处理器30的I/O引脚的使用，实现处理器30连接更多的元器件，增强处理器30的扩展能力。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (2)

1.一种数码管显示控制电路，所述数码管显示控制电路包括：

一显示单元，包括至少一个数码管、八个段选引脚及与数码管数量对应的位选引脚，每个数码管的数位段及小数点段对应与显示单元的段选引脚相连；

一移位寄存器，包括一时钟引脚、一清空引脚、第一数据接收引脚、第二数据接收引脚及若干数据输出引脚，所述清空引脚及第一数据接收引脚连接一电压源，所述数据输出引脚与所述显示单元的八个段选引脚一一对应相连；

一处理器，包括一第一控制引脚、一第二控制引脚及至少一个数位引脚，

显示单元的每一位选引脚与所述处理器的一数位引脚相连，所述处理器通过所述数位引脚向显示单元的位选引脚发送数据而选中与该位选引脚相对应的数码管；所述处理器的第一控制引脚与移位寄存器的时钟引脚相连，以向移位寄存器发出时钟信号；所述处理器的第二控制引脚与移位寄存器的第二数据接收引脚相连，以向移位寄存器发出与被选中的数码管要显示的数字对应的数据信号；

所述移位寄存器通过数据输出引脚将所述第二数据接收引脚接收到的数据信号发送给显示单元的八个段选引脚，所述显示单元根据八个段选引脚接收到的数据信号将被选中的数码管的相应段点亮。

2.如权利要求1所述的数码管显示控制电路，其特征在于：所述每一数码管包括七个用以显示数位段的发光二极管及一个显示小数点的发光二极管，每一数码管的八个发光二极管为共阳极，当移位寄存器的数据输出引脚输出的数据信号为低电平信号，则发出该低电平信号的数据输出引脚对应的数码管的发光二极管发光。